JPH05144993A - 半導体装置用セラミツクパツケージ及び半導体装置 - Google Patents
半導体装置用セラミツクパツケージ及び半導体装置Info
- Publication number
- JPH05144993A JPH05144993A JP3303217A JP30321791A JPH05144993A JP H05144993 A JPH05144993 A JP H05144993A JP 3303217 A JP3303217 A JP 3303217A JP 30321791 A JP30321791 A JP 30321791A JP H05144993 A JPH05144993 A JP H05144993A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor device
- ceramic base
- ceramic
- lead
- ceramic package
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16195—Flat cap [not enclosing an internal cavity]
Landscapes
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】
【目的】 本発明は半導体装置用セラミックパッケージ
及び半導体装置に関し、アウターリードロウ付け部の外
観不良をなくし、且つ信頼性の高いセラミックパッケー
ジを実現することを目的とする。 【構成】 半導体素子を収容するセラミックベース部
と、該セラミックベース部に収容される半導体素子の電
極をインナーリード２を介して外部に引き出す外部リー
ド４を有し、該外部リード４がインナーリード２に接続
したメタライズ部３にロウ付けされて成る半導体装置用
のセラミックパッケージにおいて、上記外部リード４を
ロウ付け固定するメタライズ部３の端部が、セラミック
ベース部の端部の内側に形成されて成るように構成す
る。
及び半導体装置に関し、アウターリードロウ付け部の外
観不良をなくし、且つ信頼性の高いセラミックパッケー
ジを実現することを目的とする。 【構成】 半導体素子を収容するセラミックベース部
と、該セラミックベース部に収容される半導体素子の電
極をインナーリード２を介して外部に引き出す外部リー
ド４を有し、該外部リード４がインナーリード２に接続
したメタライズ部３にロウ付けされて成る半導体装置用
のセラミックパッケージにおいて、上記外部リード４を
ロウ付け固定するメタライズ部３の端部が、セラミック
ベース部の端部の内側に形成されて成るように構成す
る。
Description
【０００１】
【産業上の利用分野】本発明は半導体装置に関する。詳
しくはセラミックパッケージにおける外観不良を防止し
た半導体装置に関する。
しくはセラミックパッケージにおける外観不良を防止し
た半導体装置に関する。
【０００２】近年、半導体装置は高周波数帯域で使用さ
れることが多くなり、これに対応するためには、誘電率
の関係から、従来のモールド樹脂による外形成形（封
止）からセラミックパッケージによる外形成形にする必
要がある。
れることが多くなり、これに対応するためには、誘電率
の関係から、従来のモールド樹脂による外形成形（封
止）からセラミックパッケージによる外形成形にする必
要がある。
【０００３】
【従来の技術】図４は従来のセラミックパッケージを用
いた半導体装置を示す図であり、（ａ）は平面図、
（ｂ）は（ａ）図のｂ−ｂ線における断面図、（ｃ）は
（ａ）図のｃ−ｃ線における断面図である。同図におい
て、１はセラミックベース部で、インナーリード２に接
続したメタライズ部３に外部リード４がロウ付けされて
いる。５はＣｕ−Ｗ等の金属の底板でセラミックベース
部１に接合され、半導体素子の搭載と、その放熱を行う
ものである。６はダイマウント部、７は該ダイマウント
部に搭載された半導体素子で、セラミックベース部のイ
ンナーリードとの間にワイヤボンディングされている。
ダイマウント部６は底板５と半導体素子７との熱膨張差
を緩和するもので、底板５と半導体素子７との中間の熱
膨張率をもった金属である。８はセラミック又は金属よ
りなるキャップでセラミックベース部１の半導体素子７
を収容した空間を封止している。
いた半導体装置を示す図であり、（ａ）は平面図、
（ｂ）は（ａ）図のｂ−ｂ線における断面図、（ｃ）は
（ａ）図のｃ−ｃ線における断面図である。同図におい
て、１はセラミックベース部で、インナーリード２に接
続したメタライズ部３に外部リード４がロウ付けされて
いる。５はＣｕ−Ｗ等の金属の底板でセラミックベース
部１に接合され、半導体素子の搭載と、その放熱を行う
ものである。６はダイマウント部、７は該ダイマウント
部に搭載された半導体素子で、セラミックベース部のイ
ンナーリードとの間にワイヤボンディングされている。
ダイマウント部６は底板５と半導体素子７との熱膨張差
を緩和するもので、底板５と半導体素子７との中間の熱
膨張率をもった金属である。８はセラミック又は金属よ
りなるキャップでセラミックベース部１の半導体素子７
を収容した空間を封止している。
【０００４】このような半導体装置におけるセラミック
パッケージの外部リード４はメタライズ部３にやや多め
の銀ロウなどのロウ材で溶着固定されている。従って図
５に示すように余分なロウ材９が外部リード４とセラミ
ックベース部１との間にはみ出している。
パッケージの外部リード４はメタライズ部３にやや多め
の銀ロウなどのロウ材で溶着固定されている。従って図
５に示すように余分なロウ材９が外部リード４とセラミ
ックベース部１との間にはみ出している。
【０００５】
【発明が解決しようとする課題】上記従来のセラミック
パッケージでは、外部リード３にロウ付け固定する際に
余分なロウ材が図５に示したように外部リード３とセラ
ミックベース部１との間にはみ出すため、外観不良とな
り歩留りを低下させるという問題があった。また、この
ロウ材の量を少なくすると、外部リードの固定が完全に
行われず、使用中に剥離する等、品質の低下を来たすと
いう問題が生ずる。
パッケージでは、外部リード３にロウ付け固定する際に
余分なロウ材が図５に示したように外部リード３とセラ
ミックベース部１との間にはみ出すため、外観不良とな
り歩留りを低下させるという問題があった。また、この
ロウ材の量を少なくすると、外部リードの固定が完全に
行われず、使用中に剥離する等、品質の低下を来たすと
いう問題が生ずる。
【０００６】本発明は、アウターリードのロウ付け部の
外観不良をなくし、且つ信頼性の高いセラミックパッケ
ージを実現することを目的とする。
外観不良をなくし、且つ信頼性の高いセラミックパッケ
ージを実現することを目的とする。
【０００７】
【課題を解決するための手段】本発明の半導体装置用セ
ラミックパッケージに於いては、半導体素子を収容する
セラミックベース部と、該セラミックベース部に収容さ
れる半導体素子の電極をインナーリード２を介して外部
に引き出す外部リード４を有し、該外部リード４がイン
ナーリード２に接続したメタライズ部３にロウ付けされ
て成る半導体装置用セラミックパッケージにおいて、上
記外部リード４をロウ付け固定するメタライズ部３の端
部が、セラミックベース部の端部の内側となるように形
成されて成ることを特徴とする。
ラミックパッケージに於いては、半導体素子を収容する
セラミックベース部と、該セラミックベース部に収容さ
れる半導体素子の電極をインナーリード２を介して外部
に引き出す外部リード４を有し、該外部リード４がイン
ナーリード２に接続したメタライズ部３にロウ付けされ
て成る半導体装置用セラミックパッケージにおいて、上
記外部リード４をロウ付け固定するメタライズ部３の端
部が、セラミックベース部の端部の内側となるように形
成されて成ることを特徴とする。
【０００８】また、本発明の半導体装置においては、上
記セラミックパッケージを用い、半導体素子７を搭載
し、キャップ８により封止して成ることを特徴とする。
この構成を採ることにより、外観不良がなく、且つ信頼
性の高いセラミックパッケージ及び半導体装置が得られ
る。
記セラミックパッケージを用い、半導体素子７を搭載
し、キャップ８により封止して成ることを特徴とする。
この構成を採ることにより、外観不良がなく、且つ信頼
性の高いセラミックパッケージ及び半導体装置が得られ
る。
【０００９】
【作用】本発明では、図１の如く外部リード４をロウ付
け固定するメタライズ部３を、その端部がセラミックベ
ース部１の端部より僅かに内側になるように形成してお
くことにより、該メタライズ部３に外部リード４をやや
多めのロウ材でロウ付けしたとき、ロウ材はメタライズ
部３に引き付けられるため、セラミックベース部１の側
面にまではみ出すことはない。従って外観不良及び接合
不良を生ずることはない。
け固定するメタライズ部３を、その端部がセラミックベ
ース部１の端部より僅かに内側になるように形成してお
くことにより、該メタライズ部３に外部リード４をやや
多めのロウ材でロウ付けしたとき、ロウ材はメタライズ
部３に引き付けられるため、セラミックベース部１の側
面にまではみ出すことはない。従って外観不良及び接合
不良を生ずることはない。
【００１０】
【実施例】図１及び図２は本発明の半導体装置用セラミ
ックパッケージの実施例を示す図であり、（ａ）は平面
図、（ｂ）は（ａ）図のｂ−ｂ線における断面図、
（ｃ）は（ａ）図のｃ−ｃ線における断面図、図２は図
１（ａ）のＡ部拡大図である。
ックパッケージの実施例を示す図であり、（ａ）は平面
図、（ｂ）は（ａ）図のｂ−ｂ線における断面図、
（ｃ）は（ａ）図のｃ−ｃ線における断面図、図２は図
１（ａ）のＡ部拡大図である。
【００１１】図１において、１は半導体素子を収容する
セラミックベース部であり、該セラミックベース部１に
はインナーリード２に接続したメタライズ部３に外部リ
ード４がロウ付けされ、底部には金属の底板５が接合さ
れている。また該底板５には、該底板とその上に搭載さ
れる半導体素子との中間の熱膨張率を有する金属のダイ
マウント部６が設けられている。なお１０はキャップを
ロウ付けするためにメタライズしたキャップ接合部であ
る。
セラミックベース部であり、該セラミックベース部１に
はインナーリード２に接続したメタライズ部３に外部リ
ード４がロウ付けされ、底部には金属の底板５が接合さ
れている。また該底板５には、該底板とその上に搭載さ
れる半導体素子との中間の熱膨張率を有する金属のダイ
マウント部６が設けられている。なお１０はキャップを
ロウ付けするためにメタライズしたキャップ接合部であ
る。
【００１２】以上は図４で説明した従来例と同様であ
り、本実施例の要点は、外部リード４をロウ付け固定す
るメタライズ部３の形状を図２に示すように、その端部
３ａをセラミックベース部１の端部１ａより僅かな寸法
ｌだけ控えて内側に設けたことである。そして該メタラ
イズ部３にやや多めの銀ロウ等のロウ材で外部リード４
が接合されていることは従来と同様である。
り、本実施例の要点は、外部リード４をロウ付け固定す
るメタライズ部３の形状を図２に示すように、その端部
３ａをセラミックベース部１の端部１ａより僅かな寸法
ｌだけ控えて内側に設けたことである。そして該メタラ
イズ部３にやや多めの銀ロウ等のロウ材で外部リード４
が接合されていることは従来と同様である。
【００１３】このように構成された本実施例は、外部リ
ード４をメタライズ部３にロウ付け固定したロウ材が、
やや多めであっても、メタライズ部３の端部３ａとセラ
ミックベース部１の端部１ａとの間が距離ｌだけ離れて
いるため、ロウ材はメタライズ部３に引きつけられてセ
ラミックベース部１の側面まではみ出すことはない。従
って外観不良は防止される。またやや多めのロウ材で接
合するため、接合不良も生じない。
ード４をメタライズ部３にロウ付け固定したロウ材が、
やや多めであっても、メタライズ部３の端部３ａとセラ
ミックベース部１の端部１ａとの間が距離ｌだけ離れて
いるため、ロウ材はメタライズ部３に引きつけられてセ
ラミックベース部１の側面まではみ出すことはない。従
って外観不良は防止される。またやや多めのロウ材で接
合するため、接合不良も生じない。
【００１４】図３は本発明の半導体装置の実施例を示す
図であり、（ａ）は平面図、（ｂ）は（ａ）図のｂ−ｂ
線における断面図、（ｃ）は（ａ）図のｃ−ｃ線におけ
る断面図である。本実施例は同図に示すように、図１で
説明したセラミックパッケージを用い、そのダイマウン
ト部６に半導体素子７を搭載し、その電極とインナーリ
ード間をワイヤ１１でワイヤボンディングした後、キャ
ップ８で封止したものである。
図であり、（ａ）は平面図、（ｂ）は（ａ）図のｂ−ｂ
線における断面図、（ｃ）は（ａ）図のｃ−ｃ線におけ
る断面図である。本実施例は同図に示すように、図１で
説明したセラミックパッケージを用い、そのダイマウン
ト部６に半導体素子７を搭載し、その電極とインナーリ
ード間をワイヤ１１でワイヤボンディングした後、キャ
ップ８で封止したものである。
【００１５】このように構成された本実施例は、前実施
例と同様なセラミックパッケージを用いているため、外
部リード４をメタライズ部３に接合したロウ材がセラミ
ックベース部１の側面にはみ出すような外観不良もな
く、また外部リードの接合不良もない。
例と同様なセラミックパッケージを用いているため、外
部リード４をメタライズ部３に接合したロウ材がセラミ
ックベース部１の側面にはみ出すような外観不良もな
く、また外部リードの接合不良もない。
【００１６】
【発明の効果】本発明に依れば、外部リードをロウ付け
するメタライズ部の長さを短かくすることにより、ロウ
材がセラミックベース部の端部まで流出せず、ロウ材の
はみ出しを防止することができる。これによりセラミッ
クパッケージの品質低下、半導体製品の信頼性の低下、
パッケージ製造時の歩留り低下、外観不良の増加等が改
善でき、生産効率の向上、半導体製品の高信頼化が達成
できる。
するメタライズ部の長さを短かくすることにより、ロウ
材がセラミックベース部の端部まで流出せず、ロウ材の
はみ出しを防止することができる。これによりセラミッ
クパッケージの品質低下、半導体製品の信頼性の低下、
パッケージ製造時の歩留り低下、外観不良の増加等が改
善でき、生産効率の向上、半導体製品の高信頼化が達成
できる。
【図１】本発明の半導体装置用セラミックパッケージの
実施例を示す図で、（ａ）は平面図、（ｂ）は（ａ）図
のｂ−ｂ線における断面図、（ｃ）は（ａ）図のｃ−ｃ
線における断面図である。
実施例を示す図で、（ａ）は平面図、（ｂ）は（ａ）図
のｂ−ｂ線における断面図、（ｃ）は（ａ）図のｃ−ｃ
線における断面図である。
【図２】図１のＡ部拡大図である。
【図３】本発明の半導体装置の実施例を示す図で、
（ａ）は平面図、（ｂ）は（ａ）図のｂ−ｂ線における
断面図、（ｃ）は（ａ）図のｃ−ｃ線における断面図で
ある。
（ａ）は平面図、（ｂ）は（ａ）図のｂ−ｂ線における
断面図、（ｃ）は（ａ）図のｃ−ｃ線における断面図で
ある。
【図４】従来のセラミックパッケージを用いた半導体装
置を示す図で、（ａ）は平面図、（ｂ）は（ａ）図のｂ
−ｂ線における断面図、（ｃ）は（ａ）図のｃ−ｃ線に
おける断面図である。
置を示す図で、（ａ）は平面図、（ｂ）は（ａ）図のｂ
−ｂ線における断面図、（ｃ）は（ａ）図のｃ−ｃ線に
おける断面図である。
【図５】発明が解決しようとする課題を説明するための
図である。
図である。
１…セラミックベース部 １ａ…セラミックベース部の端部 ２…インナーリード ３…メタライズ部 ３ａ…メタライズ部の端部 ４…外部リード ５…底板 ６…ダイマウント部 ７…半導体素子 ８…キャップ １０…キャップ接合部 １１…ワイヤ
Claims (2)
- 【請求項１】 半導体素子を収容するセラミックベース
部と、該セラミックベース部に収容される半導体素子の
電極をインナーリード（２）を介して外部に引き出す外
部リード（４）を有し、該外部リード（４）がインナー
リード（２）に接続したメタライズ部（３）にロウ付け
されて成る半導体装置用セラミックパッケージにおい
て、 上記外部リード（４）をロウ付け固定するメタライズ部
（３）の端部が、セラミックベース部の端部の内側に形
成されて成ることを特徴とする半導体装置用セラミック
パッケージ。 - 【請求項２】 上記請求項１のセラミックパッケージを
用い、半導体素子（７）を搭載し、キャップ（８）によ
り封止して成ることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3303217A JPH05144993A (ja) | 1991-11-19 | 1991-11-19 | 半導体装置用セラミツクパツケージ及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3303217A JPH05144993A (ja) | 1991-11-19 | 1991-11-19 | 半導体装置用セラミツクパツケージ及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05144993A true JPH05144993A (ja) | 1993-06-11 |
Family
ID=17918290
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3303217A Pending JPH05144993A (ja) | 1991-11-19 | 1991-11-19 | 半導体装置用セラミツクパツケージ及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05144993A (ja) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49116964A (ja) * | 1972-05-10 | 1974-11-08 |
-
1991
- 1991-11-19 JP JP3303217A patent/JPH05144993A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS49116964A (ja) * | 1972-05-10 | 1974-11-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5644163A (en) | Semiconductor device | |
| JP2931741B2 (ja) | 半導体装置 | |
| JPH04229643A (ja) | 高周波パワ−半導体デバイスおよびその製造方法 | |
| US5592130A (en) | Piezoelectric oscillator including a piezoelectric resonator with outer lead | |
| JPH05144993A (ja) | 半導体装置用セラミツクパツケージ及び半導体装置 | |
| JP2010093206A (ja) | 高周波回路パッケージ | |
| JPH05315467A (ja) | 混成集積回路装置 | |
| JP3127895B2 (ja) | マイクロ波半導体素子用キャリア、該キャリアに搭載される整合回路基板およびマイクロ波半導体装置 | |
| JPH0341751A (ja) | 半導体装置用容器 | |
| JPH05206307A (ja) | 半導体装置 | |
| JPH0710495Y2 (ja) | 半導体装置 | |
| JPH0812888B2 (ja) | 半導体装置用パツケ−ジ | |
| JP2870501B2 (ja) | 半導体装置 | |
| JP2004056063A (ja) | 半導体素子収納用パッケージおよび半導体装置 | |
| JP2005150294A (ja) | 半導体装置およびその製造方法 | |
| JP2007294569A (ja) | 高放熱型電子部品収納用パッケージ | |
| JP2002305262A (ja) | 半導体素子実装用パッケージ | |
| JPH0677284A (ja) | 半導体装置 | |
| JP2596339B2 (ja) | 半導体素子パッケージ | |
| JP2002164459A (ja) | 半導体素子収納用パッケージ | |
| JPS639372B2 (ja) | ||
| JPH0797616B2 (ja) | 半導体装置の製造方法 | |
| JP2001035988A (ja) | 半導体装置 | |
| JPH06302753A (ja) | 半導体装置 | |
| JP2004221505A (ja) | 光半導体素子収納用パッケージおよび光半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 19961210 |