JP2002164459A - 半導体素子収納用パッケージ - Google Patents

半導体素子収納用パッケージ

Info

Publication number
JP2002164459A
JP2002164459A JP2000362230A JP2000362230A JP2002164459A JP 2002164459 A JP2002164459 A JP 2002164459A JP 2000362230 A JP2000362230 A JP 2000362230A JP 2000362230 A JP2000362230 A JP 2000362230A JP 2002164459 A JP2002164459 A JP 2002164459A
Authority
JP
Japan
Prior art keywords
metal frame
groove
brazing material
mounting portion
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000362230A
Other languages
English (en)
Other versions
JP3659326B2 (ja
Inventor
Yasushi Kasashima
康史 笠嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2000362230A priority Critical patent/JP3659326B2/ja
Publication of JP2002164459A publication Critical patent/JP2002164459A/ja
Application granted granted Critical
Publication of JP3659326B2 publication Critical patent/JP3659326B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Semiconductor Lasers (AREA)
  • Light Receiving Elements (AREA)

Abstract

(57)【要約】 【課題】半導体素子収納用パッケージ内部の気密性や高
周波伝送特性、さらには光結合効率を良好なものとし、
半導体素子を長期にわたり正常かつ安定に作動させ得る
ようにすること。 【解決手段】金属枠体2の取付部2aに銀ロウ等のロウ
材で嵌着接合される入出力端子3を具備する半導体パッ
ケージにおいて、金属枠体2の内面および/または外面
の取付部2aの両側辺に沿って、その側辺の長さと略同
じ長さ以上の溝2cが形成されている。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、光通信やマイクロ
波通信、ミリ波通信等の分野に用いられる各種半導体素
子を収納する半導体素子収納用パッケージに関する。
【0002】
【従来の技術】従来、マイクロ波帯域やミリ波帯域の高
周波信号や、光信号により作動する各種半導体素子を収
納する半導体素子収納用パッケージ(以下、半導体パッ
ケージという)のうち、光通信分野に用いられる光半導
体パッケージを図3に示す。
【0003】同図に示すように、半導体パッケージは、
一般に、上面にLD(半導体レーザ),PD(フォトダ
イオード)等の光半導体素子としての半導体素子110
が載置される載置部101aを有するとともに、実装基
板(図示せず)にトルクをかけてネジ止めされるネジ止
め孔(フランジ)101bが形成される、鉄(Fe)−
ニッケル(Ni)−コバルト(Co)合金や銅(Cu)
−タングステン(W)合金等の金属材料から成る基体1
01を有する。また、載置部101aを囲繞するように
して基体101の上面に銀ロウ等のロウ材を介して接合
されるとともに、長辺の両側部に半導体素子110と外
部電気回路(図示せず)とを電気的に接続する入出力端
子103嵌着接合用の切欠部102aが形成され、さら
に短辺の一側部に半導体素子110と光結合するための
光伝送路である貫通孔102bが形成された、Fe−N
i−Co合金等の金属材料から成る金属枠体102を有
する。
【0004】入出力端子103は、上面に一辺から対向
する他辺にかけて形成された線路導体103a−Aを有
する誘電体から成る平板部103aおよび平板部103
aの上面に線路導体103a−Aを間に挟んで接合され
た誘電体から成る立壁部103bを有し、また入出力端
子103側面の一部には、線路導体103a−Aを擬似
同軸状に囲み接地導体(グランド)として機能するとと
もに、切欠部102a内周面に銀ロウ等のロウ材108
(図3のものはプリモールドである)を介して接合させ
る接合媒体として機能するメタライズ層103a−Bが
形成されている。
【0005】この線路導体103a−A上面には、Fe
−Ni−Co合金等の金属材料から成り、銀ロウ等のロ
ウ材で接合されるとともに、入出力端子103と外部電
気回路との電気的接続を行う機能を有するリード端子1
04が形成される。
【0006】また、金属枠体102の光伝送路である貫
通孔102bの外側周辺部には、金属枠体102の熱膨
張係数に近似するFe−Ni−Co合金,Fe−Ni合
金等の金属材料から成る、光ファイバ107固定用の筒
状の固定部材105が銀ロウ等のロウ材で接合される。
【0007】また、シールリング109は、金属枠体1
02上面および入出力端子103上面に銀ロウ等のロウ
材108を介して接合され、入出力端子103を挟持す
るとともに、上面に蓋体(図示せず)をシーム溶接等に
より接合するための媒体として機能する。
【0008】このような半導体パッケージに、半導体素
子110を載置部101aにSn−Pb半田等の低融点
ロウ材で載置固定するとともに、線路導体103a−A
と半導体素子110とをボンディングワイヤ(図示せ
ず)で電気的に接続し、さらに光ファイバ107と半導
体素子110との光軸を調整した後、固定部材105外
側端面に、光ファイバ107を樹脂等の接着剤で取着し
た金属ホルダ106をAu−Sn等の低融点ロウ材で接
合する。さらに、シールリング109上面に蓋体をシー
ム溶接等により接合することにより、製品としての光半
導体装置となる。
【0009】このような光半導体装置は、実装基板上に
ネジ止めされた後、外部電気回路から供給される駆動信
号によって半導体素子110を光励起させ、励起したレ
ーザ光等の光を光ファイバ107に授受させるととも
に、光ファイバ107内を伝送させることにより、大容
量の情報を高速に伝送できる光電変換装置として機能す
るとともに、光通信分野等に多く用いられる。
【0010】
【発明が解決しようとする課題】しかしながら、上記従
来の半導体パッケージにおいて、メタライズ層103a
−Bを切欠部102a内周面にロウ材108を介して接
合した際、図4に金属枠体102と入出力端子103と
の接合部の部分拡大平面図を示すように、少しでもロウ
材が多いと各々の接合にとって過剰なロウ材が、金属枠
体102とメタライズ層103a−Bとの間に溜まって
しまい、所謂ロウ材溜まり120を形成する。熱膨張係
数が金属枠体102,入出力端子103と異なるロウ材
溜まり120を起点として、金属枠体102や入出力端
子103、ひいては基体101に応力を加えることとな
る。この応力により、金属枠体102よりも弾性の低い
入出力端子103にクラック等が発生する場合があり、
高周波伝送特性や、金属枠体102内部の気密性が損な
われ、半導体素子110の作動性を良好なものとできな
いという問題点を有していた。
【0011】上記問題点を解決する手段として、入出力
端子103の平板部103a,立壁部103bの厚さを
厚くすることにより応力による耐久性を強化することも
考えられるが、この場合、誘電体の表面積が大きくなる
ことによる浮遊容量の発生により、高周波伝送特性が損
なわる。
【0012】また、クラック等が発生しない場合であっ
ても、基体101まで加わった応力により基体101が
反り変形することとなり、このような光半導体パッケー
ジをフランジ101bを介して実装基板にネジ止めした
際、基体101の反り変形が矯正され、反った状態で光
軸が合っていたため、光ファイバ107と半導体素子1
10との光軸がずれて、光結合効率が損なわれ、半導体
素子110の光信号による作動性を良好なものとできな
いという問題点を有していた。
【0013】従って、本発明はこのような問題点に鑑み
て完成されたもので、その目的は、金属枠体とメタライ
ズ層との間にロウ材溜まりを発生させないようにするこ
とにより、金属枠体内部の気密性や高周波伝送特性、さ
らには光結合効率を良好なものとし、半導体素子を長期
にわたり正常かつ安定に作動させ得ることにある。
【0014】
【課題を解決するための手段】本発明の半導体パッケー
ジは、上面に半導体素子が載置される載置部を有する基
体と、該基体上面に前記載置部を囲繞するように取着さ
れるとともに、側部に貫通孔または切欠部から成る入出
力端子の取付部を有する金属枠体と、前記取付部に嵌着
接合される入出力端子とを具備した半導体素子収納用パ
ッケージにおいて、前記金属枠体の内面および/または
外面の前記取付部の辺に沿って該辺の長さと略同じ長さ
以上の溝が形成されていることを特徴とする。
【0015】本発明は、上記の構成により、入出力端子
を取付部に銀ロウ等のロウ材で嵌着接合させた際、過剰
なロウ材が、金属枠体内部の気密性,高周波伝送特性,
光結合効率を損なわせる程度に大きいロウ材溜まりを金
属枠体とメタライズ層との間に形成することはない。即
ち、金属枠体の内面および/または外面に取付部の辺に
沿って形成された溝は、過剰なロウ材のほとんどを内部
に引き込み溜めて金属枠体と入出力端子のメタライズ層
との間にロウ材のメニスカスによるロウ材溜りを発生さ
せない。その結果、ロウ材溜まりを起点として金属枠体
や入出力端子ひいては基体に応力を加えることはない。
【0016】本発明において、好ましくは、前記溝の深
さXは前記金属枠体の厚さの1/5〜1/3であり、前
記溝の幅Yは1〜5mmであり、かつ前記取付部の辺と
前記溝との距離Lが0.1〜5mmであることを特徴と
する。
【0017】上記の構成により、上記本発明の効果がさ
らに有効なものとなる。
【0018】
【発明の実施の形態】本発明の半導体パッケージの一種
である光半導体パッケージについて以下に詳細に説明す
る。図1は本発明の光半導体パッケージの斜視図、図2
は金属枠体2と入出力端子3との接合部の部分拡大平面
図を示し、これらの図において、1は基体、2は金属枠
体、3は入出力端子、5は光ファイバ7が取着された金
属ホルダ6を固定する筒状の固定部材、9はシールリン
グである。これら基体1と金属枠体2と入出力端子3と
固定部材5とシールリング9とで、内部にLD,PD等
の光半導体素子である半導体素子10を収納し、シール
リング9上面に蓋体を取着することにより容器が構成さ
れる。
【0019】基体1は、その上面に半導体素子10を載
置する載置部1aを有するとともに、外部の実装基板に
ネジ止めするためのフランジ1bが形成されており、半
導体素子10を支持する支持部材として機能するととも
に、半導体素子10の作動時に発する熱を外部に効率良
く放散する機能を有する。
【0020】この基体1は、その形状は略直方体または
略長方形の平板であり、銅(Cu)−タングステン
(W)合金やFe−Ni−Co合金等の金属材料から成
る。また、その製作は金属材料のインゴットに圧延加工
やプレス加工等の金属加工を施すことにより所定の形状
に成される。
【0021】なお、この基体1は、その表面に耐蝕性に
優れかつロウ材との濡れ性に優れる金属、具体的には厚
さ0.5〜9μmのNi層と、厚さ0.5〜5μmのA
u層とを順次メッキ法により被着させておくと、基体1
が酸化腐食するのを有効に防止できるとともに、基体1
上面に半導体素子10を強固に接着固定できる。従っ
て、基体1表面には0.5〜9μmのNi層や厚さ0.
5〜5μmのAu層等の金属層をメッキ法により被着さ
せておくことが好ましい。
【0022】また、この基体1の上面には、載置部1a
を囲繞するようにして銀ロウ等のロウ材を介して接合さ
れるとともに、長辺の両側部に半導体素子10と外部電
気回路(図示せず)とを電気的に接続する入出力端子3
嵌着接合用の貫通孔または切欠部から成る取付部2aが
形成され、さらに短辺の一側部に半導体素子10と光結
合するための光伝送路である貫通孔2bが形成された、
Fe−Ni−Co合金等の金属材料から成る金属枠体2
を有する。
【0023】また、本発明において、この金属枠体2
は、その内面および/または外面の取付部2aの辺に沿
ってその辺の長さと略同じ長さ以上の溝2cが形成され
ている。この溝2cは、入出力端子3を取付部2aに銀
ロウ等のロウ材8で嵌着接合させた際、過剰なロウ材
が、金属枠体2内部の気密性,高周波伝送特性,光結合
効率を損なわせる程度に大きいロウ材溜まりを、金属枠
体2とメタライズ層3a−Bとの間にメニスカスを形成
することによって、生じることがないような機能を有す
る。即ち、溝2cは、過剰なロウ材のほとんどを引き込
み溜める機能を有するため、ロウ材溜まりを起点とし
て、金属枠体2や入出力端子3ひいては基体1に応力を
印加させることはない。
【0024】また、このような溝2cは、その深さXが
金属枠体2の厚さの1/5〜1/3であり、また溝2c
の幅Yは1〜5mm、さらに取付部2aの辺と溝2cと
の距離Lが0.1〜10mmであることがよく、この場
合上記機能を有効なものとできる。
【0025】即ち、溝2cの深さXが金属枠体2の厚さ
の1/5未満の場合、その深さXが浅すぎるため過剰な
ロウ材を引き込み溜めることが困難であり、一方、溝2
cの深さXが金属枠体2の厚さの1/3を超える場合、
金属枠体2の剛性が損なわれることとなり、外部からの
応力に対して金属枠体2が変形したり破損する等の問題
や、メタライズ層3a−Bと金属枠体2との接合時にお
ける応力により、溝2c即ち金属枠体2にクラックが発
生する等の問題が起こり易くなる。
【0026】また、溝2cの幅Yが1mm未満の場合、
幅Yが狭すぎるため過剰なロウ材を有効に溜めることが
困難であり、一方、溝2cの幅Yが5mmを超える場
合、金属枠体2の剛性が損なわれることとなり、外部か
らの応力により金属枠体2が変形したり破損する等の問
題や、メタライズ層3a−Bと金属枠体2との接合時に
おける応力により、溝2c即ち金属枠体2にクラックが
発生する等の問題が起こり易くなる。
【0027】また、取付部2aの辺と溝2cとの距離
(間隔)Lが0.1mm未満の場合、金属枠体2に溝2
cを形成することは製造上困難である。一方、取付部2
aの辺と溝2cとの距離Lが5mmを超える場合、その
距離が取付部2aの辺から長いため過剰なロウ材が、こ
の溝2cまで流れない場合があり、即ち溝2cの機能を
発揮できない場合がある。
【0028】なお、溝2cは、金属枠体2の内面および
/または外面の取付部2aの辺に沿ってその辺の長さと
略同じ長さ以上で形成されていれば良く、辺の長さと略
同じ長さで設けられていても良い。本実施形態では、図
1に示すように、金属枠体2の内面に2つの取付部2a
の両側辺に沿って4箇所に溝2cを形成したが、メタラ
イズ層3a−Bと金属枠体2の内面との間に形成される
メニスカスによるロウ材溜まりの発生を有効に防止でき
た。
【0029】この溝2cの平面視における断面形状は、
凹形状,U形状,V形状等の種々の形状とし得る。ま
た、図5に示すように、過剰なロウ材が溝2c内に引き
込まれ易いように、取付部2aの辺(図5では側辺)か
ら遠ざかるにつれて深くなる斜面とされ、かつ辺と反対
側の内側面が金属枠体2の内面(または外面)に略垂直
とされた断面形状であってもよい。さらには、図6に示
すように、過剰なロウ材が下方に垂れて溝2cから漏れ
るのを防ぐために、溝2cの深さXが下方にいくにつれ
て深くなるように形成してもよい。
【0030】また、メタライズ層3a−Bに接合される
部位から少なくとも溝2cの内周面までは金属枠体2表
面にNi層を形成しておく方が良く、その場合ロウ材を
溝2cまで流して引き込み溜めることが容易となる。
【0031】このような金属枠体2の製作は、基体1と
同様、金属材料のインゴットに圧延加工やプレス加工等
の金属加工を施すことにより所定の形状に形成される。
【0032】なお、金属枠体2の基体1への接合は基体
1上面と金属枠体2下面とを、基体1上面に敷設したプ
リフォーム状の銀ロウ等のロウ材を介して接合される。
さらに、金属枠体2表面には、基体1と同様に0.5〜
9μmのNi層や厚さ0.5〜5μmのAu層等の金属
層をメッキ法により被着させておくと良い。
【0033】また、この金属枠体2の切欠部から成る取
付部2aには、半導体素子10と外部電気回路との高周
波信号の入出力を行う機能を有するとともに、光半導体
パッケージの内外部を遮断する機能を有する入出力端子
3が、これに設けられているメタライズ層3a−Bを介
して銀ロウ等のロウ材で接合される。
【0034】この入出力端子3は、略長方形で板状の平
板部3aの上面に、略直方体で横倒しにされた四角柱状
の立壁部3bが積層されて成る。
【0035】この平板部3aは、アルミナ(Al23
セラミックス,窒化アルミニウム(AlN)セラミック
ス,ムライト(3Al23・2SiO2)セラミックス
等の誘電体か成る。そして、平板部3aの上面には、長
辺の1辺から対向する他辺にかけて、W,Mo−Mn等
のメタライズ層から成る線路導体3a−Aが形成され
る。平板部3aの下面には、全面に線路導体3a−Aと
同様の金属層が形成され、また線路導体3a−Aと平行
となる側面にも同様のメタライズ層3a−Bが形成され
る。
【0036】このような線路導体3a−Aやメタライズ
層3a−B等は、例えばW等の粉末に有機溶剤、溶媒を
添加混合して得た金属ペーストを、平板部3a用のセラ
ミックグリーンシートに、予め従来周知のスクリーン印
刷法により所定パターンに印刷塗布しておき、焼成する
ことにより形成される。
【0037】また、立壁部3bは、平板部3aと同様の
誘電体からなり、その上面の全面に線路導体3a−Aと
同様のメタライズ層が形成されるとともに、取付部2a
内周面に接合される面にメタライズ層3a−Bが形成さ
れている。
【0038】このようなメタライズ層3a−B等は、線
路導体3a−A等と同様の方法により金属ペーストを所
定パターンに印刷塗布し焼成することにより形成され
る。
【0039】この入出力端子3の線路導体3a−Aの金
属枠体2外部に導出される部位には、外部電気回路と入
出力端子3との高周波信号の入出力を行い、Fe−Ni
−Co合金等の金属材料から成るリード端子4が銀ロウ
等のロウ材で接合される。
【0040】また、金属枠体2の短辺側の一側部には、
貫通孔2bが形成されており、一端面が貫通孔2bの開
口を囲むように銀ロウ等のロウ材で接合され、かつ他方
の端面には光ファイバ7を樹脂等の接着剤で取着した金
属ホルダ6が、Au−Sn等の低融点ロウ材で接合され
る固定部材5が設けられる。この固定部材5は、基体1
や金属枠体2と同様の材料を同様の加工法で所望の形状
に加工されるとともに、その表面に0.5〜9μmのN
i層や0.5〜5μmのAu層等の金属層をメッキ法に
より被着させておくと良い。
【0041】このように、入出力端子3および固定部材
5が取着される金属枠体2上面にはシールリング9が銀
ロウ等のロウ材8で接合される。このシールリング9
は、金属枠体2上面に銀ロウ等のロウ材で接合されて入
出力端子3を挟持するとともに、その上面に、半導体素
子10を封止するための蓋体をシーム溶接等により接合
するための接合媒体として機能する。
【0042】本発明の半導体パッケージとしての光半導
体パッケージは、金属材料から成る基体1と、その上面
に半導体素子10の載置部1aを囲繞するように接合さ
れ、取付部2a,貫通孔2bを有するとともに、取付部
2aの辺に沿って内面および/または外面に溝2cが形
成された金属枠体2と、この取付部2aに銀ロウ等のロ
ウ材で接合された入出力端子3とを具備している。この
金属枠体2の溝2cは、入出力端子3を取付部2aに銀
ロウ等のロウ材で嵌着接合させた際、金属枠体2内部の
気密性,高周波伝送特性,光結合効率を損なわせる程度
に大きいロウ材溜まりを金属枠体2とメタライズ層3a
−Bとの間に形成させることはない。
【0043】このような光半導体パッケージに、光半導
体素子等の半導体素子10を載置部1aにSn−Pb半
田等の低融点ロウ材で載置固定するとともに、線路導体
3a−Aと半導体素子10とをボンディングワイヤで電
気的に接続し、さらに固定部材5に、光ファイバ7を樹
脂等の接着剤で取着した金属ホルダ6を、Au−Sn等
の低融点ロウ材で接合した後、シールリング9上面に蓋
体をシーム溶接等により接合することにより、製品とし
ての光半導体装置となる。
【0044】この光半導体装置は、外部の実装基板上に
ネジ止めされた後、外部電気回路から供給される駆動信
号によって半導体素子10を光励起させ、励起したレー
ザ光等の光を光ファイバ7に授受させるとともに、光フ
ァイバ7内を伝送させることにより、大容量の情報を高
速に伝送できる光電変換装置として機能するものであ
り、光通信分野等に多く用いられる。
【0045】かくして、本発明は、金属枠体2と入出力
端子3とをロウ材で接合した際に、入出力端子3にクラ
ックが発生することにより、高周波信号の伝送効率や、
金属枠体2内部の気密性が損なわれることを有効に防止
でき、また半導体パッケージを実装基板上にネジ止めを
行った際に、基体1の反り変形が矯正され、光ファイバ
7と半導体素子10との光結合効率が損なわれることを
有効に防止できる。その結果、半導体素子10を長期間
にわたり、正常かつ安定に作動させ得る。
【0046】なお、本発明は上記実施の形態に限定され
ず、本発明の要旨を逸脱しない範囲内において種々の変
更を行うことは何等支障ない。例えば、取付部2aのメ
タライズ層3a−Bが直接接合されない内周面(下側内
周面)に相当する下辺に沿って、溝2cを形成しても良
い。この場合、自重によって垂れた過剰なロウ材のほと
んど全てを溝2cに溜めることができ、ロウ材溜まりに
よる応力の発生を皆無にできる。
【0047】
【発明の効果】本発明は、金属枠体の取付部に銀ロウ等
のロウ材で嵌着接合される入出力端子を具備する半導体
パッケージにおいて、金属枠体の内面および/または外
面の取付部の辺に沿ってその辺の長さと略同じ長さ以上
の溝が形成されていることにより、金属枠体の取付部に
入出力端子をロウ材で接合した際、過剰なロウ材を引き
込んで溝内に溜めることができ、例えば金属枠体の内面
または外面と入出力端子側面のメタライズ層との間にロ
ウ材のメニスカスが形成されてロウ材溜りが生じるのを
防ぐことができ、その結果、金属枠体内部の気密性や高
周波伝送特性、さらには光結合効率を良好なものとし、
半導体素子を長期にわたり正常かつ安定に作動させ得
る。
【0048】また本発明は、好ましくは、溝の深さXを
金属枠体の厚さの1/5〜1/3とし、溝の幅Yを1〜
5mm、かつ取付部の辺と溝との距離Lを0.1〜5m
mとすることにより、例えば金属枠体の内面または外面
と入出力端子側面のメタライズ層との間にロウ材のメニ
スカスが形成されてロウ材溜りが生じるのを有効に防ぐ
ことができる。
【図面の簡単な説明】
【図1】本発明の半導体パッケージの一実施形態を示す
分解斜視図である。
【図2】図1の金属枠体と入出力端子との接合部の部分
拡大平面図である。
【図3】従来の半導体パッケージの分解斜視図である。
【図4】図3の金属枠体と入出力端子との接合部の部分
拡大平面図である。
【図5】本発明の溝についての一実施形態であり平面視
における溝の断面形状を示す要部断面図である。
【図6】本発明の溝についての他の実施形態であり側面
からみた溝の断面形状を示す要部断面図である。
【符号の説明】
1:基体 1a:載置部 2:金属枠体 2a:取付部 2c:溝 3:入出力端子 3a−B:メタライズ層

Claims (2)

    【特許請求の範囲】
  1. 【請求項1】上面に半導体素子が載置される載置部を有
    する基体と、該基体上面に前記載置部を囲繞するように
    取着されるとともに、側部に貫通孔または切欠部から成
    る入出力端子の取付部を有する金属枠体と、前記取付部
    に嵌着接合される入出力端子とを具備した半導体素子収
    納用パッケージにおいて、前記金属枠体の内面および/
    または外面の前記取付部の辺に沿って該辺の長さと略同
    じ長さ以上の溝が形成されていることを特徴とする半導
    体素子収納用パッケージ。
  2. 【請求項2】前記溝の深さXは前記金属枠体の厚さの1
    /5〜1/3であり、前記溝の幅Yは1〜5mmであ
    り、かつ前記取付部の辺と前記溝との距離Lが0.1〜
    5mmであることを特徴とする請求項1記載の半導体素
    子収納用パッケージ。
JP2000362230A 2000-11-29 2000-11-29 半導体素子収納用パッケージ Expired - Fee Related JP3659326B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2000362230A JP3659326B2 (ja) 2000-11-29 2000-11-29 半導体素子収納用パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2000362230A JP3659326B2 (ja) 2000-11-29 2000-11-29 半導体素子収納用パッケージ

Publications (2)

Publication Number Publication Date
JP2002164459A true JP2002164459A (ja) 2002-06-07
JP3659326B2 JP3659326B2 (ja) 2005-06-15

Family

ID=18833545

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000362230A Expired - Fee Related JP3659326B2 (ja) 2000-11-29 2000-11-29 半導体素子収納用パッケージ

Country Status (1)

Country Link
JP (1) JP3659326B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019036584A (ja) * 2017-08-10 2019-03-07 住友電気工業株式会社 光モジュール

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2019036584A (ja) * 2017-08-10 2019-03-07 住友電気工業株式会社 光モジュール

Also Published As

Publication number Publication date
JP3659326B2 (ja) 2005-06-15

Similar Documents

Publication Publication Date Title
JP5902813B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP4822820B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP5153682B2 (ja) 半導体素子収納用パッケージおよび光半導体装置
JP2005159277A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2009283898A (ja) 電子部品容器体およびそれを用いた電子部品収納用パッケージならびに電子装置
JP2002164459A (ja) 半導体素子収納用パッケージ
JP3619452B2 (ja) 半導体素子収納用パッケージ
JP6034054B2 (ja) 電子部品収納用パッケージおよび電子装置
JP3784346B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2004356391A (ja) 半導体素子収納用パッケージおよび半導体装置
JP3615697B2 (ja) 半導体素子収納用パッケージ
JP4139165B2 (ja) 半導体素子収納用パッケージ用入出力端子および半導体素子収納用パッケージならびに半導体装置
JP7196249B2 (ja) 半導体素子用パッケージおよび半導体装置
JP3670574B2 (ja) 入出力端子および半導体素子収納用パッケージ
JP2001028407A (ja) 光半導体素子収納用パッケージ
JP2002141596A (ja) 光半導体素子収納用パッケージ
JP2006128267A (ja) 入出力端子ならびにこれを用いた電子部品収納用パッケージおよび電子装置
JP3850344B2 (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2002246494A (ja) 半導体素子収納用パッケージ
JP4497762B2 (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2002314190A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP4041327B2 (ja) 半導体素子収納用パッケージおよび半導体装置
JP2004087617A (ja) 入出力端子および半導体素子収納用パッケージならびに半導体装置
JP2004221505A (ja) 光半導体素子収納用パッケージおよび光半導体装置
JP2004327685A (ja) 光半導体素子収納用パッケージおよび光半導体装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20041122

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20041130

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050131

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050301

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050308

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090325

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100325

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110325

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120325

Year of fee payment: 7

LAPS Cancellation because of no payment of annual fees