JPH05136253A - 基体支持機構およびこれを用いた基体処理装置 - Google Patents
基体支持機構およびこれを用いた基体処理装置Info
- Publication number
- JPH05136253A JPH05136253A JP29450291A JP29450291A JPH05136253A JP H05136253 A JPH05136253 A JP H05136253A JP 29450291 A JP29450291 A JP 29450291A JP 29450291 A JP29450291 A JP 29450291A JP H05136253 A JPH05136253 A JP H05136253A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- disk
- conductive structure
- processed
- processing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Container, Conveyance, Adherence, Positioning, Of Wafer (AREA)
- Manufacturing Optical Record Carriers (AREA)
- Drying Of Semiconductors (AREA)
- Physical Deposition Of Substances That Are Components Of Semiconductor Devices (AREA)
Abstract
(57)【要約】
【目的】 被処理基体表面近傍の電界強度分布を均一化
し、また処理時の昇温ムラを是正することにより、基体
上を高度に均一とするエッチングを行うことおよび高度
に膜質および膜厚が均一であり、大面積化された堆積膜
を形成することのできる基体処理装置を実現すること。 【構成】 基体処理装置にて基体を載置するために用い
られる基体支持機構であって、前記基体との対向面の厚
さが中心から外周に向かって単調に増加する凹形状の導
電性構造体と、前記導電性構造体と組み合わされて前記
基体を載置する誘電体とから構成されており、前記誘電
体は、前記導電性構造体との組み合せ面が導電性構造体
の凹形状に良好に密着するような凸形状に形成され、基
体載置面は平坦に形成されている。
し、また処理時の昇温ムラを是正することにより、基体
上を高度に均一とするエッチングを行うことおよび高度
に膜質および膜厚が均一であり、大面積化された堆積膜
を形成することのできる基体処理装置を実現すること。 【構成】 基体処理装置にて基体を載置するために用い
られる基体支持機構であって、前記基体との対向面の厚
さが中心から外周に向かって単調に増加する凹形状の導
電性構造体と、前記導電性構造体と組み合わされて前記
基体を載置する誘電体とから構成されており、前記誘電
体は、前記導電性構造体との組み合せ面が導電性構造体
の凹形状に良好に密着するような凸形状に形成され、基
体載置面は平坦に形成されている。
Description
【０００１】
【産業上の利用分野】本発明は基体上に機能性堆積膜を
形成および基体上を直接にエッチングする基体処理装置
に関し、特に半導体デバイス、光ディスク、光磁気ディ
スク、太陽電池等に用いられる良質かつ均質で膜厚分布
の良好な堆積膜を形成するための基体処理装置に関す
る。
形成および基体上を直接にエッチングする基体処理装置
に関し、特に半導体デバイス、光ディスク、光磁気ディ
スク、太陽電池等に用いられる良質かつ均質で膜厚分布
の良好な堆積膜を形成するための基体処理装置に関す
る。
【０００２】
【従来の技術】従来、半導体デバイス、光ディスク、光
磁気ディスク、太陽電池等の機能性堆積膜を形成するた
めの前工程として、基体表面の逆スパッタリング処理法
等がある。また良質かつ均質な堆積膜を形成するための
方法としては、バイアススパッタリング法、バイアスＣ
ＶＤ法等がある。
磁気ディスク、太陽電池等の機能性堆積膜を形成するた
めの前工程として、基体表面の逆スパッタリング処理法
等がある。また良質かつ均質な堆積膜を形成するための
方法としては、バイアススパッタリング法、バイアスＣ
ＶＤ法等がある。
【０００３】従来、上記のような処理を行うための基体
処理装置は、その処理室内に被処理基体対向面が平坦で
ある電圧印加可能な導電性構造体（基体支持台）を具備
し、この平坦な導電性構造体上で被処理基体表面近傍に
電界を付与するものであった。
処理装置は、その処理室内に被処理基体対向面が平坦で
ある電圧印加可能な導電性構造体（基体支持台）を具備
し、この平坦な導電性構造体上で被処理基体表面近傍に
電界を付与するものであった。
【０００４】
【発明が解決しようとする課題】上記従来例では被処理
基体に電界を付与する基体支持体の基体対向面は平坦な
ものとされているが、基体対向面が平坦な形状である
と、電界が付与されたとき基体の電界強度は外周部と中
心部で異なるものとなるため、被処理基体表面の電界強
度分布にムラが生じてしまう。
基体に電界を付与する基体支持体の基体対向面は平坦な
ものとされているが、基体対向面が平坦な形状である
と、電界が付与されたとき基体の電界強度は外周部と中
心部で異なるものとなるため、被処理基体表面の電界強
度分布にムラが生じてしまう。
【０００５】逆スパッタリング等の処理を行うための電
界が付与されたときには基体の中心部の電界強度が外周
部よりも強いものとなり、バイアススパッタリング、バ
イアスＣＶＤ等による処理を行うための逆バイアスが付
与されたときには基体の外周部の電界強度が基体の中心
部よりも強いものとなる。
界が付与されたときには基体の中心部の電界強度が外周
部よりも強いものとなり、バイアススパッタリング、バ
イアスＣＶＤ等による処理を行うための逆バイアスが付
与されたときには基体の外周部の電界強度が基体の中心
部よりも強いものとなる。
【０００６】これにより、逆スパッタリング、バイアス
スパッタリング、バイアスＣＶＤ等の処理を行うときに
以下の２つの問題が生ずることを本発明者は知見した。
スパッタリング、バイアスＣＶＤ等の処理を行うときに
以下の２つの問題が生ずることを本発明者は知見した。
【０００７】（１）基体処理面の平滑性が著しく損なわ
れる。これは主に被処理基体表面での処理速度のムラに
起因するものであり、基体支持体を含む基体周囲の構造
に大きく依存する。
れる。これは主に被処理基体表面での処理速度のムラに
起因するものであり、基体支持体を含む基体周囲の構造
に大きく依存する。
【０００８】（２）基体処理面に大きな温度ムラを生じ
る。このような温度ムラは処理面の下層に低融点金属等
の熱安定性の低い層が存在する場合、それらの層に様々
な変化を不均一に生じさせる。
る。このような温度ムラは処理面の下層に低融点金属等
の熱安定性の低い層が存在する場合、それらの層に様々
な変化を不均一に生じさせる。
【０００９】また、一方では前述の各種デバイスは多様
化してきており、そのための素子部材処理として、
（１）基体上を高度に均一とするエッチングを行うこ
と、（２）各種幅広い特性を有する堆積膜を形成すると
ともに、場合によっては高度に膜質および膜厚が均一で
あり、大面積化された堆積膜を形成すること、等が社会
的要求としてあり、こうした要求を満たす処理および膜
形成を安定に実現し得る装置を開発することが急務であ
る。
化してきており、そのための素子部材処理として、
（１）基体上を高度に均一とするエッチングを行うこ
と、（２）各種幅広い特性を有する堆積膜を形成すると
ともに、場合によっては高度に膜質および膜厚が均一で
あり、大面積化された堆積膜を形成すること、等が社会
的要求としてあり、こうした要求を満たす処理および膜
形成を安定に実現し得る装置を開発することが急務であ
る。
【００１０】そのためには被処理基体表面近傍の電界強
度分布を均一化して、基体表面の処理速度の均一化を図
り、また処理時の昇温ムラを是正することがより重要な
課題となってきている。
度分布を均一化して、基体表面の処理速度の均一化を図
り、また処理時の昇温ムラを是正することがより重要な
課題となってきている。
【００１１】本発明は上述したような従来技術が有する
問題点に鑑みてなされたものであって、被処理基体表面
近傍の電界強度分布を均一化し、また処理時の昇温ムラ
を是正することにより、基体上を高度に均一とするエッ
チングを行うことおよび高度に膜質および膜厚が均一で
あり、大面積化された堆積膜を形成することのできる基
体処理装置を実現することを目的とする。
問題点に鑑みてなされたものであって、被処理基体表面
近傍の電界強度分布を均一化し、また処理時の昇温ムラ
を是正することにより、基体上を高度に均一とするエッ
チングを行うことおよび高度に膜質および膜厚が均一で
あり、大面積化された堆積膜を形成することのできる基
体処理装置を実現することを目的とする。
【００１２】
【課題を解決するための手段】本発明の基体支持機構
は、基体処理装置にて基体を載置するために用いられる
基体支持機構であって、前記基体との対向面の厚さが中
心から外周に向かって単調に増加する凹形状の導電性構
造体と、前記導電性構造体と組み合わされて前記基体を
載置する誘電体とから構成されており、前記誘電体は、
前記導電性構造体との組み合せ面が導電性構造体の凹形
状に良好に密着するような凸形状に形成され、基体載置
面は平坦に形成されている。
は、基体処理装置にて基体を載置するために用いられる
基体支持機構であって、前記基体との対向面の厚さが中
心から外周に向かって単調に増加する凹形状の導電性構
造体と、前記導電性構造体と組み合わされて前記基体を
載置する誘電体とから構成されており、前記誘電体は、
前記導電性構造体との組み合せ面が導電性構造体の凹形
状に良好に密着するような凸形状に形成され、基体載置
面は平坦に形成されている。
【００１３】この場合、導電性構造体を、基体との対向
面の厚さが中心から外周に向かって単調に減少する凸形
状のものとし、誘電体をこれに合わせた凹形状のものと
してもよい。
面の厚さが中心から外周に向かって単調に減少する凸形
状のものとし、誘電体をこれに合わせた凹形状のものと
してもよい。
【００１４】
【作用】誘電体上に載置された基体には、基体対向面が
凹形状または凸形状の導電性構造体によって電圧が印加
される。
凹形状または凸形状の導電性構造体によって電圧が印加
される。
【００１５】基体対向面が平坦な導電性構造体を用いる
と、逆スパッタリング等の処理を行うための電界が付与
されたときには基体の中心部の電界強度が外周部よりも
強いものとなるが、これと逆の作用が生じる基体対向面
が凹形状の導電性構造体を用いることにより基体表面の
電界強度分布が均一となる。また、基体対向面が平坦な
導電性構造体を用いると、バイアススパッタリング、バ
イアスＣＶＤ等による処理を行うためのバイアスが付与
されたときには基体の外周部の電界強度が基体の中心部
よりも強いものとなり得るが、この場合にはこれと逆の
作用が生じる基体対向面が凸形状の導電性構造体を用い
ることにより基体表面の電界強度分布が均一となる。
と、逆スパッタリング等の処理を行うための電界が付与
されたときには基体の中心部の電界強度が外周部よりも
強いものとなるが、これと逆の作用が生じる基体対向面
が凹形状の導電性構造体を用いることにより基体表面の
電界強度分布が均一となる。また、基体対向面が平坦な
導電性構造体を用いると、バイアススパッタリング、バ
イアスＣＶＤ等による処理を行うためのバイアスが付与
されたときには基体の外周部の電界強度が基体の中心部
よりも強いものとなり得るが、この場合にはこれと逆の
作用が生じる基体対向面が凸形状の導電性構造体を用い
ることにより基体表面の電界強度分布が均一となる。
【００１６】
【実施例】次に、本発明の実施例について図面を参照し
て説明するが、本発明は以下に示す実施例のみに何等限
定されるものではない。
て説明するが、本発明は以下に示す実施例のみに何等限
定されるものではない。
【００１７】図１は本発明による逆スパッタ処理室付の
インライン式保護膜形成装置の一実施例の構成を示すブ
ロック図、図２は図１中の逆スパッタリング室２００の
構成を示す図、図３は図１中のバイアススパッタリング
室３００の構成を示す図である。
インライン式保護膜形成装置の一実施例の構成を示すブ
ロック図、図２は図１中の逆スパッタリング室２００の
構成を示す図、図３は図１中のバイアススパッタリング
室３００の構成を示す図である。
【００１８】図１中の基体搬出入室１００は、被処理基
体であるシリコンウェハーの搬入、および搬出を行うた
めの室である。逆スパッタリング室２００は、Ａｌ配線
層のパターニング処理までを完了したシリコンウェハー
の前処理を行なう室であり、バイアススパッタリング室
３００は、前処理終了後のシリコンウェハー上にＳｉ 3
Ｎ4膜を堆積させる室である。これらの各室はバルブ４
００によって順に連結されている。
体であるシリコンウェハーの搬入、および搬出を行うた
めの室である。逆スパッタリング室２００は、Ａｌ配線
層のパターニング処理までを完了したシリコンウェハー
の前処理を行なう室であり、バイアススパッタリング室
３００は、前処理終了後のシリコンウェハー上にＳｉ 3
Ｎ4膜を堆積させる室である。これらの各室はバルブ４
００によって順に連結されている。
【００１９】上記のように本実施例は、被処理基体が前
処理される逆スパッタリング室２００と保護膜形成処理
であるバイアススパッタリング室とを大気に戻すことな
く搬入、出可能な構成をとってものであるが、これらの
逆スパッタリング室、バイアススパッタリング室が各々
単独に存在するバッチタイプの基体処理装置であっても
構わないし、あるいはその他の基体処理室を必要な数だ
け備えた基体処理システムであってもよい。
処理される逆スパッタリング室２００と保護膜形成処理
であるバイアススパッタリング室とを大気に戻すことな
く搬入、出可能な構成をとってものであるが、これらの
逆スパッタリング室、バイアススパッタリング室が各々
単独に存在するバッチタイプの基体処理装置であっても
構わないし、あるいはその他の基体処理室を必要な数だ
け備えた基体処理システムであってもよい。
【００２０】逆スパッタリング室２００について図２を
参照して説明する。
参照して説明する。
【００２１】ポンプＰ1は排気バルブ２０４を介して逆
スパッタリング室２００に接続されており、ガス供給手
段２０５によって供給されるアルゴンガス量と排気バル
ブ２０４の開度のバランスによって逆スパッタリング室
２００の室内は所望の圧力に保たれる。
スパッタリング室２００に接続されており、ガス供給手
段２０５によって供給されるアルゴンガス量と排気バル
ブ２０４の開度のバランスによって逆スパッタリング室
２００の室内は所望の圧力に保たれる。
【００２２】このような圧力調整がなされる逆スパッタ
リング室２００の室内には、被処理基体であるシリコン
ウェハーを設置するための銅製の支持台２０１が設けら
れている。該支持台２０１は、逆スパッタリング室２０
０と電位的にフローティング状態となるように配置され
るおり、ＲＦ電源２０６と接続されている。シリコンウ
ェハーの処理を行うことは、支持台２０１に適当な電力
を供給して所望の電界を生じさせることによってなされ
る。さらに該支持台２０１は、冷却器Ｃ1と接続されて
水冷構造化されており、ＲＦ電圧印加時のシリコンウェ
ハーの昇温を最小限に抑えるように構成されている。
リング室２００の室内には、被処理基体であるシリコン
ウェハーを設置するための銅製の支持台２０１が設けら
れている。該支持台２０１は、逆スパッタリング室２０
０と電位的にフローティング状態となるように配置され
るおり、ＲＦ電源２０６と接続されている。シリコンウ
ェハーの処理を行うことは、支持台２０１に適当な電力
を供給して所望の電界を生じさせることによってなされ
る。さらに該支持台２０１は、冷却器Ｃ1と接続されて
水冷構造化されており、ＲＦ電圧印加時のシリコンウェ
ハーの昇温を最小限に抑えるように構成されている。
【００２３】支持台２０１上にはやはり銅製の、厚さが
中心から外周に向かって単調に増加する凹形状を有する
銅製ディスク２０２（導電性構造体）が密着設置されて
おり、銅製ディスク２０２のさらに上には炭化ケイ素セ
ラミクス製のセラミクスディスク２０３（誘電体）が前
記銅製ディスク２０２の凹形状に良好に密着するよう下
向きの凸形状に加工されて設置されている。一方、該セ
ラミクスディスク２０３の基体載置面（図２における上
面）は平滑に加工されており、この表面に前述の被処理
基体であるシリコンウェハーが載せられて処理を受け
る。本実施例においては上記の銅製ディスク２０２とセ
ラミクスディスク２０３によって基体支持機構が構成さ
れている。
中心から外周に向かって単調に増加する凹形状を有する
銅製ディスク２０２（導電性構造体）が密着設置されて
おり、銅製ディスク２０２のさらに上には炭化ケイ素セ
ラミクス製のセラミクスディスク２０３（誘電体）が前
記銅製ディスク２０２の凹形状に良好に密着するよう下
向きの凸形状に加工されて設置されている。一方、該セ
ラミクスディスク２０３の基体載置面（図２における上
面）は平滑に加工されており、この表面に前述の被処理
基体であるシリコンウェハーが載せられて処理を受け
る。本実施例においては上記の銅製ディスク２０２とセ
ラミクスディスク２０３によって基体支持機構が構成さ
れている。
【００２４】支持台２０１、銅製ディスク２０２、セラ
ミクスディスク２０３のそれぞれは、各々被処理基体で
あるシリコンウェハーを良好に冷却するために密着性へ
の配慮が十分になされて組み上げられている。
ミクスディスク２０３のそれぞれは、各々被処理基体で
あるシリコンウェハーを良好に冷却するために密着性へ
の配慮が十分になされて組み上げられている。
【００２５】本実施例の逆スパッタリング室２００にて
行われる基体処理においては、上記の銅製ディスク２０
２およびセラミクスディスク２０３の各ディスクを用い
ることにより、処理速度ムラおよび処理温度ムラが生じ
ないものとなった。これは支持台２０１上に載置されて
電極として作用する銅製ディスク２０２が、その厚さが
中心から外周に向かって単調に増加する形状であるため
に、誘電体であるセラミクスディスク２０３上に載せら
れるシリコンウェハー表面の電界強度分布が均一化され
たためである。この結果、基体表面の処理速度が均一と
され、また基体処理時の昇温ムラが是正された。これに
より、基体上を高度に均一とするエッチングを行うこと
や高度に膜質および膜厚が均一であり、大面積化された
堆積膜を形成することができた。
行われる基体処理においては、上記の銅製ディスク２０
２およびセラミクスディスク２０３の各ディスクを用い
ることにより、処理速度ムラおよび処理温度ムラが生じ
ないものとなった。これは支持台２０１上に載置されて
電極として作用する銅製ディスク２０２が、その厚さが
中心から外周に向かって単調に増加する形状であるため
に、誘電体であるセラミクスディスク２０３上に載せら
れるシリコンウェハー表面の電界強度分布が均一化され
たためである。この結果、基体表面の処理速度が均一と
され、また基体処理時の昇温ムラが是正された。これに
より、基体上を高度に均一とするエッチングを行うこと
や高度に膜質および膜厚が均一であり、大面積化された
堆積膜を形成することができた。
【００２６】比較例として銅製ディスク２０２およびセ
ラミクスディスク２０３の各ディスクを用いないで基体
処理を行ったところ、基体支持体を含む基体周囲の構造
の影響を受けることによってシリコンウェハー表面の処
理速度ムラが発現し、均一な処理が実現できなかった。
具体的には装置の処理速度を上げる目的で支持台２０１
への供給電力を増加すると処理速度がシリコンウェハー
上で外周部分よりも高い中心部分のアルミ配線上にヒロ
ックが発生することが確認された。
ラミクスディスク２０３の各ディスクを用いないで基体
処理を行ったところ、基体支持体を含む基体周囲の構造
の影響を受けることによってシリコンウェハー表面の処
理速度ムラが発現し、均一な処理が実現できなかった。
具体的には装置の処理速度を上げる目的で支持台２０１
への供給電力を増加すると処理速度がシリコンウェハー
上で外周部分よりも高い中心部分のアルミ配線上にヒロ
ックが発生することが確認された。
【００２７】次に、バイアススパッタリング室３００に
ついて図３を参照して説明する。
ついて図３を参照して説明する。
【００２８】ポンプＰ2は排気バルブ３０４を介して処
理室３００に接続されており、アルゴンガスおよび堆積
膜であるＳｉ3Ｎ4の化学量論性の補償のために添加され
る窒素等のガス供給手段３０５1〜３０５3によって供給
されるガス流量と排気バルブ３０４の開度のバランスに
よって処理室３００内は所望の圧力に保たれる。
理室３００に接続されており、アルゴンガスおよび堆積
膜であるＳｉ3Ｎ4の化学量論性の補償のために添加され
る窒素等のガス供給手段３０５1〜３０５3によって供給
されるガス流量と排気バルブ３０４の開度のバランスに
よって処理室３００内は所望の圧力に保たれる。
【００２９】このような圧力調整がなされるバイアスス
パッタリング室３００の室内には、被処理基体であるシ
リコンウェハーを設置するための銅製の支持台３０１が
設けられている。該支持台３０１は、バイアススパッタ
リング室３００と電位的にフローティング状態となるよ
うに配置されており、ＲＦ電源３０６と接続されてい
る。シリコンウェハーの処理を行うことは、支持台３０
１に適当な電力を供給して所望の電界を生じさせること
によってなされる。さらに該支持台３０１は、冷却器Ｃ
2と接続されて水冷構造化されており、高周波電圧印加
時のシリコンウェハーの昇温を最小限に抑えるように構
成されている。
パッタリング室３００の室内には、被処理基体であるシ
リコンウェハーを設置するための銅製の支持台３０１が
設けられている。該支持台３０１は、バイアススパッタ
リング室３００と電位的にフローティング状態となるよ
うに配置されており、ＲＦ電源３０６と接続されてい
る。シリコンウェハーの処理を行うことは、支持台３０
１に適当な電力を供給して所望の電界を生じさせること
によってなされる。さらに該支持台３０１は、冷却器Ｃ
2と接続されて水冷構造化されており、高周波電圧印加
時のシリコンウェハーの昇温を最小限に抑えるように構
成されている。
【００３０】支持台３０１上には、やはり銅製であり、
図４に示すようにそれぞれ径の異なる複数の円柱が中心
円柱から最外周円柱にかけて高さが単調に減少するよう
に同心的に配置された凸形状の銅製ディスク３０２が密
着設置されており、さらにその上には、銅製ディスク３
０２の凸形状に良好に密着するよう下向きの凹形状に加
工された炭化ケイ素セラミクス製のセラミクスディスク
３０３が設置されている。このセラミクスディスク３０
３の表面（図３における上面）は平滑に加工されてお
り、この面に被処理基体であるシリコンウェハーが載せ
られて処理を受ける。
図４に示すようにそれぞれ径の異なる複数の円柱が中心
円柱から最外周円柱にかけて高さが単調に減少するよう
に同心的に配置された凸形状の銅製ディスク３０２が密
着設置されており、さらにその上には、銅製ディスク３
０２の凸形状に良好に密着するよう下向きの凹形状に加
工された炭化ケイ素セラミクス製のセラミクスディスク
３０３が設置されている。このセラミクスディスク３０
３の表面（図３における上面）は平滑に加工されてお
り、この面に被処理基体であるシリコンウェハーが載せ
られて処理を受ける。
【００３１】支持台３０１、銅製ディスク３０２、セラ
ミクスディスク３０３は各々被処理基体であるシリコン
ウェハー冷却のために密着性への配慮が十分になされて
組み上げられている。
ミクスディスク３０３は各々被処理基体であるシリコン
ウェハー冷却のために密着性への配慮が十分になされて
組み上げられている。
【００３２】また、本実施例においてセラミクスディス
ク３０３と対向配置されるターゲットユニット３０７は
Ｓｉ3Ｎ4製であり、該ユニットはターゲットまわりのガ
ード電極、ターゲット背後のマグネトロンおよび冷却構
造（冷却器）を含むが、これらの詳細は本発明とは直接
関係しないものであるので図示を省略した。このターゲ
ットユニット３０７にはＲＦ電源３０８が接続されてお
り安定なバイアス状態にてスパッタリングを行うことが
できる。
ク３０３と対向配置されるターゲットユニット３０７は
Ｓｉ3Ｎ4製であり、該ユニットはターゲットまわりのガ
ード電極、ターゲット背後のマグネトロンおよび冷却構
造（冷却器）を含むが、これらの詳細は本発明とは直接
関係しないものであるので図示を省略した。このターゲ
ットユニット３０７にはＲＦ電源３０８が接続されてお
り安定なバイアス状態にてスパッタリングを行うことが
できる。
【００３３】本実施例のバイアススパッタリング室３０
０にて行われる基体処理は、逆スパッタリング室２００
にて行われる基体処理と同様に処理速度ムラおよび処理
温度ムラが生じないものとなった。これは、銅製ディス
ク３０２が、その厚さが中心から外周に向かって単調か
つ段階的に減少する凸形状であるために、誘電体である
セラミクスディスク２０３上に載せられるシリコンウェ
ハー表面の電界強度分布が均一化されたためである。
０にて行われる基体処理は、逆スパッタリング室２００
にて行われる基体処理と同様に処理速度ムラおよび処理
温度ムラが生じないものとなった。これは、銅製ディス
ク３０２が、その厚さが中心から外周に向かって単調か
つ段階的に減少する凸形状であるために、誘電体である
セラミクスディスク２０３上に載せられるシリコンウェ
ハー表面の電界強度分布が均一化されたためである。
【００３４】比較例として銅製ディスク３０２およびセ
ラミクスディスク３０３の各ディスクを用いないで基体
処理を行ったところ、基体支持体を含む基体周囲の構造
の影響を受けることによってシリコンウェハー表面の処
理速度ムラが発現し、均一な処理が実現できなかった。
具体的にはシリコンウェハー上でのバイアス効果が外周
部分に較べて中心部分で著しく弱く、したがってシリコ
ンウェハーの中心部分においてパターニングされたアル
ミ配線に対するＳｉ3Ｎ4のステップカバレッジが他の部
分に較べて悪化することが確認された。
ラミクスディスク３０３の各ディスクを用いないで基体
処理を行ったところ、基体支持体を含む基体周囲の構造
の影響を受けることによってシリコンウェハー表面の処
理速度ムラが発現し、均一な処理が実現できなかった。
具体的にはシリコンウェハー上でのバイアス効果が外周
部分に較べて中心部分で著しく弱く、したがってシリコ
ンウェハーの中心部分においてパターニングされたアル
ミ配線に対するＳｉ3Ｎ4のステップカバレッジが他の部
分に較べて悪化することが確認された。
【００３５】なお、本実施例においては、厚さがなだら
かに減少する凹形状の導電性構造体と、厚さが段階的に
変化する凸形状の導電性構造体を例にあげて説明した
が、これらは逆であってもよく、厚さが順に増加または
減少するものであればその外形は特に限定されるもので
はない。
かに減少する凹形状の導電性構造体と、厚さが段階的に
変化する凸形状の導電性構造体を例にあげて説明した
が、これらは逆であってもよく、厚さが順に増加または
減少するものであればその外形は特に限定されるもので
はない。
【００３６】
【発明の効果】本発明は以上説明したように構成されて
いるので、以下に記載するような効果を奏する。
いるので、以下に記載するような効果を奏する。
【００３７】請求項１に記載のものにおいては、逆スパ
ッタリング等の処理を行うための電界が付与されたとき
の基体表面の電界強度分布を均一とすることができるた
め、このときの基体表面の処理速度が均一とされ、また
基体処理時の昇温ムラが是正される。これにより、基体
上を高度に均一とするエッチングを行うことと高度に膜
室および膜厚が均一であり、大面積化された堆積膜を形
成することができる効果がある。
ッタリング等の処理を行うための電界が付与されたとき
の基体表面の電界強度分布を均一とすることができるた
め、このときの基体表面の処理速度が均一とされ、また
基体処理時の昇温ムラが是正される。これにより、基体
上を高度に均一とするエッチングを行うことと高度に膜
室および膜厚が均一であり、大面積化された堆積膜を形
成することができる効果がある。
【００３８】請求項２に記載のものにおいては、バイア
ススパッタリング、バイアスＣＶＤ等による処理を行う
ための逆バイアスが付与されたときの基体表面の電界強
度を均一とすることができるため、このときにおいても
上記の各効果を生じさせることができる効果がある。
ススパッタリング、バイアスＣＶＤ等による処理を行う
ための逆バイアスが付与されたときの基体表面の電界強
度を均一とすることができるため、このときにおいても
上記の各効果を生じさせることができる効果がある。
【００３９】請求項３に記載のものにおいては、上記各
効果を備えた基体処理装置を実現することができる効果
がある。
効果を備えた基体処理装置を実現することができる効果
がある。
【図１】本発明による逆スパッタ処理室付のインライン
式保護膜形成装置の一実施例の構成を示すブロック図で
ある。
式保護膜形成装置の一実施例の構成を示すブロック図で
ある。
【図２】図１中の逆スパッタリング室２００の構成を示
す図である。
す図である。
【図３】図１中のバイアススパッタリング室３００の構
成を示す図である。
成を示す図である。
【図４】図３中の銅製ディスク３０２の構成を示す斜視
図である。
図である。
１００ 被処理基体搬出入室 ２００ 逆スパッタリング室 ２０１，３０１ 支持台 ２０２，３０２ 銅製ディスク ２０３，３０３ セラミクスディスク ２０４，３０４ 排気バルブ ２０５，３０５1〜３０５3 ガス供給手段 ２０６，３０６，３０８ ＲＦ電源 ３０７ ターゲットユニット Ｐ1，Ｐ2 排気用ポンプ Ｃ1，Ｃ2 冷却器
Claims (3)
- 【請求項１】 基体処理装置にて基体を載置するために
用いられる基体支持機構であって、 前記基体との対向面の厚さが中心から外周に向かって単
調に増加する凹形状の導電性構造体と、 前記導電性構造体と組み合わされて前記基体を載置する
誘電体とから構成されており、 前記誘電体は、前記導電性構造体との組み合せ面が導電
性構造体の凹形状に良好に密着するような凸形状に形成
され、基体載置面は平坦に形成されていることを特徴と
する基体支持機構。 - 【請求項２】 基体処理装置にて基体を載置するために
用いられる基体支持機構であって、 前記基体との対向面の厚さが中心から外周に向かって単
調に減少するする凸形状の導電性構造体と、 前記導電性構造体と組み合わされて前記基体を載置する
誘電体とから構成されており、 前記誘電体は、前記導電性構造体との組み合せ面が導電
性構造体の凸形状に良好に密着するような凹形状に形成
され、基体載置面は平坦に形成されていることを特徴と
する基体支持機構。 - 【請求項３】 請求項１または請求項２に記載の基体支
持機構を備えた基体処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29450291A JPH05136253A (ja) | 1991-11-11 | 1991-11-11 | 基体支持機構およびこれを用いた基体処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP29450291A JPH05136253A (ja) | 1991-11-11 | 1991-11-11 | 基体支持機構およびこれを用いた基体処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05136253A true JPH05136253A (ja) | 1993-06-01 |
Family
ID=17808606
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP29450291A Pending JPH05136253A (ja) | 1991-11-11 | 1991-11-11 | 基体支持機構およびこれを用いた基体処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05136253A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008243973A (ja) * | 2007-03-26 | 2008-10-09 | Tokyo Electron Ltd | プラズマ処理装置用の載置台及びプラズマ処理装置 |
| US7528073B2 (en) | 2004-11-04 | 2009-05-05 | Sumitomo Electric Industries, Ltd. | Dry etching method and diffractive optical element |
| JP2010135813A (ja) * | 2003-02-03 | 2010-06-17 | Okutekku:Kk | プラズマ処理装置及びプラズマ処理装置用の電極板 |
-
1991
- 1991-11-11 JP JP29450291A patent/JPH05136253A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2010135813A (ja) * | 2003-02-03 | 2010-06-17 | Okutekku:Kk | プラズマ処理装置及びプラズマ処理装置用の電極板 |
| US7528073B2 (en) | 2004-11-04 | 2009-05-05 | Sumitomo Electric Industries, Ltd. | Dry etching method and diffractive optical element |
| JP2008243973A (ja) * | 2007-03-26 | 2008-10-09 | Tokyo Electron Ltd | プラズマ処理装置用の載置台及びプラズマ処理装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2981102B2 (ja) | 薄膜トランジスタの製造方法 | |
| KR100476845B1 (ko) | 전극, 적재대, 플라즈마 처리 장치 및 전극과 적재대의제조 방법 | |
| US5514439A (en) | Wafer support fixtures for rapid thermal processing | |
| US5903428A (en) | Hybrid Johnsen-Rahbek electrostatic chuck having highly resistive mesas separating the chuck from a wafer supported thereupon and method of fabricating same | |
| JP2009239300A (ja) | 陽極酸化処理された基板支持体 | |
| JPH06291044A (ja) | Ｃｖｄにより大面積のガラス基板上に高堆積速度でアモルファスシリコン薄膜を堆積する方法 | |
| JP2002502555A (ja) | 一体型イオンフォーカスリングを有する静電支持組立体 | |
| JPH0645261A (ja) | 半導体気相成長装置 | |
| KR20150120400A (ko) | 캐러셀 원자 층 증착을 위한 장치 및 방법들 | |
| JP2000144399A (ja) | スパッタリング装置 | |
| KR20190095075A (ko) | 플라스마 처리 장치 | |
| JP3271352B2 (ja) | 静電チャック及びその作製方法並びに基板処理装置及び基板搬送装置 | |
| JPH1064986A (ja) | 汚染抑制層を有する基板支持チャック及びその製造方法 | |
| US6607640B2 (en) | Temperature control of a substrate | |
| JP3150027B2 (ja) | プラズマ発生装置及びこのプラズマ発生装置を用いたプラズマ処理装置 | |
| JPH05136253A (ja) | 基体支持機構およびこれを用いた基体処理装置 | |
| US6258718B1 (en) | Method for reducing surface charge on semiconductor wafers to prevent arcing during plasma deposition | |
| JPS62193141A (ja) | ウエハ−保持機構 | |
| JPH0610140A (ja) | 薄膜堆積装置 | |
| KR20040098548A (ko) | 웨이퍼 받침대 커버 | |
| JPH0383894A (ja) | 気相成長装置 | |
| JPH0649936B2 (ja) | バイアススパツタリング装置 | |
| JPH07252655A (ja) | 薄膜形成装置 | |
| JPS593952A (ja) | アルミニウム配線層の形成方法 | |
| JPH01256118A (ja) | 気相反応装置 |