JPH05135546A - デジタルレコーダ - Google Patents

Abstract

(57)【要約】 【目的】 例えばハードディスクや光磁気ディスク等の
音声データ記憶手段から読み出された音声データを編集
する際、サンプリング周波数精度の高度な編集を可能と
したデジタルレコーダを提供する。 【構成】 音声データ記憶手段１２ａ，１２ｂに記憶さ
れている音声データを複数に区切ってイベント情報とし
て再生する際、イベント情報の定義をデジタル音声デー
タのサンプリングデータ単位で定義するようにした。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、音声信号をデジタル的
に記録、再生、更には編集することが可能なデジタルレ
コーダに関する。

【０００２】

【従来の技術】従来から音声信号を記録（録音）、再
生、編集する方法としては、磁気テープにアナログ音声
信号を磁気記録し、それを再生、編集することが行われ
ている。しかし、このような従来技術は、アナログ記録
再生によっている為、音質の劣化がさけられず、特に一
度録音した音声信号をダビングすると劣化が顕著とな
る。

【０００３】また、磁気テープを記録媒体としているの
で、目的の編集ポイントに到達するのに時間がかかって
しまうという問題や、磁気テープの当該録音部分を物理
的に切り貼りしたり、編集部分を他の場所に一度コピー
した上でなければ編集作業を行えないという問題もあ
る。

【０００４】音質劣化の問題に対しては、磁気テープへ
の記録方法をデジタル化することで対応できるものの、
シーケンシャルアクセスの記録媒体を用いるために生じ
る頭出しや編集の自由度に関する欠点は、単なるデジタ
ル化によっては除去することができない。

【０００５】そこで近年では、記録媒体としてウィンチ
ェスター型のハードディスクを用いてディスクレコーデ
ィングを行うことにより従来の問題点を解消する提案が
なされている（例えば、ＪＡＳ Journal'８９・４月
号、第１６頁乃至第２２頁「ディジタル・オーディオ・
ワークステーション（ＤＡＷ）の動向〜ＡＥＳ日本支部
１月例会より〜」を参照）。さらに本出願人も、ディス
クレコーディングを開示した発明を特願平２−１２３７
８８号（平成２年５月１４日出願）、特願平３−６５５
２２号（平成３年３月６日出願）等により提案してい
る。

【０００６】

【発明が解決しようとする課題】しかし、音声データの
編集を行うのに、音声データが記憶されているハードデ
ィスクのアドレスにいちいちアクセスするのは、処理手
順が非常に複雑になる。

【０００７】そこで本発明は、音声データが記憶されて
いる、例えばハードディスクや光磁気ディスク等の音声
データ記憶手段のアドレスをいちいちアクセスせずに、
音声データの編集を行うことが可能なデジタルレコーダ
を提供するものである。また本発明は、前記ハードディ
スクや光磁気ディスク等の音声データ記憶手段に録音し
たデータをランダムアクセス編集を行う場合に、内部デ
ータを効率よく持ち、イベント情報の定義も、デジタル
音声データのサンプリングデータ単位で定義することが
可能なデジタルレコーダを提供するものである。

【０００８】

【課題を解決するための手段】請求項１に記載のデジタ
ルレコーダによれば、音声データの入出力動作を行う音
声入出力手段としての音声入出力装置８−１乃至８−３
と、音声入出力手段から供給されるデジタル音声データ
を記憶する音声データ記憶手段としてのハードディスク
１２ａ，１２ｂと、音声データ記憶手段に記憶された音
声データから複数のイベント情報を形成し、このイベン
ト情報の再生順序をプログラム制御することでランダム
アクセス編集を行なうコントロール手段としてのＣＰＵ
１、ＤＭＡコントローラ１０とが具備され、コントロー
ル手段はイベント情報をデジタル音声データのサンプリ
ングデータ単位で定義するようにしたデジタルレコーダ
が提供される。

【０００９】請求項２に記載のデジタルレコーダによれ
ば、音声データ記憶手段ハードディスク１２ａ，１２ｂ
より読み出された例えばセクタ単位のデータのうち、一
部をダミーデータとして転送管理するための転送カウン
タをコントロール手段ＤＭＡコントローラ１０に内装し
てなるデジタルレコーダが提供される。

【００１０】請求項３に記載のデジタルレコーダは、前
記複数のイベント情報のそれぞれの再生順序を指定する
再生スケジュールテーブルを記憶する手段としてのＲＡ
Ｍ３をさらに具備する。

【００１１】

【作用】請求項１に記載のデジタルレコーダにおいて
は、イベント情報の転送順序を制御することでランダム
アクセス編集が行われる。この場合、イベントをデジタ
ル音声データのサンプリングデータ単位で定義するため
に、サンプリング周波数精度の高度な編集が期待でき
る。

【００１２】請求項２に記載のデジタルレコーダにおい
ては、読み出されたデータのうち、一部をダミーデータ
として転送管理するための転送カウンタが設けられ、転
送容量を制御することができる。

【００１３】請求項３に記載のデジタルレコーダにおい
ては、再生スケジュールテーブルを参照して、イベント
の再生切換を容易に行うことができる。

【００１４】

【実施例】以下、この発明のデジタルレコーダの好適な
実施例を図面を参照して説明する。

【００１５】＜全体構成＞図１は、本発明のデジタルレ
コーダの一実施例の全体構成を示しており、この実施例
においては、同時に３トラックまでの録音、再生動作が
出来るようになっている。全体は、図示のとおり、ＣＰ
Ｕ部（図中左側の部分）と、ＤＭＡユニット（音声記録
再生処理装置）（図中右側の部分）とにわかれる。

【００１６】ＣＰＵ部は、ＣＰＵ１と、このＣＰＵ１の
動作を規定するプログラム（詳細は後述）を記憶したプ
ログラムＲＯＭ２と、各種データを記憶するエリア、３
トラックのディスクアクセスポインタを記憶するエリ
ア、ハードディスク１２ａ，１２ｂに記憶されている音
声データを手動もしくは自動にて複数に区切ったときの
各区切られた音声データ（イベント）の識別情報（イベ
ント名）および記憶位置（ディスクＩＤ、先頭データア
ドレス、トベント長）を含むイベントテーブル（ＥＴ）
を記憶するエリア、イベントテーブルに含まれるイベン
トの識別情報を各トラック毎にイベントの再生順序に配
列して成るイベントシーケンステーブル（ＥＳＴ）を記
憶するエリア、ならびにワークエリア等を含むＲＡＭ３
と、ＣＰＵ１のＩ／Ｏポートに接続された周辺機器であ
る各種ファンクションキー、データ入力キー等を含むキ
ーボード４、ＣＲＴあるいはＬＣＤとそのドライバを含
み各種表示を行う表示装置５とを有する。

【００１７】ＣＰＵ１は、後述するようにリアルタイム
動作時（録音／再生等）において、ＤＭＡユニットのア
ドレスバス、データバスの空き時間に、必要に応じてＤ
ＭＡユニットの各構成要素の制御を行ない、編集時にお
いて、データブロックの並べ換えや、ディスクアクセス
ポインタの操作等を行なう。キーボード４からは、後述
するように、各トラック（以下、Ｔｒとする）の録音／
再生モードの設定、スタート、ストップ、ロケート、編
集点の指定などが行える。またプログラムＲＯＭ２，Ｒ
ＡＭ３のアドレス端子には、アドレスバスを介してＣＰ
Ｕ１からアドレス信号が送られ、その出力端子はデータ
バスを介してＣＰＵ１にあるいはトランシーバ７に接続
されている。

【００１８】すなわち、ＣＰＵ部とＤＭＡユニットとを
連結するために、バッファ６、トランシーバ７がＤＭＡ
ユニット内に設けられている。バッファ６はＣＰＵ１と
アドレスバスを介して接続され、更にＤＭＡユニット内
のアドレスバスに連結される。トランシーバ７はＣＰＵ
１とデータバスを介して接続され、更にＤＭＡユニット
内のデータバスに連結される。

【００１９】ＤＭＡユニット内には、Ｔｒ１の為の音声
入出力装置８−１、Ｔｒ２の為の音声入出力装置８−
２、Ｔｒ３の為の音声入出力装置８−３が設けられてい
て、夫々には、アナログ音声信号が独立に入出力可能と
なっている。

【００２０】各音声入出力装置８−１〜８−３の内部に
は、Ａ／Ｄ変換、Ｄ／Ａ変換を選択的に実行する変換器
のほか、サンプリングノイズ除去用のローパスフィル
タ、更にサンプリング周期でクロックを発生するクロッ
ク回路などが含まれている。これらの音声入出力装置８
−１〜８−３においては、当該トラックがレコード（記
録）状態に設定されれば、外部からのアナログ音声信号
をサンプリング周期毎に適宜フィルタリングした後、Ａ
／Ｄ変換して、デジタル音声データを得る。逆に当該ト
ラックがプレイ（再生）状態に設定されれば、予め読み
出されたデジタル音声データをサンプリング周期毎にＤ
／Ａ変換して適宜フィルタリングした後、アナログ音声
信号として出力する。

【００２１】Ｔｒ１〜Ｔｒ３の各音声入出力装置８−１
〜８−３は、データバスを介して対応するバッファ９−
１（ＢＵＦ１）、バッファ９−２（ＢＵＦ２）、バッフ
ァ９−３（ＢＵＦ３）とそれぞれ接続され、デジタル音
声データの授受を行う。

【００２２】このバッファ９−１〜９−３はＴｒ１〜Ｔ
ｒ３に夫々対応しており、音声入出力装置８−１〜８−
３との間のデータ転送は、コントロール手段すなわちＤ
ＭＡコントローラ１０にて、直接メモリアクセス（ＤＭ
Ａ）方式により行われる。

【００２３】この各音声入出力装置８−１〜８−３は、
ＤＭＡコントローラ１０に対し、レコーディング時に
は、サンプリング周期で音声入出力装置８−１〜８−３
からバッファ９−１〜９−３方向への１回のサンプリン
グに係るデジタルデータのＤＭＡ転送（シングル転送）
を要求（リクエスト）し（ＤＲＱ信号を送出し（Ｔｒ１
ではＤＲＱ１、Ｔｒ２ではＤＲＱ２、Ｔｒ３ではＤＲＱ
３としてＤＭＡコントローラ１０に与えられる））、Ｄ
ＭＡコントローラ１０からの回答（アクノーレッジが、
Ｔｒ１ではＤＡＫ１、Ｔｒ２ではＤＡＫ２、Ｔｒ３では
ＤＡＫ３としてＤＭＡコントローラ１０から与えられ
る）を受けて、実際のデータ転送が実行される。プレイ
時には、サンプリング周期でバッファ９−１〜９−３か
ら音声入出力装置８−１〜８−３方向への１回のサンプ
リングに係るデジタルデータのＤＭＡ転送（シングル転
送）の要求が、音声入出力装置８−１〜８−３からなさ
れ、上記した場合と同様にＤＭＡコントローラ１０によ
ってデータ転送が実行される。

【００２４】このバッファ９−１〜９−３は、１回もし
くは複数回のデジタル音声データを記憶できる容量をも
ち、例えばＲＡＭをＴｒ１〜Ｔｒ３に３分割し、夫々リ
ングバッファ（最終アドレスと先頭アドレスとが仮想的
につながったバッファ）として使用することで、ＦＩＦ
Ｏバッファとして機能するよう構成されている。

【００２５】このバッファ９−１〜９−３に対するアド
レス指定は、アドレスバスを介してＤＭＡコントローラ
１０などよりなされる。すなわちＤＭＡ転送を行ってい
るときはＤＭＡユニット内のアドレスバス、データバ
ス、制御信号ラインはＤＭＡコントローラ１０が専有す
ることになる。

【００２６】そしてバッファ９−１〜９−３はデータバ
スを介し、更にハードディスクコントローラ（以下、Ｈ
Ｄコントローラとする）１１の制御に従ってハードディ
スク１２ａ，１２ｂとデータの授受を行う。ハードディ
スク１２ａ，１２ｂとＨＤコントローラ１１とはデータ
バスとコントロール信号ラインとを介し連結され、ハー
ドディスク１２ａ，１２ｂに対するリード／ライトアク
セスが全てＨＤコントローラ１１によりなされる。ハー
ドディスク１２ａ，１２ｂは、Ｔｒ１〜Ｔｒ３の３トラ
ック分の分割された記憶エリアを有しており、バッファ
９−１〜９−３とのデータ転送がＤＭＡコントローラ１
０によりなされる。これは、ＨＤコントローラ１１が１
つのデータブロックを転送し終ると割込み（ＩＮＴ）を
ＣＰＵ１にかけ、次のデータブロックの転送指示をＣＰ
Ｕ１に対し行うことによりなされる。ＣＰＵ１は、ＨＤ
コントローラ１１からインタラプト信号ＩＮＴが到来す
ると、ＤＭＡコントローラ１０、ＨＤコントローラ１１
を所望の状態に設定したり、プログラミングしたりした
後、ＤＭＡ転送を行わせる。この動作の詳細は後に説明
する。

【００２７】ＤＭＡコントローラ１０はプレイ時にあっ
ては、ハードディスク１２ａ，１２ｂから予め指定され
た量（複数サンプリング周期分）のデジタル音声データ
を読み出した後、バッファ９−１〜９−３のうちの指定
されるバッファへＤＭＡ転送（ブロック転送）するよう
動作し、レコード時にあっては、指定されたバッファか
ら予め指定された量（複数サンプリング周期分）のデジ
タル音声データを読み出してハードディスク１２ａ，１
２ｂの指定される位置へＤＭＡ転送（ブロック転送）す
るよう動作する。

【００２８】このハードディスク１２ａ，１２ｂとバッ
ファ９−１〜９−３との間のデータ転送の際は、ＨＤコ
ントローラ１１よりＤＭＡコントローラ１０に対し要求
信号ＤＲＥＱを出力し（ＤＭＡコントローラ１０側では
ＤＲＱ４として受取る）、転送可能となると逆に回答信
号ＤＡＣＫを受取る（ＤＭＡコントローラ１０側ではＤ
ＡＫ４として出力する）ことで、実際の転送状態とな
る。

【００２９】このように、ＤＭＡコントローラ１０は、
Ｔｒ１〜Ｔｒ３の音声入出力装置８−１〜８−３とバッ
ファ９−１〜９−３との間の３チャンネル（後述するＣ
Ｈ１〜ＣＨ３）のデータ転送と、順番に選択されたいず
れかのバッファ９−１〜９−３とハードディスク１２
ａ，１２ｂとの間の１チャンネル（後述するＣＨ４）の
データ転送との、計４チャンネルの時分割データ転送動
作をする。

【００３０】ＣＰＵ１は、ＤＭＡユニット内の各構成要
素の機能、作用を管理するために、アドレスバスを介し
バッファ６にアドレス信号を与えるほか、各構成要素の
指定信号をバッファ６を介しデコーダ１３に供給して、
夫々の指定信号ＣＳを、各音声入出力装置８−１〜８−
３、バッファ９−１〜９−３、ＤＭＡコントローラ１
０、ＨＤコントローラ１１に与える。同時に、トランシ
ーバ７を介し、データバスを経由して種々のデータのや
りとりがＣＰＵ１との間でなされる。

【００３１】更に、ＣＰＵ１から各音声入出力装置８−
１〜８−３のＩＯＷＲ端子にはレコード状態（ライト状
態）とするのかプレイ状態（リード状態）とするのかを
指定する指定信号ＷＲが、バッファ６を介して与えられ
る。

【００３２】また、各バッファ９−１〜９−３、ＤＭＡ
コントローラ１０、ＨＤコントローラ１１に対してもこ
の指定信号（ライト信号）ＷＲと、別の指定信号（リー
ド信号）ＲＤとがバッファ６を介してＣＰＵ１から与え
られ、夫々の構成要素からデータを読み出したり逆にデ
ータを書込んだりするようになる。また、ＤＭＡコント
ローラ１０からも、ＤＭＡ転送状態にあってはこれらの
指定信号ＲＤ、ＷＲを出力するようになる。これらの信
号と各構成要素の機能、動作の関係は後述する。

【００３３】ＤＭＡコントローラ１０は、ＤＭＡ転送を
各構成要素間で行っているとき、ＤＭＡ可能（イネーブ
リング）信号ＤＭＡＥＮＢを“１”にして出力する。そ
の結果、この信号ＤＭＡＥＮＢがインバータ１６を介し
て与えられるアンドゲート１４の出力は“０”となり、
バッファ６、トランシーバ７にはイネーブリング信号Ｅ
が“０”として与えられ、結局ＣＰＵ部とＤＭＡユニッ
トとのデータ、アドレスの授受はできなくなる。このと
き、アンドゲード１５に“１”信号がデコーダ１３より
与えられておれば、アンドゲート１５の出力が“１”と
なってＣＰＵ１にウェイト信号ＷＡＩＴが供給される。

【００３４】つまり、ＣＰＵ１が、ＤＭＡユニットを管
理するために、バッファ６、トランシーバ７を開かせる
べくデコーダ１３に所定の信号を与えているとき、つま
りアンドゲート１４の一入力端にデコーダ１３より
“１”信号を供給しているとき（ＣＰＵ１がバッファ９
−１〜９−３、ＤＭＡコントローラ１０、ＨＤコントロ
ーラ１１、音声入出力装置８−１〜８−３のいずれかに
アクセスするためのアドレス信号を出力すると、デコー
ダ１３の出力はアクティブとなりアンドゲート１４、１
５の夫々の一入力端への出力は“１”となる）、ＤＭＡ
転送を開始するとＣＰＵ１にはウェイト（ＷＡＩＴ）が
かかり、ＤＭＡ転送が優先して実行された後、ウェイト
解除にともなってＣＰＵ１の動作が再開される。

【００３５】また、逆に、ＤＭＡコントローラ１０が、
ＤＭＡ転送を実行しているときに、ＣＰＵ１が例えばＤ
ＭＡコントローラ１０をアクセスしようとしても、アン
ドゲート１５よりウェイト信号ＷＡＩＴが与えられＣＰ
Ｕ１の実行サイクルは途中で引き延ばされて、バッファ
６、トランシーバ７はその間閉じられることになる。

【００３６】結局、ＣＰＵ１が、ＤＭＡユニットの各構
成要素にアクセスできるのは、 １．ＣＰＵ１がＤＭＡユニットの各構成要素をアクセス
するためのアドレスを出した。 ２．信号ＤＭＡＥＮＢがインアクティブ（“０”）つま
りＤＭＡユニットのデータバスが空いている。 の２つの条件を満足するときであるが、ＣＰＵ１は上述
したように、ゲート１４、１５の作用によっていつＤＭ
Ａユニットにアクセスするかを考慮することなく処理を
すすめることができる。

【００３７】また、ＣＰＵ１は、キー入力やコントロー
ルデータのトリガに応じて直ちにＤＭＡユニットの動作
状態を変えたい場合、ＤＭＡコントローラ１０に対し
て、ＤＭＡコントローラ１０の状態がどのような状態で
あってもＤＭＡ転送を中断する指令ＤＭＡＥＮＤを出力
することができる（これは、ＤＭＡコントローラ１０に
はＥＮＤ信号として与えられる）。

【００３８】＜ＤＭＡコントローラ１０の要部構成＞次
に、ＤＭＡコントローラ１０の一構成例を説明する。Ｄ
ＭＡコントローラ１０は、１バスサイクルが数百ナノ秒
である転送能力をもつ。従って、３トラック分のサンプ
リングデータを転送する時間は１から２マイクロ秒とな
る。

【００３９】サンプリング周波数ｆｓを４８ＫＨｚとし
たとき、１サンプリング時間の間隔は約２１マイクロ秒
となり、サンプリング時間間隔のほとんどは、バッファ
９−１〜９−３とＨＤコントローラ１１、ハードディス
ク１２ａ，１２ｂとの間のデータ転送及びＣＰＵ１から
各構成要素のプログラミング時間にあてることが可能と
なる。

【００４０】さて、その具体例の主要構成は、図２に示
されている。このＤＭＡコントローラ１０は、アドレス
バスと接続される入力側（ＩＮ）のアドレスバッファ１
０１と出力側（ＯＵＴ）のアドレスバッファ１０２を有
する。入力側のアドレスバッファ１０１に与えられるア
ドレス信号によって、レジスタセレクタ１０３の指定内
容が変化し、アドレスレジスタ１０４とコントロールレ
ジスタ１０５とに存在する所望のレジスタまたは転送カ
ウンタが指定されることになる。

【００４１】アドレスレジスタ１０４、コントロールレ
ジスタ１０５には４つのチャンネルＣＨ１〜ＣＨ４のエ
リアがあり、チャンネルＣＨ１〜ＣＨ３は、バッファ９
−１〜９−３と音声入出力装置８−１〜８−３との間の
ＤＭＡ転送を行うためのレジスタであり、チャンネルＣ
Ｈ４は、バッファ９−１〜９−３のうちの指定したバッ
ファとハードディスク１２ａ，１２ｂとの間のＤＭＡ転
送を行なうためのレジスタである。

【００４２】アドレスレジスタ１０４内の各チャンネル
ＣＨ１〜ＣＨ４のレジスタは、対応するバッファ９−１
〜９−３及び指定されたバッファのカレントアドレスと
スタートアドレスとを少なくとも記憶するエリアを有
し、ＣＨ４のレジスタには、さらに転送カウンタが具備
され、このカウンタに設定されただけのデータ数がＤＭ
Ａ転送されると、ＨＤコントローラ１１のＤＭＡリクエ
ストが続いても新たにカウンタが設定されるまでＤＭＡ
動作は停止される（後述する図７の７−８による）。ま
たコントロールレジスタ１０５の各チャンネルＣＨ１〜
ＣＨ４のエリアには、例えば、ＤＭＡ転送の方向を指定
するコントロールデータが記憶される。

【００４３】このアドレスレジスタ１０４、コントロー
ルレジスタ１０５の内容は、データバッファ１０６を介
してデータバスに対して入出力可能となっている。そし
て、これらの各構成要素を制御しているのが、タイミン
グコントロールロジック１０７と、サービスコントロー
ラ１０８、チャンネルセレクタ１０９である。

【００４４】サービスコントローラ１０８は、ハードロ
ジックもしくはマイクロプログラム制御構成となってい
て、タイミングコントロールロジック１０７からの信
号、音声入出力装置８−１〜８−３、ＨＤコントローラ
１１からのＤＭＡ要求信号ＤＲＱ１〜ＤＲＱ４や、ＣＰ
Ｕ１からのＤＭＡ中断指令ＥＮＤ（ＤＭＡＥＮＤ）を受
けとり、上記各構成要素に対する回答（アクノーレッ
ジ）信号ＤＡＫ１〜ＤＡＫ４、ＤＭＡ転送中を示すＤＭ
Ａ可能（イネーブリング）信号ＤＭＡＥＮＢを出力する
ほか、タイミングコントロールロジック１０７に対し各
種指令を出したり、チャンネルセレクタ１０９に対しチ
ャンネルセレクト信号を出力したりする。チャンネルセ
レクタ１０９は、アドレスレジスタ１０４、コントロー
ルレジスタ１０５のなかの各チャンネルＣＨ１〜ＣＨ４
に対応するレジスタを選択的に指定する。

【００４５】タイミングコントロールロジック１０７
は、デコーダ１３からの指定信号ＣＳ、コントロールレ
ジスタ１０５からのコントロール信号、サービスコント
ローラ１０８からの制御信号を受けて、アドレスバッフ
ァ１０２、データバッファ１０６の入出力制御をするほ
か、アドレスインクリメンタ１１０を動作させて、アド
レスレジスタ１０４のなかの指定されたチャンネルのカ
レントアドレスレジスタをインクリメントし、該チャン
ネルに割り当てられたバッファの最終アドレスになった
ならば、該チャンネルに割り当てられたバッファの開始
アドレスにリセットさせる。

【００４６】＜ＣＰＵ１の全体動作＞以下に、本実施例
の動作について説明する。ＣＰＵ１の動作を示すフロー
チャートが図３乃至図５に示されている。これはプログ
ラムＲＯＭ２に記憶されたプログラム（ソフトウェア）
よるもので、図３はメインルーチンを示し、図４は、Ｈ
Ｄコントローラ１１からのインタラプト信号ＩＮＴの到
来に応答して実行するインタラプトルーチンを示してい
る。また図５は図４に示すインタラプトルーチンの一部
のステップ（４−２）をさらに詳細に示している。

【００４７】まず図３において、ＣＰＵ１は、電源オン
に応じてメインルーチンをスタートさせ、ステップ３−
０（以下、単に３−０と記す）において各種初期状態を
設定する。そして、３−１においてキー入力を受け、３
−２において何のモードに設定されたかを判断する。

【００４８】ＣＰＵ１が、現在プレイ／レコードモード
であるとジャッジすると、３−２から３−３に進み３つ
あるトラックを順次選択指定し、さらに３−４に進み各
トラックの動作モードをキーボード４の入力指示に従っ
て設定し、３−５において、Ａ／Ｄ変換、Ｄ／Ａ変換の
いずれの動作を各音声入出力装置８−１〜８−３が実行
するのか、バッファ６、デコーダ１３を介して指定信号
ＣＳを順次送出しながらＩＯＷＲを与えてセッティング
する。いま、例えばＴｒ１については、プレイ状態（従
ってＤ／Ａ変換動作状態）、Ｔｒ２及びＴｒ３は夫々レ
コード状態（従ってＡ／Ｄ変換動作状態）とする。図９
に、このようなモード設定した場合の概略動作の概念図
を示す。

【００４９】そして、３−５では、ＤＭＡコントローラ
１０に対し、各Ｔｒ１〜Ｔｒ３についてのバッファ９−
１〜９−３のアドレスを初期化させる。つまり、図２の
アドレスバッファ１０１、レジスタセレクタ１０３、チ
ャンネルセレクタ１０９等により、チャンネルＣＨ１〜
ＣＨ３の各レジスタ（アドレスレジスタ１０４、コント
ロールレジスタ１０５）を指定しながら、データバッフ
ァ１０６を介して初期設定データを入力設定する。

【００５０】ここで、バッファ９−１〜９−３は、リン
グバッファとして循環的に使用されるようになってお
り、初期状態としては、各バッファ９−１〜９−３のス
タートアドレスとカレントアドレスとは一致するようセ
ットされる（図９に、各バッファ９−１〜９−３のスタ
ートアドレスとカレントアドレスとが、ＣＨ１〜ＣＨ３
のアドレスレジスタ１０４に記憶されて制御される状態
を模式的に示してある）。

【００５１】続いてＣＰＵ１は３−６の処理を実行し、
ＲＡＭ３内の作業（ワーク）メモリエリアに存在するハ
ードディスク１２ａ，１２ｂの各トラックＴｒ１〜Ｔｒ
３に対応するディスクアクセスポインタを初期設定する
（図９にハードディスク１２ａ，１２ｂの記憶エリア
と、ディスクアクセスポインタとの関係を示してい
る）。

【００５２】次にＣＰＵ１は、各音声入出力装置８−１
〜８−３のＡ／Ｄ変換動作又はＤ／Ａ変換動作を開始さ
せる（３−７）。続いて、３−８において、ソフトウェ
ア割込みをかけて、ＨＤコントローラ１１が、ハードデ
ィスク１２ａ，１２ｂとバッファ９−１〜９−３のいず
れかとの間のデータ転送のプログラム要求（ＨＤコント
ローラ１１がＣＰＵ１に対してインタラプトＩＮＴをか
けること）を行なったとき（後述）と同じ処理を実行す
る。

【００５３】具体的には、図４及び図５に示したフロー
チャートに従った動作を３−８で実行することになる。
ここで図４及び図５に示したフローチャートの説明に入
る前に、前記した図１のＲＡＭ３に格納される各テーブ
ルの構成について説明する。図１のＲＡＭ３には、図１
２乃至図１５に示すように再生スケジュールを制御する
イベントテーブル（ＥＴとする）、イベントシーケンス
テーブル（ＥＳＴとする）が定義されており、それらの
中間データであるカレントデータのメモリ領域が取られ
ている。

【００５４】すなわち、図１２は前記したイベントテー
ブルの登録例を示しており、このテーブルに格納される
イベントデータは、イベント名（ｎａｍｅ）、ディスク
ＩＤ（ｉｄ）（ハードディスク１２ａ（００）と１２ｂ
（０１）のいずれかを指定する）、先頭データアドレス
（サンプル（ワード）データアドレス）（ａｄｒｓ）、
及びイベント長（サンプルデータ数）（ｖｏｌ）より構
成されている。そして図１２に示すイベントテーブルに
おいては、オリジナルレコーディングデータである
“１”から“４”は、録音時の領域確保によって自動的
に作られる。

【００５５】また、図１３はオリジナルレコーディング
データのＥＳＴの例を示しており、横方向に“０”から
“２”のＥＳＴインデックス（ＥＳＴｉｎｄｅｘ）が、
縦方向に各トラック番号が配列され、それぞれに対応し
てイベント番号が格納される。図１３においては、例え
ばトラック２のデータ（２と３）はディスク“００”と
“０１”にまたがって記録された状態を示しており、イ
ベント番号“０”はシーケンス要素の終端を示すための
ものである。

【００５６】また、図１４はイベントをユーザ自ら定義
し、出力すべきトラックにそれらを並べた編集作品１の
ＥＳＴの例を示しており、図１３と同様に横方向に
“０”から“８”のＥＳＴインデックスが、縦方向に各
トラック番号が配列され、それぞれに対応してイベント
番号が格納される。従って以上のようにＥＳＴは編集作
品に対応して複数存在しうる。

【００５７】さらにまた、図１５は実際にＤＭＡ転送を
行っているときのカレントデータを示しており、各トラ
ックの次回の転送対象となるＥＳＴのインデックス番号
と、そのイベントがどれだけ転送されたかを示す既転送
量が記憶される。

【００５８】以下、図１４に示すようなユーザ定義のイ
ベントシーケンスを再生させた場合のＣＰＵ１の動作
を、図４及び図５に示したフローチャートに従って説明
する。まず、イベントの先頭部がハードディスク１２
ａ，１２ｂのセクタ長以下の半端な位置に指定されてい
て、それを次にバッファにリードするというような場
合、カレントデータは図１０（Ａ）のようになってい
る。ここで、Ｔｒ１について、ハードディスク１２ａ，
１２ｂからデジタル信号データをバッファ９−１にＤＭ
Ａ転送するために、ＤＭＡコントローラ１０のチャンネ
ルとしてＴｒ１に対応するチャンネルＣＨ１を決定する
（４−１）。

【００５９】続いて、トラック番号とチャンネルバッフ
ァの空き容量（転送可能容量）から、ディスクＩＤ、ワ
ードアドレス、転送アドレスを求める４−２のステップ
を実行する。この４−２のステップについては、図５に
さらに詳しくそのフローが示されている。尚、バッファ
の空き容量は、セクタ単位に切り捨てる演算がなされて
いることを前提とする。

【００６０】すなわち、５−１のステップにおいて、該
当するトラックカレントデータよりＥＳＴインデックス
（＝３）を求め、イベント番号（＝２０）を求める（図
１０（Ａ）および図１０（Ｂ））。そして５−２のステ
ップにおいて、図１２に示すイベントテーブルよりその
イベントのＩＤ（＝０１）を求める。次いで５−３にお
いて、「そのイベントの先頭アドレス＋カレントデータ
の既転送量＝ワードアドレス」の式に従って、ワードア
ドレスを演算する。イベントの先頭アドレスは図１２に
示すイベントテーブルより求められ、またカレントデー
タの既転送量は図１５に示すカレントデータより求めら
れる。

【００６１】そして、ＣＰＵ１は５−４において、図１
０（Ｃ）に示すようにワードアドレス（セクタ（１セク
タ＝１００ｈ）を示すディスクアドレス）（＝Ａ３４
ｈ）よりオフセット（ワード）（＝Ｂ６ｈ）を求める。
次いで５−５において、「イベントの容量−既転送量＝
未転送量」の式に従って、未転送量の演算がなされる。
イベントの容量は図１２におけるイベントテーブルのｖ
ｏｌより求められ、既転送量は図１５のカレントデータ
より求められる。ここで５−６において「空き容量（例
えば２００ｈ）＞未転送量（例えば２３０５ｈ）」であ
るか否かが判断される。５−６においてＮＯとジャッジ
した場合、イベント末尾に達していないので、５−７に
おいて「カレントデータの既転送量（＝０）＋空き容量
（＝２００ｈ）−オフセット（＝Ｂ６ｈ）＝既転送量
（＝１４Ａｈ＝２００ｈ−Ｂ６ｈ）」の演算がなされ、
５−８において「転送ワード数＝空き容量−オフセッ
ト」とする。尚、２回目以降の転送では空き容量はセク
タ単位の大きさに切り捨てられているので、後述する通
り、データ転送はセクタ単位となる。また前記ステップ
５−６においてＹＥＳとジャッジした場合、イベント末
尾に達したので、５−９において「カレントデータのＥ
ＳＴのインデックスを＋１、既転送量＝０」の処理を成
し、５−１０において「転送ワード数＝未転送量」とす
る。

【００６２】図４に戻り、４−３において、ワードアド
レスをディスクアドレスとオフセットに直し、転送ワー
ド数より転送セクタ数を求める。この転送セクタ数の決
定に際し、セクタ未満のデータは転送できない（セクタ
単位で転送する）ため、セクタ単位で切り捨てが行われ
る。更に４−４において、ディスクアドレス、転送セク
タ数、トラックモードにより、ＨＤコントローラ１１を
プログラミングする。また、録音または再生のモードに
対応して、ＣＨ４の転送方向（録音時、バッファ９−１
乃至９−３からハードディスク１２ａ，１２ｂの方向、
再生時はその逆の方向）がプログラムされる。ここで４
−５において「オフセット＝０」であるか否かがジャッ
ジされ、ＮＯとジャッジされた場合には、図１０（Ｄ）
に示すようにイベント先頭の位置が半端なデータを含ん
だセクタにある。そしてこの様な半端がある場合には４
−６および４−７において、ＤＭＡコントローラ１０に
おけるアドレスレジスタ１０４のＣＨ４のスタートアド
レスをイメージ（実際には存在しない）領域に設定し、
前記転送カウンタにオフセット値を設定して、図１０
（Ｄ）の左斜線部Ａに示したような部分（Ｂ６ｈの部
分）をダミー転送する。

【００６３】４−７においてダミー転送が終了したと判
定されるか、または４−５においてＹＥＳのジャッジが
成された場合には、４−８乃至４−１０のステップを実
行する。いまの場合、図１０（Ｄ）における先頭ダミー
転送分以外の領域Ｂの転送設定を行なう。即ち、４−８
で、アドレスレジスタ１０４の当該ＣＨ（いまの場合、
ＣＨ１）のスタートアドレスをＣＨ４のスタートアドレ
スにコピーする。そして、４−９では、転送カウンタの
値が「セクタ数×セクタ長−オフセット値」の値に設定
される。いまの場合、転送セクタ数は２、セクタ長は１
００ｈ、オフセット値はＢ６ｈである。さらに４−１０
では、５−８で求まっている転送ワード数（＝１４Ａ
ｈ）より当該ＣＨのスタートアドレスを更新する。これ
により、トラック１のカレントデータは図１０（Ｅ）に
示すようになる。そしてメインルーチン（図３）にリタ
ーンする。このようにして、次のアクセスアドレスは、
Ａ３６００ｈ（＝Ａ３４Ｂ６ｈ＋１４Ａｈ）となり、セ
クタの境界と一致する。

【００６４】また、図１１はＣＰＵ１におけるイベント
末尾の処理を説明するものであり、図１１（Ａ）乃至図
１１（Ｅ）は、イベント先頭での処理を説明した前記図
１０（Ａ）乃至図１０（Ｅ）に対応している。いま、図
１１（Ａ）および（Ｄ）に示すように、既転送量が２０
４Ａｈであり、未転送量が２００ｈ＋ＢＢｈである場
合、バッファの空き容量が例えば５００ｈであれば、未
転送量より多い３００ｈ（３セクタ）のデータが転送さ
れる。その結果、図１１（Ｅ）に示すように、カレント
データがＥＳＴの次のインデックス番号４に更新され、
その既転送量も０に更新される。

【００６５】図１１（Ｆ）は、バッファにおけるアドレ
スの更新状態を模式的に示している。同図に示すよう
に、カレントアドレスから上方に向かって上辺から下辺
に戻り、さらにスタートアドレスまでの範囲のデータが
未発音データである。スタートアドレスから上方に向か
ってカレントアドレスまでの範囲が既発音データの範囲
であり、ここに新たなデータが書き込まれることにな
る。実際に書き込み、読み出されるべきデータは、スタ
ートアドレスから更新されるスタートアドレスまでの範
囲のデータであるが、実際には無効データで示す範囲の
データでも転送される。

【００６６】イベントの途中を分割転送している状態で
は、転送ワード数はセクタのワード数の倍数になってい
るので、特に複雑な処理はない。

【００６７】ところで、図４におけるステップ４−６に
おいては、イメージ領域（実際には存在していないアド
レス領域）にダミー転送を行なうようにしている。これ
は特にイメージ領域でなく、バッファ中の未発音データ
以外の領域に転送してしまっても効果としては同じであ
るが、この場合、スタートアドレスの設定をその度にＤ
ＭＡコントローラ１０のレジスタ１０４から得なくては
ならない。しかし、イメージ領域ならば、スタートアド
レスはイメージ領域の最初を示す固定値にして、アドレ
スレジスタ１０４の転送カウンタだけをプログラムすれ
ばいいので、やや効率がよい。

【００６８】また逆に、イベント末尾の無効データを、
イメージ領域に転送する処理は必要なく、無効データを
含まない位置に、転送ワード数からスタートアドレスを
更新できるので問題はない。５−１０において、未転送
量（＝２００ｈ＋ＢＢｈ）が転送ワード数とされている
ので。結局、図１１（Ｆ）に示す無効データの部分は、
ダミー転送されたことになる。

【００６９】次に、図３に戻る。後の説明でも明らかに
なるとおり、最初の割込みルーチン（図４）が起動され
て、ＨＤコントローラ１１が一度動かされると、あと
は、ＣＰＵ１が指定したデータブロックの転送が終了す
るたびに、ＨＤコントローラ１１から割込みがなされる
（ＩＮＴ信号がＣＰＵ１に与えられる）ので、ＣＰＵ１
が行なうのは、録音／再生動作の終了になったか、キー
入力があったかまたはコントロールデータに指示してお
いたトリガがかかったかの判断を行うのみである。

【００７０】すなわちＣＰＵ１は、３−９においてディ
スクアクセスポインタ（ＲＡＭ３）を参照し、メモリエ
リアオーバーか否か、つまり終了か否かをジャッジし
（３−１０）、ＹＥＳの場合は、各音声入出力装置８−
１〜８−３のＡ／Ｄ変換、Ｄ／Ａ変換動作を停止（３−
１１）させ、３−１に戻る。ＮＯの場合は、キー入力状
態を参照し(３−１２)、もし変化がなければ、ディスク
アクセスポインタをチェックすべく３−９の処理へもど
り、以下３−９〜３−１３をくりかえす。

【００７１】そして、３−１３において何らかの変化が
あると、３−１３から３−１４に進み、ＣＰＵ１はＤＭ
Ａ転送を一時中断して、新たな設定をすべく、ＤＭＡコ
ントローラ１０に対するＤＭＡ中止指令（ＤＭＡＥＮ
Ｄ）を出力する。続けて、新たな入力指示等に従って、
ＤＭＡコントローラ１０、音声入出力装置８−１〜８−
３をプログラムし（３−１５）、再びＤＭＡ動作を再開
すべく３−１６に進み、上述した３−８と同様に図４の
インタラプトルーチンを実行した後、３−９へもどる。

【００７２】このように、ＣＰＵ１はプレイ／レコード
時にあっては、３−４〜３−８の初期設定を行なった後
は、３−９、３−１０、３−１２、３−１３更に３−１
４〜３−１６をくりかえし実行し、キーボード４での変
更指示（例えばあるトラックについてポーズ（Ａ／Ｄ、
Ｄ／Ａの中断）あるいはパンチイン／アウト（Ａ／Ｄ、
Ｄ／Ａの動作の切換）等）や、編集時に得たコントロー
ルデータの変化に応答して、即時にＤＭＡ転送制御を中
断し、プログラムを変更した上で、再び同様の処理を実
行するように動作する。

【００７３】３−２において、ＣＰＵ１が現在、イベン
ト処理モードにあると判断すると、３−２から３−１７
に進み、ハードディスク１２（１２ａ，１２ｂ）に記憶
されている音声データをイベント化する。イベント化と
は、手動指定操作などによって時間軸上に連続した音声
データを複数に区切り、各区切られた音声データ（イベ
ント）を識別するためのイベント名、ディスクＩＤおよ
び区切られた区間を示すデータ（スタートポイントとそ
の長さ（ボリューム））を作り出すことを意味する。イ
ベント化に対応して、３−１８においてイベントテーブ
ル（図１２）が作成される。このイベントテーブル（Ｅ
Ｔ）には、イベント名、ディスクＩＤ、スタートポイン
トおよびボリュームが登録される。ディスクＩＤ、スタ
ートポイントおよびボリュームは、当該イベントが記憶
されるハードディスク１２のスタートアドレスおよびイ
ベント長に相当する。

【００７４】次いで３−１９において、前記イベントテ
ーブルに基づいてイベントシーケンステーブルＥＳＴ
（図１４）が作成される。このイベント処理３−１７〜
３−１９は繰り返されることになるが、操作者の指示に
よりＥＳＴの作成の終了が３−２０で検出されると、Ｃ
ＰＵ１は３−１において再びキー入力を調べる。

【００７５】３−２において、ＣＰＵ１が現在、編集
（ＥＤＩＴ）モードにあると判断すると、３−２から３
−２１に進み、編集するトラックやポイント、どのよう
な編集をするのか（例えば、ある時間指定したポイント
に録音した音のタイミングを前後にずらしたり、修正、
削除したりすること）をＣＰＵ１は判断し、各種編集作
業を実行する（３−２２）。この編集作業は、特には詳
述しないが、ＨＤコントローラ１１とＤＭＡコントロー
ラ１０とに対するハードディスク１２ａ，１２ｂからの
読み出しアクセスポイントのプログラムや、ＲＡＭ３へ
の転送、ＲＡＭ３を用いての各種編集、そして編集後の
デジタル音声データのハードディスク１２ａ，１２ｂへ
の再格納作業、アクセスポイントの指定等を、ＣＰＵ１
の制御下で実行する。３−２３において編集作業の終了
が検出されると、ＣＰＵ１は、３−１において再びキー
入力を調べる。

【００７６】＜音声入出力装置８−１〜８−３の動作＞
次に図６を参照して、音声入出力装置８−１〜８−３の
動作状態を説明する。このフローチャートは、マイクロ
プログラム制御によるものであっても、ハードロジック
制御によるものであってもよく、機能実現手段は種々選
択できる。

【００７７】さて、６−１において、ＣＰＵ１から当該
音声入出力装置の指定信号ＣＳが到来している（アクテ
ィブとなっている）か否かジャッジし、ＹＥＳならば６
−２において、ＣＰＵ１より動作状態（レコード、プレ
イ、ストップ等）が設定される。これは図３のＣＰＵ１
のメインルーチンの中の３−５、３−１５に応答してな
される。

【００７８】そして、６−１においてＮＯの判断がなさ
れると６−３において、当該音声入出力装置８−１〜８
−３がレコード状態であるのかプレイ状態であるのか判
断し、レコード状態と判断されると、６−３から６−４
〜６−９の処理へ進み、プレイ状態と判断されると６−
１０〜６−１５の処理へ進む。

【００７９】先ずレコード状態に設定された音声入出力
装置（いまの場合音声入出力装置８−２、８−３）の動
作を説明する。６−４において、サンプリング時刻とな
ったか否か判断し、サンプリング時刻となるまで、この
６−４をくりかえす。なお、サンプリング時刻の判断
は、音声入出力装置８−１〜８−３内部に夫々ハードタ
イマーをもってその出力によって行ってもよく、あるい
は共通なハードタイマーを設けてその出力に従って各音
声入出力装置が動作するようにしてもよい。後の説明か
らも理解されるとおり、各音声入出力装置８−１〜８−
３のサンプリング周波数を別々にすることも可能であ
る。

【００８０】さて、６−４において、ＹＥＳの判断がな
されると、与えられるアナログ音声信号は、サンプルホ
ールド（Ｓ／Ｈ）され、Ａ／Ｄ変換される。続いて、６
−６において、ＤＭＡコントローラ１０に対してＤＭＡ
転送要求ＤＲＱをアクティブにして出力する。

【００８１】ＤＭＡコントローラ１０は、この要求信号
ＤＲＱを受けとり、ＤＭＡ転送を行うべく、その回答信
号ＤＡＫを出力する。従って、音声入出力装置８−１〜
８−３（いまの場合レコード状態である音声入出力装置
８−２又は８−３）は、６−７の判断がＹＥＳとなる
と、６−８に進み、Ａ／Ｄ変換して得たデジタル音声デ
ータをデータバスに出力し、対応するバッファ９−１〜
９−３（いまの場合バッファ９−２又は９−３）へ送
る。そして、６−９にて、ＤＭＡ転送要求ＤＲＱをイン
アクティブにする。従って、いまの場合、音声入出力装
置８−２、８−３にあっては、サンプリング周期毎に、
外部から与えられるアナログ音声信号をデジタル音声信
号に変換し、後述するようにＤＭＡコントローラ１０に
て夫々指定されるバッファ９−２、９−３のカレントア
ドレスに転送する（図９参照）。

【００８２】また、６−３においてプレイ状態と判断さ
れると、６−１０に進み、ＤＭＡコントローラ１０に対
しＤＭＡ転送要求ＤＲＱをアクティブにし、ＤＭＡコン
トローラ１０から回答信号ＤＡＫの到来を待って（６−
１１）、データバス上のデジタル音声データを取込み
（６−１２）、上記要求ＤＲＱをインアクティブにする
（６−１３）。このときのＤＭＡコントローラ１０の動
作は後述するが、いまの場合、図９に示すとおり、Ｔｒ
１に対応するバッファ９−１のカレントアドレスの内容
（これはすでにハードディスク１２のＴｒ１のエリアの
内容が転送記録されている）が、以上の操作で音声入出
力装置８−１に入力設定されることになる。そして、サ
ンプリング時刻となったか否か判断する（６−１４）。
このサンプリング時刻の到来の検出は、６−４において
述べたことと同じである。

【００８３】そして、６−１４でＹＥＳとなると６−１
５に進みＤ／Ａ変換及びローパスフィルタリングを実行
した上でアナログ音声信号を外部に出力する。

【００８４】以上レコード状態の場合と、プレイ状態の
場合との１つのサンプリング時刻における動作を説明し
たが、６−９、６−１５の各処理の終了後６−１にもど
り以下同様にして次々とサンプリング時刻に対する処理
を実行する。

【００８５】＜ＤＭＡコントローラ１０の動作＞次に、
図７を参照してＤＭＡコントローラ１０の動作を説明す
る。この図７のフローチャートは、図２のサービスコン
トローラ１０８がマイクロプログラム制御で動作するの
を表わしているとしてもよく、あるいは、ハードロジッ
クでＤＭＡコントローラ１０が機能実現をしているとし
てもよい。

【００８６】先ず、７−１においてＣＰＵ１からの指定
信号ＣＳが到来している（アクティブとなっている）か
否か判断し、ＹＥＳならば、リード信号ＲＤ、ライト信
号ＷＲのいずれがＣＰＵ１から与えられているか判断
（７−２）し、リード信号ＲＤならば７−３に進み、ア
ドレスバスを介して与えられるアドレス信号にて指定さ
れるレジスタ１０４、１０５の内容をデータバスを介し
て出力してＣＰＵ１がリードできるようにし、逆にライ
ト信号ＷＲならば７−４に進み、指定したレジスタにデ
ータバスを介して所望のデータを入力設定することにな
る。この７−３、７−４の処理は、ＣＰＵ１のメインル
ーチンの３−５、３−１５などの処理に対応する。従っ
て、７−４の処理によって図２の各レジスタ１０４、１
０５には所望のデータがセットされることになる。

【００８７】そして、このようなＣＰＵ１からのＤＭＡ
コントローラ１０に対するアクセスやプログラムが終る
と指定信号ＣＳはインアクティブとされ、７−１から７
−５に処理は進むことになる。

【００８８】７−５では、各音声入出力装置８−１〜８
−３からＤＭＡ転送要求ＤＲＱ１〜ＤＲＱ３がきている
か、ＨＤコントローラ１１からＤＭＡ転送要求ＤＲＥＱ
（ＤＲＱ４）がきているか判断し、もし、いずれかから
要求が来ていると７−６に進み、ＤＭＡ可能信号ＤＭＡ
ＥＮＢを“１”に（アクティブ）にし、ＤＭＡユニット
内のアドレスバスとデータバスをＤＭＡコントローラ１
０が専有するようにし、ＣＰＵ１からのアクセスを受け
付けなくする。

【００８９】続いて、複数の要求に際しては、チャンネ
ルＣＨ１〜ＣＨ４の順の優先順位に従って、チャンネル
を選択する（７−７）。

【００９０】次に、アドレスレジスタ１０４のＣＨ４が
選択され、かつ、ＣＨ４に設けられた転送カウンタの値
が“０”であるか否かが判断される（７−８）。ここで
ＣＨ４が選択され、かつ、転送カウンタの値が“０”で
あれば、つまりＣＨ４により転送すべきデータ量だけの
転送が終了してしまった後は、転送要求があっても、転
送を行わずに７−５にもどり、７−５〜７−８のルーチ
ンを繰り返す。そしてＣＨ４が選択されていないか、ま
たはＣＨ４が選択されていても転送カウンタの値が
“０”でなければ、選択したチャンネル（いま、例えば
ＣＨ２）のカレントアドレス（アドレスレジスタ１０４
のＣＨ２のカレントアドレスレジスタの内容）をアドレ
スバスに出力する（７−９）。そして選択したチャンネ
ル（いま、例えばＣＨ２）のコントロールレジスタ１０
５の内容を参照し、ＤＭＡ転送をいずれの方向へ行うか
決定し（７−１０）、もしバッファ９−１〜９−３から
他の要素（Ｉ／Ｏ）への転送なら７−１１から７−１２
へ進んで、バッファ９−１〜９−３のうちの選択してい
るバッファに対しリード信号ＲＤを与え、逆に他の要素
（Ｉ／Ｏ）からバッファ９−１〜９−３への転送ならば
７−１３に進み、当該バッファに対してライト信号ＷＲ
を与える。

【００９１】しかる後、回答信号ＤＡＫをアクティブに
する（７−１４）。その結果、いまの場合、Ｔｒ２の音
声入出力装置８−２は、６−７、６−８（図６）の処理
によって、サンプリングした音声データをデータバスに
送出し、バッファ９−２のカレントアドレスのエリア
に、ＤＭＡコントローラ１０が書込むことになる（図９
参照）。

【００９２】７−１５では、データ転送が終了したの
で、上記リード信号ＲＤ又はライト信号ＷＲ、回答信号
ＤＡＫをインアクティブにし、７−１６で当該チャンネ
ル（いまＣＨ２）のカレントアドレス（図２のアドレス
レジスタ１０４内）の内容を＋１とし、バッファの最終
アドレス到達の後はバッファ開始アドレスにリセットさ
せる。この７−１６の動作により、バッファ９−１〜９
−３に対して新たなサンプリング音声データが書込まれ
る都度、あるいは新たに音声データが読出される都度、
アップカウントまたはバッファ開始アドレスにリセット
されることになる。そして、７−１６の処理の後、７−
１へもどる。

【００９３】先程の状態では、Ｔｒ２とＴｒ３との音声
入出力装置８−２、８−３よりデータ転送要求がＤＭＡ
コントローラ１０に対してなされており、これまでにＴ
ｒ２についてのみデータ転送の実行をしたのであるから
続く７−５においてはＹＥＳの判断がなされる。以下Ｔ
ｒ３に関して、音声入出力装置８−３からバッファ９−
３の方向へのデータ転送が、７−７〜７−１１、７−１
３〜７−１６を実行することにより上記した場合と同様
にしてなされる。

【００９４】このようなデータ転送が完了すると７−５
から７−１７に進み、ＤＭＡ可能信号を“０”（インア
クティブ）にして、ＤＭＡユニット内のデータバス、ア
ドレスバスをＤＭＡコントローラ１０が専有するのを中
止し、ＣＰＵ１からのアクセスを受付けられるようにす
る。

【００９５】以上Ｔｒ２、Ｔｒ３に関し、音声入出力装
置８−２、８−３から夫々対応するバッファ９−２、９
−３へのデータ転送について説明したが、Ｔｒ１につい
ては、逆に、バッファ９−１から音声入出力装置８−１
へのデータ転送がＤＭＡコントローラ１０によってなさ
れる。

【００９６】ＣＰＵ１は、動作中のトラックに対応する
バッファ９−１〜９−３とハードディスク１２ａ，１２
ｂとの間のデータ転送を各トラック毎に順番に行うよう
になり、各トラック毎に、前回のデータ転送（ブロック
転送）に続くデータ転送を行うようになる。図９の例で
は、例えばＴｒ１については、ハードディスク１２ａ，
１２ｂから、図示のスタートアドレス（ＣＨ１）とカレ
ントアドレス（ＣＨ１）の間の空白部分に対応するデー
タ量の転送をこれから行うようになる（他のトラックに
ついてもデータ転送の方向は逆であるが、同様の制御に
よることは明らかである）。なお、プレイモードのバッ
ファ（９−１が該当）およびレコードモードのバッファ
（９−２、９−３が該当）では斜線部分が音声入力され
たデータ部分に対応する。

【００９７】ＤＭＡコントローラ１０では、７−５にお
いてＨＤコントローラ１１から転送要求があることを検
知すると、上記した場合と同様にして、７−６〜７−１
０を実行した後、バッファ９−１〜９−３からハードデ
ィスク１２ａ，１２ｂ方向へのデータ転送の要求か、ハ
ードディスク１２ａ，１２ｂからバッファ９−１〜９−
３方向へのデータ転送の要求か７−１１において判断
し、前者ならば７−１２へ、後者ならば７−１３へ進ん
だ後、７−１４〜７−１６の各処理を実行する。このと
き、１回の転送操作で、例えば１サンプル分のデジタル
音声データの転送がなされるので、この７−５〜７−１
６の動作を複数回くりかえし実行して、ブロック転送が
なされる。このハードディスク１２ａ，１２ｂとバッフ
ァ９−１〜９−３とのデータ転送については、ＨＤコン
トローラ１１の動作も大きく関連するので、後に更に説
明する。

【００９８】そして、ＤＭＡ転送が完了すると、要求信
号ＤＲＱ１〜４が到来しなくなり、７−５から７−１７
へ進み、ＤＭＡ可能信号ＤＭＡＥＮＢを“０”（インア
クティブ）とする。

【００９９】＜ＨＤコントローラ１１の動作＞次に、図
８を参照してＨＤコントローラ１１の動作を説明する。
このＨＤコントローラ１１は、ハードロジックによって
も、マイクロプログラム制御によってもよく、いずれに
しても図８の動作フローの機能を実現する。

【０１００】まず、ＣＰＵ１から指定信号ＣＳが与えら
れているか判断する（８−１）。これは、ＣＰＵ１のイ
ンタラプトルーチンにて与えられる。ＮＯの場合はもと
にもどるが、ＹＥＳの場合は、８−２に進みＣＰＵ１か
らリード信号ＲＤが与えられているか、ライト信号ＷＲ
が与えられているか判断し、リード時にはＨＤコントロ
ーラ１１内部の指定データ（アドレスレジスタの内容
等）をデータバスを介してＣＰＵ１へ出力する。

【０１０１】また、ライト信号ＷＲが与えられていると
きは８−２から８−４に進み、今回ＤＭＡコントローラ
１０のチャンネルＣＨ４にてＤＭＡ転送するバッファと
ハードディスク１２ａ，１２ｂとのデータ転送方向を設
定し、８−５にて、アクセスするハードディスク１２
ａ，１２ｂのアクセスポイントを設定する。これは、Ｃ
ＰＵ１がＲＡＭ３から得ている当該トラックのディスク
アクセスポインタによる。

【０１０２】続いて８−６において、転送データ数（デ
ジタル音声データ数）をＨＤコントローラ１１の内部カ
ウンタに設定する。この転送データ数は、ＣＰＵ１のイ
ンタラプトルーチンの中にて得ている。

【０１０３】このように、８−４〜８−６を実行するこ
とによってＣＰＵ１の制御のもとでＨＤコントローラ１
１はプログラムされ、その後ＨＤコントローラ１１はＤ
ＭＡコントローラ１０に対しデータ転送の要求をする
（８−７）。このことからも理解されるとおり、ＣＰＵ
１は、ＨＤコントローラ１１からインタラプト信号ＩＮ
Ｔを受けると、次のトラックに対応する（つまり、いま
Ｔｒ１〜Ｔｒ３は全て動作中とすると、Ｔｒ１、Ｔｒ
２、Ｔｒ３、Ｔｒ１……の順で）ＤＭＡ転送の設定、制
御をＤＭＡコントローラ１０に対し実行し、ＨＤコント
ローラ１１をプログラムする。その後、ＣＰＵ１はＨＤ
コントローラ１１とＤＭＡコントローラ１０とから離れ
て、相互のインタラクションで実際のＤＭＡ転送を実行
させる。

【０１０４】ＨＤコントローラ１１は８−７の次に８−
８へ進み、ＤＭＡコントローラ１０から回答信号ＤＡＣ
Ｋ（ＤＡＫ４）を受けとる（図７、７−１４参照）まで
８−８をくりかえす。

【０１０５】８−８の判断がＹＥＳとなると、８−９に
進み、ＤＭＡコントローラ１０のＣＨ４の動作によっ
て、１サンプルのデジタル音声データの転送が行われ、
８−６にて設定した転送カウンタを１だけダウンカウン
トする（８−１０）。続く８−１１において、予め設定
しておいた転送データ数分のデータ転送が完了したか上
記転送カウンタの内容に従ってジャッジし、ＮＯならば
再び８−８へもどる。従って、ＤＭＡコントローラ１０
においては、ＨＤコントローラ１１から設定したデータ
数の転送（ブロック転送）が終了するまで、転送要求Ｄ
ＲＱ４を続けて受けとることになり、この転送要求に従
って７−５〜７−１６の処理（図７）を実行し、それに
応答する形でＨＤコントローラ１１側では８−８〜８−
１１の処理を実行する。

【０１０６】そして転送終了が８−１１にて判断される
と、８−１２に進み、ＨＤコントローラ１１からＤＭＡ
コントローラ１０に対してのデータ転送の要求ＤＲＥＱ
（ＤＲＱ４）を“０”（インアクティブ）とする。そし
て、次のトラックに関してハードディスク１２ａ，１２
ｂとバッファ９−１〜９−３のいずれかとのデータ転送
を行わせるために、ＨＤコントローラ１１はＣＰＵ１へ
インタラプト信号ＩＮＴを与える（８−１３）。これに
応答して、ＣＰＵ１はインタラプトルーチンを実行する
ことは上述したとおりである。

【０１０７】

【発明の効果】請求項１の発明によれば、イベントをデ
ジタル音声データのサンプリングデータ単位で定義する
ようにしたので、サンプリング周波数精度の高度な編集
が期待できる。

【０１０８】請求項２の発明によれば、コントロール手
段内に転送カウンタを設け、音声データ記憶手段より読
み出されたデータのうち、一部をダミーデータとして転
送管理するようにしたので、転送位置と転送容量を簡単
に制御することができる。

【０１０９】請求項３の発明によれば、再生スケジュー
ルテーブルに従って指定した順序で各イベントを読み出
すことができるので、イベントの再生切換を容易に行う
とができる。

【図面の簡単な説明】

【図１】本発明のデジタルレコーダの一実施例の全体構
成を示すブロック図である。

【図２】図１のＤＭＡコントローラの要部の具体例を示
すブロック図である。

【図３】図１のＣＰＵのメインルーチンを示すフローチ
ャートである。

【図４】図１のＣＰＵのインタラプトルーチンを示すフ
ローチャートである。

【図５】図４に示したインタラプトルーチンにおける特
定なステップの作用を説明するためのフローチャートで
ある。

【図６】図１の音声入出力装置８−１〜８−３の動作を
示すフローチャートである。

【図７】図１のＤＭＡコントローラの動作を示すフロー
チャートである。

【図８】図１のＨＤコントローラの動作を示すフローチ
ャートである。

【図９】図１のデジタルレコーダの全体的な動作を示す
概念図である。

【図１０】図１のデジタルレコーダにおけるイベント先
頭での動作を示す概念図である。

【図１１】図１のデジタルレコーダにおけるイベント末
尾の動作を示す概念図である。

【図１２】図１の実施例におけるイベントテーブルの一
例を示した説明図である。

【図１３】図１の実施例におけるオリジナルレコーディ
ングデータのイベントシーケンステーブルの一例を示し
た説明図である。

【図１４】ユーザ定義のイベントシーケンステーブルの
一例を示した説明図である。

【図１５】カレントデータの一例を示した説明図であ
る。

【符号の説明】

１ ＣＰＵ ２ ＲＯＭ ３ ＲＡＭ ８−１、８−２、８−３ 音声入出力装置 ９−１、９−２、９−３ バッファ １０ ＤＭＡコントローラ １１ ＨＤコントローラ １２ａ，１２ｂ ハードディスク １３ デコーダ １４、１５ アンドゲート １６ インバータ

Claims (3)

【特許請求の範囲】
1. 【請求項１】 音声データの入出力動作を行う音声入出
   力手段と、 前記音声入出力手段から供給されるデジタル音声データ
   を記憶する音声データ記憶手段と、 前記音声データ記憶手段に記憶された音声データから複
   数のイベント情報を形成し、このイベント情報の再生順
   序をプログラム制御することでランダムアクセス編集を
   行なうコントロール手段とを具備し、前記コントロール
   手段は、前記イベント情報をデジタル音声データのサン
   プリングデータ単位で定義するようにしたことを特徴と
   するデジタルレコーダ。
2. 【請求項２】 前記音声データ記憶手段より読み出され
   たデータのうち、一部をダミーデータとして転送管理す
   るための転送カウンタを前記コントロール手段に内装し
   てなる請求項１記載のデジタルレコーダ。
3. 【請求項３】 前記複数のイベント情報のそれぞれの再
   生順序を指定する再生スケジュールテーブルを記憶する
   手段をさらに具備してなる請求項１記載のデジタルレコ
   ーダ。