JPH05134877A - 計算機システムの立ち上げ方式 - Google Patents
計算機システムの立ち上げ方式Info
- Publication number
- JPH05134877A JPH05134877A JP3300247A JP30024791A JPH05134877A JP H05134877 A JPH05134877 A JP H05134877A JP 3300247 A JP3300247 A JP 3300247A JP 30024791 A JP30024791 A JP 30024791A JP H05134877 A JPH05134877 A JP H05134877A
- Authority
- JP
- Japan
- Prior art keywords
- controller
- input
- firmware
- storage device
- auxiliary storage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】
【目的】本発明の目的は、入出力制御装置のファームウ
ェアを簡単に変更できるようにすることである。 【構成】ファイルコントローラ２３は、システム立ち上
げ時に、ＩＯコントローラ２６のＩＤコードを認識する
と、そのＩＤコードに対応するファームウェアＦＷ１を
補助記憶装置２２から読み出し、該当するＩＯコントロ
ーラ２６にダウンロードする。ＩＯコントローラ２６側
では、マイクロプロセッサ２８ａが、補助記憶装置２２
からダウンロードされるファームウェアＦＷ１をＲＡＭ
２９ａに格納する。他のＩＯコントローラ２７でも同様
に、ファイルコントローラ２３により補助記憶装置２２
からダウンロードされる自装置のＩＤコードに対応する
ファームウェアＦＷ２をＲＡＭ２９ｂに格納する。
ェアを簡単に変更できるようにすることである。 【構成】ファイルコントローラ２３は、システム立ち上
げ時に、ＩＯコントローラ２６のＩＤコードを認識する
と、そのＩＤコードに対応するファームウェアＦＷ１を
補助記憶装置２２から読み出し、該当するＩＯコントロ
ーラ２６にダウンロードする。ＩＯコントローラ２６側
では、マイクロプロセッサ２８ａが、補助記憶装置２２
からダウンロードされるファームウェアＦＷ１をＲＡＭ
２９ａに格納する。他のＩＯコントローラ２７でも同様
に、ファイルコントローラ２３により補助記憶装置２２
からダウンロードされる自装置のＩＤコードに対応する
ファームウェアＦＷ２をＲＡＭ２９ｂに格納する。
Description
【０００１】
【産業上の利用分野】本発明は、計算機システムの立ち
上げ方式に関し、さらに詳しくは入出力制御装置に格納
されるファームウェアに関する。
上げ方式に関し、さらに詳しくは入出力制御装置に格納
されるファームウェアに関する。
【０００２】
【従来の技術】一般に計算機システムは、マイクロプロ
セッサ、主記憶装置、補助記憶装置、入力出力装置等か
らなり、補助記憶装置及び入出力装置は、個々の補助記
憶装置及び入力出力装置に固有な制御を行うファイル制
御装置、入出力制御装置を介してマイクロプロセッサに
接続されている。
セッサ、主記憶装置、補助記憶装置、入力出力装置等か
らなり、補助記憶装置及び入出力装置は、個々の補助記
憶装置及び入力出力装置に固有な制御を行うファイル制
御装置、入出力制御装置を介してマイクロプロセッサに
接続されている。
【０００３】図６は、従来の計算機システムの構成図で
ある。同図において、補助記憶装置１１は磁気ディスク
装置などからなり、ファイルコントローラ１２を介して
システムバス１３に接続され、そのファイルコントロー
ラ１２により動作が制御される。システムバス１３に
は、マイクロプロセッサと主記憶装置とからなるプロセ
ッサユニット１４が接続されている。
ある。同図において、補助記憶装置１１は磁気ディスク
装置などからなり、ファイルコントローラ１２を介して
システムバス１３に接続され、そのファイルコントロー
ラ１２により動作が制御される。システムバス１３に
は、マイクロプロセッサと主記憶装置とからなるプロセ
ッサユニット１４が接続されている。
【０００４】また、キーボード、ディスプレイ、プリン
タなどからなる入出力装置１５、１６は、それらの装置
を制御する入出力制御装置（ＩＯコントローラ）１７、
１８を介してシステムバス１３に接続されている。
タなどからなる入出力装置１５、１６は、それらの装置
を制御する入出力制御装置（ＩＯコントローラ）１７、
１８を介してシステムバス１３に接続されている。
【０００５】各ＩＯコントローラ１７、１８は、それぞ
れマイクロプロセッサ１９ａ、１９ｂ、ＲＡＭ２０ａ、
２０ｂ、ＲＯＭ２１ａ、２１ｂを有しており、ＲＯＭ２
１ａ、２１ｂに格納されているファームウェアをマイク
ロプロセッサ１９ａ、１９ｂが実行することにより個々
の入出力装置１５、１６に固有な制御を行っている。
れマイクロプロセッサ１９ａ、１９ｂ、ＲＡＭ２０ａ、
２０ｂ、ＲＯＭ２１ａ、２１ｂを有しており、ＲＯＭ２
１ａ、２１ｂに格納されているファームウェアをマイク
ロプロセッサ１９ａ、１９ｂが実行することにより個々
の入出力装置１５、１６に固有な制御を行っている。
【０００６】
【発明が解決しようとする課題】ところで、ＩＯコント
ローラ１７、１８の開発段階、あるいは計算機システム
の保守時に入出力装置を制御するファームウェアを変更
することがある。このとき、ファームウェアがＲＯＭ２
１に格納されていると、その都度ＲＯＭ２１を交換する
必要があり交換作業が煩雑であった。
ローラ１７、１８の開発段階、あるいは計算機システム
の保守時に入出力装置を制御するファームウェアを変更
することがある。このとき、ファームウェアがＲＯＭ２
１に格納されていると、その都度ＲＯＭ２１を交換する
必要があり交換作業が煩雑であった。
【０００７】また、通常ＲＯＭ２１は交換可能なように
ＩＣソケットに装着されているが、ＲＯＭの交換を何回
も繰り返すとＩＣソケットの接触信頼性の問題も生じて
くる。
ＩＣソケットに装着されているが、ＲＯＭの交換を何回
も繰り返すとＩＣソケットの接触信頼性の問題も生じて
くる。
【０００８】一方、ＩＯコントローラのハードウェアを
共通化しようとする場合、共通化したＩＯコントローラ
のＲＯＭには、複数種類の入出力装置を制御するファー
ムウェアを格納しておく必要があるが、そのような構成
とすると、ＲＯＭのメモリ容量が大きくなり価格が上昇
とするという問題点があった。
共通化しようとする場合、共通化したＩＯコントローラ
のＲＯＭには、複数種類の入出力装置を制御するファー
ムウェアを格納しておく必要があるが、そのような構成
とすると、ＲＯＭのメモリ容量が大きくなり価格が上昇
とするという問題点があった。
【０００９】本発明の課題は、入出力制御装置のファー
ムウェアを簡単に変更できるようにすることである。ま
た、メモリ容量を増やさずにハードウェアの共通化を図
ることである。
ムウェアを簡単に変更できるようにすることである。ま
た、メモリ容量を増やさずにハードウェアの共通化を図
ることである。
【００１０】
【課題を解決するための手段】図１は、本発明の原理説
明図である。少なくともプロセッサユニットと、補助記
憶装置と、その補助記憶装置を制御するファイルコント
ローラと、入出力装置を制御する入出力制御装置とから
なる計算機システムにおいて、入出力制御装置１は、自
装置に固有な識別子を有し、ファイルコントローラ２
は、その識別子を認識し、その識別子に該当するファー
ムウェアを補助記憶装置から読み出し、該当する入出力
制御装置にダウンロードする。
明図である。少なくともプロセッサユニットと、補助記
憶装置と、その補助記憶装置を制御するファイルコント
ローラと、入出力装置を制御する入出力制御装置とから
なる計算機システムにおいて、入出力制御装置１は、自
装置に固有な識別子を有し、ファイルコントローラ２
は、その識別子を認識し、その識別子に該当するファー
ムウェアを補助記憶装置から読み出し、該当する入出力
制御装置にダウンロードする。
【００１１】
【作用】本発明では、システム立ち上げ時に、ファイル
コントローラ３がそれぞれの入出力制御装置６、７の識
別子に対応するファームウェアを補助記憶装置２から読
み出し該当する入出力制御装置６、７にダウンロードし
ている。従って、開発段階、あるいは保守時にファーム
ウェアを変更する必要が生じても、補助記憶装置のファ
ームウェアを書き替えるだけで済み、ＲＯＭ等の交換を
する必要が無くなる。また、ファームウェアのダウンロ
ードにプロセッサを関与させていないので、プロセッサ
の負担が増えることも無い。
コントローラ３がそれぞれの入出力制御装置６、７の識
別子に対応するファームウェアを補助記憶装置２から読
み出し該当する入出力制御装置６、７にダウンロードし
ている。従って、開発段階、あるいは保守時にファーム
ウェアを変更する必要が生じても、補助記憶装置のファ
ームウェアを書き替えるだけで済み、ＲＯＭ等の交換を
する必要が無くなる。また、ファームウェアのダウンロ
ードにプロセッサを関与させていないので、プロセッサ
の負担が増えることも無い。
【００１２】
【実施例】以下、本発明の実施例を図面を参照しながら
説明する。図２は、本発明の第１実施例の計算機システ
ムの構成図である。
説明する。図２は、本発明の第１実施例の計算機システ
ムの構成図である。
【００１３】この第１実施例の計算機システムは、プロ
セッサユニット２１と、補助記憶装置２２と、補助記憶
装置２２を制御するファイルコントローラ２３と、入出
力装置２４、２５を制御するＩＯコントローラ２６、２
７とからなり、プロセッサユニット２１と各コントロー
ラ２３、２６、２７は、共通のシステムバス３１に接続
されている。
セッサユニット２１と、補助記憶装置２２と、補助記憶
装置２２を制御するファイルコントローラ２３と、入出
力装置２４、２５を制御するＩＯコントローラ２６、２
７とからなり、プロセッサユニット２１と各コントロー
ラ２３、２６、２７は、共通のシステムバス３１に接続
されている。
【００１４】この実施例の特徴は、計算機システムの立
ち上げ時に、各ＩＯコントローラの固有の識別子（ＩＤ
コード）をファイルコントローラ２３が認識し、それぞ
れの識別子に対応するファームウェアを補助記憶装置２
２から読み出し、該当するＩＯコントローラにダウンロ
ードすることである。
ち上げ時に、各ＩＯコントローラの固有の識別子（ＩＤ
コード）をファイルコントローラ２３が認識し、それぞ
れの識別子に対応するファームウェアを補助記憶装置２
２から読み出し、該当するＩＯコントローラにダウンロ
ードすることである。
【００１５】ＩＯコントローラ２６、２７は、それぞれ
マイクロプロセッサ２８ａ、２８ｂと２ポートＲＡＭ２
９ａ、２９ｂと自装置に固有なＩＤコードを有するＩＤ
部３０ａ、３０ｂとで構成されている。
マイクロプロセッサ２８ａ、２８ｂと２ポートＲＡＭ２
９ａ、２９ｂと自装置に固有なＩＤコードを有するＩＤ
部３０ａ、３０ｂとで構成されている。
【００１６】この実施例では、例えば図３(a) に示すシ
ェルフ３２のスロット位置３３、３４、３５・・・が、
同図(b) のシステムバス３１のアドレス空間のアドレス
ＡＤ１、ＡＤ２、ＡＤ３・・・に対応している。例え
ば、ボードに搭載されたＩＯコントローラ２６、２７が
シェルフ３２のスロット位置３３、３４に実装された状
態で、ファイルコントローラ２３によりアドレスＡＤ１
又はＡＤ２がアクセスされると、ＩＯコントローラ２６
のＩＤコード又はＩＯコントローラ２７のＩＤコードが
システムバス３１上に出力される。
ェルフ３２のスロット位置３３、３４、３５・・・が、
同図(b) のシステムバス３１のアドレス空間のアドレス
ＡＤ１、ＡＤ２、ＡＤ３・・・に対応している。例え
ば、ボードに搭載されたＩＯコントローラ２６、２７が
シェルフ３２のスロット位置３３、３４に実装された状
態で、ファイルコントローラ２３によりアドレスＡＤ１
又はＡＤ２がアクセスされると、ＩＯコントローラ２６
のＩＤコード又はＩＯコントローラ２７のＩＤコードが
システムバス３１上に出力される。
【００１７】ファイルコントローラ２３は、システムの
立ち上げ時にシェルフ３２の各スロット位置に対応する
アドレスを順にスキャンしていき、応答が無い場合には
該当するスロット位置にＩＯコントローラが実装されて
いないものと判断し、応答とリードデータが返ってきた
場合には、そのリードデータをそのアドレスに該当する
ＩＯコントローラのＩＤコードとして認識する。
立ち上げ時にシェルフ３２の各スロット位置に対応する
アドレスを順にスキャンしていき、応答が無い場合には
該当するスロット位置にＩＯコントローラが実装されて
いないものと判断し、応答とリードデータが返ってきた
場合には、そのリードデータをそのアドレスに該当する
ＩＯコントローラのＩＤコードとして認識する。
【００１８】このようにしてシェルフ３２の全スロット
位置に対応するアドレスをスキャンして、例えばＩＯコ
ントローラ２６及び２７のＩＤコードを認識したなら、
ファイルコントローラ２３は、補助記憶装置２２からそ
れぞれのＩＤコードに対応するファームウェアＦＷ１、
ＦＷ２を読み出し、それらのデータを該当するＩＯコン
トローラ２６、２７にダウンロードする。
位置に対応するアドレスをスキャンして、例えばＩＯコ
ントローラ２６及び２７のＩＤコードを認識したなら、
ファイルコントローラ２３は、補助記憶装置２２からそ
れぞれのＩＤコードに対応するファームウェアＦＷ１、
ＦＷ２を読み出し、それらのデータを該当するＩＯコン
トローラ２６、２７にダウンロードする。
【００１９】各ＩＯコントローラ２６、２７は、補助記
憶装置２２から出力されるファームウェアＦＷ１、ＦＷ
２を自装置のマイクロプロセッサ２８ａ、２８ｂの制御
の基にＲＡＭ２９ａ、２９ｂに格納する。
憶装置２２から出力されるファームウェアＦＷ１、ＦＷ
２を自装置のマイクロプロセッサ２８ａ、２８ｂの制御
の基にＲＡＭ２９ａ、２９ｂに格納する。
【００２０】各ＩＯコントローラ２６、２７は、ファー
ムウェアＦＷ１、ＦＷ２のダウンロードが終了したな
ら、自装置がＲＥＡＤＹ状態となったことをシステムバ
ス３１に表示し、自装置がアクセス可能であることをプ
ロセッサユニット２１に通知する。
ムウェアＦＷ１、ＦＷ２のダウンロードが終了したな
ら、自装置がＲＥＡＤＹ状態となったことをシステムバ
ス３１に表示し、自装置がアクセス可能であることをプ
ロセッサユニット２１に通知する。
【００２１】次に、図４は、補助記憶装置２２に記憶さ
れているファームウェアをＩＯコントローラ４１内に設
けたＥ2 ＰＲＯＭ４２にダウンロードする本発明の第２
実施例の構成図である。なお、ＩＯコントローラ４１以
外の部分は、図２の構成と同一である。
れているファームウェアをＩＯコントローラ４１内に設
けたＥ2 ＰＲＯＭ４２にダウンロードする本発明の第２
実施例の構成図である。なお、ＩＯコントローラ４１以
外の部分は、図２の構成と同一である。
【００２２】この実施例では、入出力装置２４を制御す
るファームウェアを一度Ｅ2 ＰＲＯＭ４２にダウンロー
ドすれば、次回以降のシステム立ち上げ時には、マイク
ロプロセッサ２８がＥ2 ＰＲＯＭ４２に記憶されている
ファームウェアをＲＡＭ２９に転送するだけでよい。
るファームウェアを一度Ｅ2 ＰＲＯＭ４２にダウンロー
ドすれば、次回以降のシステム立ち上げ時には、マイク
ロプロセッサ２８がＥ2 ＰＲＯＭ４２に記憶されている
ファームウェアをＲＡＭ２９に転送するだけでよい。
【００２３】従って、システム立ち上げ時にその都度補
助記憶装置２２からファームウェアをダウンロードする
場合に比べて、システムの立ち上げに要する時間を短縮
することができる。
助記憶装置２２からファームウェアをダウンロードする
場合に比べて、システムの立ち上げに要する時間を短縮
することができる。
【００２４】次に、図５(a) 、(b) は、ＩＯコントロー
ラを共通部＋周辺部で構成し、共通部のハードウェアを
複数のＩＯコントローラで共通にし、周辺部のＩＤを変
更することで種類の異なる入出力装置に対応できるよう
にした本発明の第３実施例のＩＯコントローラ４３、４
４の構成図である。
ラを共通部＋周辺部で構成し、共通部のハードウェアを
複数のＩＯコントローラで共通にし、周辺部のＩＤを変
更することで種類の異なる入出力装置に対応できるよう
にした本発明の第３実施例のＩＯコントローラ４３、４
４の構成図である。
【００２５】２台のＩＯコントローラ４３、４４は、入
出力装置２４、２５に依存しない共通のハードウェアか
らなるＩＯコントローラ共通部４５と、個々の入出力装
置２４、２５に対応したＩＯコントローラ周辺部４６、
４７とからなる。
出力装置２４、２５に依存しない共通のハードウェアか
らなるＩＯコントローラ共通部４５と、個々の入出力装
置２４、２５に対応したＩＯコントローラ周辺部４６、
４７とからなる。
【００２６】ＩＯコントローラ４３、４４のＩＯコント
ローラ共通部４５は、マイクロプロセッサ２８ａ、２８
ｂ、ＲＡＭ２９ａ、２９ｂ及びＩＤ部３０ａ、３０ｂか
らなる同一のハードウェアで構成されている。
ローラ共通部４５は、マイクロプロセッサ２８ａ、２８
ｂ、ＲＡＭ２９ａ、２９ｂ及びＩＤ部３０ａ、３０ｂか
らなる同一のハードウェアで構成されている。
【００２７】ＩＯコントローラ４３の周辺部４６は、入
出力装置２４用のＩＤコードをＩＤ部３０ａに設定する
ＩＤ設定部４８からなり、ＩＯコントローラ４４の周辺
部４７は、入出力装置２５用のＩＤコードをＩＤ部３０
ｂに設定するＩＤ設定部４９からなる。
出力装置２４用のＩＤコードをＩＤ部３０ａに設定する
ＩＤ設定部４８からなり、ＩＯコントローラ４４の周辺
部４７は、入出力装置２５用のＩＤコードをＩＤ部３０
ｂに設定するＩＤ設定部４９からなる。
【００２８】ＩＤ部３０ａ、３０ｂは、例えばデコーダ
等の回路からなり、ＩＤ設定部４８、４９から出力され
る情報をデコードして自装置に固有のＩＤコードをシス
テムバス３１上に送出する。
等の回路からなり、ＩＤ設定部４８、４９から出力され
る情報をデコードして自装置に固有のＩＤコードをシス
テムバス３１上に送出する。
【００２９】例えば、ファイルコントローラ２３が、所
定のアドレスをスキャンしてＩＯコントローラ４３のＩ
Ｄコードを認識すると、そのＩＤコードに対応するファ
ームウェアＦＷ１を補助記憶装置２２から読み出し、該
当するＩＯコントローラ４３にダウンロードする。ＩＯ
コントローラ４３側では、マイクロプロセッサ２８ａ
が、補助記憶装置２２からダウンロードされるファーム
ウェアＦＷ１をＲＡＭ２９ａに格納し、全てのデータを
格納したなら、ＲＥＡＤＹ状態となったことをプロセッ
サユニットに通知する。
定のアドレスをスキャンしてＩＯコントローラ４３のＩ
Ｄコードを認識すると、そのＩＤコードに対応するファ
ームウェアＦＷ１を補助記憶装置２２から読み出し、該
当するＩＯコントローラ４３にダウンロードする。ＩＯ
コントローラ４３側では、マイクロプロセッサ２８ａ
が、補助記憶装置２２からダウンロードされるファーム
ウェアＦＷ１をＲＡＭ２９ａに格納し、全てのデータを
格納したなら、ＲＥＡＤＹ状態となったことをプロセッ
サユニットに通知する。
【００３０】同様に、ファイルコントローラ２３が所定
のアドレスをスキャンしてＩＯコントローラ４４のＩＤ
コードを認識すると、そのＩＤコードに対応するファー
ムウェアＦＷ２を補助記憶装置２２から読み出し、該当
するＩＯコントローラ４４にダウンロードする。ＩＯコ
ントローラ４４側では、マイクロプロセッサ２８ｂが、
補助記憶装置２２からダウンロードされるファームウェ
アＦＷ２をＲＡＭ２９ｂに格納し、全てのデータを格納
したなら、ＲＥＡＤＹ状態となったことをプロセッサユ
ニットに通知する。
のアドレスをスキャンしてＩＯコントローラ４４のＩＤ
コードを認識すると、そのＩＤコードに対応するファー
ムウェアＦＷ２を補助記憶装置２２から読み出し、該当
するＩＯコントローラ４４にダウンロードする。ＩＯコ
ントローラ４４側では、マイクロプロセッサ２８ｂが、
補助記憶装置２２からダウンロードされるファームウェ
アＦＷ２をＲＡＭ２９ｂに格納し、全てのデータを格納
したなら、ＲＥＡＤＹ状態となったことをプロセッサユ
ニットに通知する。
【００３１】この実施例では、ＩＯコントローラを、複
数のＩＯコントローラで共通なハードウェアからなる共
通部と、自装置が制御する入出力装置用に固有な情報を
持った周辺部４６又は４７とで構成したので、ＩＯコン
トローラのハードウェアの共通化が図れ、設計効率を向
上させることができる。
数のＩＯコントローラで共通なハードウェアからなる共
通部と、自装置が制御する入出力装置用に固有な情報を
持った周辺部４６又は４７とで構成したので、ＩＯコン
トローラのハードウェアの共通化が図れ、設計効率を向
上させることができる。
【００３２】また、ハードウェアを共通化した場合に
も、個々のＩＯコントローラは自装置が制御しようとす
る入出力装置用のファームウェアだけを補助記憶装置２
２からダウンロードして自装置のＲＡＭに記憶できれば
よいので、メモリ容量が少なくてすむ。
も、個々のＩＯコントローラは自装置が制御しようとす
る入出力装置用のファームウェアだけを補助記憶装置２
２からダウンロードして自装置のＲＡＭに記憶できれば
よいので、メモリ容量が少なくてすむ。
【００３３】なお、入出力制御装置としては、通信を制
御する通信制御装置にも本発明は適用できる。
御する通信制御装置にも本発明は適用できる。
【００３４】
【発明の効果】本発明によれば、開発段階及び保守時の
ファームウェアの変更を補助記憶装置上で行うことがで
きるので、入出力制御装置のＲＯＭの交換等の作業が不
要となり、入出力制御装置の保守性、信頼性が向上す
る。また、この場合、各入出力制御装置へのファームウ
ェアのダウンロードはファイルコントローラにより行わ
れ、プロセッサが介在しないので、オペレータがシステ
ムの立ち上げ手順を意識する必要がなく、操作手順も簡
単になる。さらに、ＩＯコントローラを共通部と周辺部
との構成とすることにより、ハードウェアを共通化し設
計の効率を向上させることができる。また、この場合、
各入出力制御装置は、自装置が制御する入出力装置用の
ファームウェアを記憶するメモリを持てばよいので、Ｉ
Ｏコントローラに実装する必要のあるメモリ容量を少な
くできる。
ファームウェアの変更を補助記憶装置上で行うことがで
きるので、入出力制御装置のＲＯＭの交換等の作業が不
要となり、入出力制御装置の保守性、信頼性が向上す
る。また、この場合、各入出力制御装置へのファームウ
ェアのダウンロードはファイルコントローラにより行わ
れ、プロセッサが介在しないので、オペレータがシステ
ムの立ち上げ手順を意識する必要がなく、操作手順も簡
単になる。さらに、ＩＯコントローラを共通部と周辺部
との構成とすることにより、ハードウェアを共通化し設
計の効率を向上させることができる。また、この場合、
各入出力制御装置は、自装置が制御する入出力装置用の
ファームウェアを記憶するメモリを持てばよいので、Ｉ
Ｏコントローラに実装する必要のあるメモリ容量を少な
くできる。
【図１】本発明の原理説明図である。
【図２】第１実施例のシステム構成図である。
【図３】シェルフのスロット位置とアドレスとの関係の
説明図である。
説明図である。
【図４】第２実施例のＩＯコントローラの構成図であ
る。
る。
【図５】第３実施例のＩＯコントローラの構成図であ
る。
る。
【図６】従来の計算機システムの構成図である。
１ プロセッサユニット ２ 補助記憶装置 ３ ファイルコントローラ ６、７ 入出力制御装置
Claims (2)
- 【請求項１】少なくともプロセッサユニット（１）と、
補助記憶装置（２）と、該補助記憶装置（２）を制御す
るファイルコントローラ（３）と、入出力装置（４、
５）を制御する入出力制御装置（６、７）とからなる計
算機システムにおいて、 前記各入出力制御装置（６、７）が自装置に固有な識別
子を有し、 前記ファイルコントローラ（３）が前記識別子を認識
し、前記補助記憶装置（２）に記憶されている該識別子
に対応するファームウェアを該当する入出力制御装置
（６、７）にダウンロードすることを特徴とする計算機
システムの立ち上げ方式。 - 【請求項２】前記入出力制御装置（６、７）は、複数の
入出力制御装置（６、７）に共通なハードウェアで構成
された共通部と、個々の入出力装置（４、５）に対応し
た周辺部とからなり、該周辺部の識別子を変更すること
で異なる種類の入出力装置（４、５）に対応できるよう
にしたことを特徴とする請求項１記載の計算機システム
の立ち上げ方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3300247A JPH05134877A (ja) | 1991-11-15 | 1991-11-15 | 計算機システムの立ち上げ方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3300247A JPH05134877A (ja) | 1991-11-15 | 1991-11-15 | 計算機システムの立ち上げ方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05134877A true JPH05134877A (ja) | 1993-06-01 |
Family
ID=17882486
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3300247A Pending JPH05134877A (ja) | 1991-11-15 | 1991-11-15 | 計算機システムの立ち上げ方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05134877A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996029654A1 (fr) * | 1995-03-20 | 1996-09-26 | Hitachi, Ltd. | Systeme de commande de l'interface |
| JP2004287979A (ja) * | 2003-03-24 | 2004-10-14 | Toshiba Corp | ディスク制御装置及びディスク装置用制御プログラムの更新方法 |
| KR20160147924A (ko) * | 2014-04-30 | 2016-12-23 | 후아웨이 테크놀러지 컴퍼니 리미티드 | 제어 방법 및 제어 장치 |
-
1991
- 1991-11-15 JP JP3300247A patent/JPH05134877A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1996029654A1 (fr) * | 1995-03-20 | 1996-09-26 | Hitachi, Ltd. | Systeme de commande de l'interface |
| JP2004287979A (ja) * | 2003-03-24 | 2004-10-14 | Toshiba Corp | ディスク制御装置及びディスク装置用制御プログラムの更新方法 |
| KR20160147924A (ko) * | 2014-04-30 | 2016-12-23 | 후아웨이 테크놀러지 컴퍼니 리미티드 | 제어 방법 및 제어 장치 |
| JP2017516218A (ja) * | 2014-04-30 | 2017-06-15 | 華為技術有限公司Ｈｕａｗｅｉ Ｔｅｃｈｎｏｌｏｇｉｅｓ Ｃｏ．，Ｌｔｄ． | 制御方法及び制御デバイス |
| US10579394B2 (en) | 2014-04-30 | 2020-03-03 | Huawei Technologies Co., Ltd. | Control method and control device |
| EP3131241B1 (en) * | 2014-04-30 | 2020-03-25 | Huawei Technologies Co., Ltd. | Control method and control device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6381693B2 (en) | Arrangements having firmware support for different processor types | |
| US6081891A (en) | Video bios loading apparatus and a control method thereof | |
| US6401201B2 (en) | Arrangements offering firmware support for different input/output (I/O) types | |
| JPH05134877A (ja) | 計算機システムの立ち上げ方式 | |
| JP2001014017A (ja) | Ｎｃ工作機械用プログラム制御装置 | |
| EP1022697B1 (en) | Control apparatus for vending machine | |
| JPH06309265A (ja) | 情報処理装置におけるドライバプログラムの動的選択方法 | |
| JP3843189B2 (ja) | 光ディスクシステム制御チップおよび光ディスクシステムに使用される更新方法 | |
| JPH0778709B2 (ja) | プリンタ装置制御方式 | |
| GB2276257A (en) | Configuration-sensitive program loading. | |
| JPH05143315A (ja) | フアームウエアのバージヨンアツプ方法 | |
| JP5940419B2 (ja) | プログラマブルコントローラ | |
| JPS61221853A (ja) | プログラムロ−デイング方式 | |
| KR19980075433A (ko) | 교환시스템에서 단말기의 프로그램 로딩 방법 | |
| JPS62251832A (ja) | 電子計算機システム | |
| JPH04324566A (ja) | マルチプロセッサシステムのメモリマップ切換制御方式 | |
| JP3496436B2 (ja) | プログラマブルコントローラ | |
| JPH0754498B2 (ja) | 制御装置 | |
| JPH05241853A (ja) | プログラマブルコントローラ | |
| JPH04347757A (ja) | 周辺制御装置 | |
| JPH07219918A (ja) | 並列計算機のシステム立上げ方式 | |
| JPH0743953B2 (ja) | Ｒｏｍランダム書き込み装置 | |
| JPH05108966A (ja) | リアルタイム・メンテナンス方式 | |
| JPH0154719B2 (ja) | ||
| JPS58221426A (ja) | プログラムロ−ド方式 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20000606 |