JPH0513397B2 - - Google Patents
Info
- Publication number
- JPH0513397B2 JPH0513397B2 JP60163888A JP16388885A JPH0513397B2 JP H0513397 B2 JPH0513397 B2 JP H0513397B2 JP 60163888 A JP60163888 A JP 60163888A JP 16388885 A JP16388885 A JP 16388885A JP H0513397 B2 JPH0513397 B2 JP H0513397B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- superconducting
- silica
- oxide
- silica film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Classifications
-
- H01L39/24—
Landscapes
- Superconductor Devices And Manufacturing Methods Thereof (AREA)
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は超伝導配線間の絶縁膜の形成方法に関
するものである。
するものである。
ジヨセフソン接合素子を利用した超伝導集積回
路は、その高速性のため、超大型コンピユータの
構成要素として期待されている。これにはジヨセ
フソン接合素子の高速性を充分生かしたデバイス
設計を行う必要がある。中でも超伝導線路の持つ
インダクタンスは高速化を妨げる大きな要因とな
つており、インダクタンスを下げられるデバイス
構造が望まれている。超伝導線路のインダクタン
スを下げるためには、層間の絶縁膜をできるだけ
うすくする事が必要である。このことはメモリ動
作を高速化するために非常に重要な問題である。
さらに回路が高集積化されるにつれ信頼性の高い
絶縁膜が要求される。
路は、その高速性のため、超大型コンピユータの
構成要素として期待されている。これにはジヨセ
フソン接合素子の高速性を充分生かしたデバイス
設計を行う必要がある。中でも超伝導線路の持つ
インダクタンスは高速化を妨げる大きな要因とな
つており、インダクタンスを下げられるデバイス
構造が望まれている。超伝導線路のインダクタン
スを下げるためには、層間の絶縁膜をできるだけ
うすくする事が必要である。このことはメモリ動
作を高速化するために非常に重要な問題である。
さらに回路が高集積化されるにつれ信頼性の高い
絶縁膜が要求される。
（従来技術とその問題点）
第３図は従来の超伝導配線間絶縁膜形成方法の
第１の例を説明するための図である。従来、絶縁
膜としては抵抗加熱蒸着のSiOで形成した膜が多
用されている。これはジヨセフソン接合の温度耐
性が200℃〜300℃と低く、他の絶縁膜、例えばス
パツタ蒸着のSiO2膜やプラズマCVD法による
Si3N4等は、製造時に300℃以上の温度が必要と
なるので、不適当であるためである。しかしなが
ら第３図ａに示すごとくSiO膜２２は段差部分に
クラツクが発生しやすい。そのため、超伝導膜２
１，２３の間を完全に絶縁するためには、SiO膜
２２を超伝導膜２１より充分に厚く蒸着する必要
がある（第３図ｂ）。また超伝導膜２１，２３間
のコンタクトをとるために、SiO膜２２を蒸着し
たあと、反応性イオンエツチング等の技術により
コンタクトホールをあけ、その上に超伝導膜２３
を堆積する。コンタクトを完全にするため、また
SiO膜のクラツク部で段切れしないよう超伝導膜
２３はSiO膜２２より充分厚くする必要がある。
したがつて上層部にいくほど層間絶縁膜の厚さは
厚くなつてしまう。しかも、SiO膜はピンホール
の比較的多い膜であり、この事からもある程度の
厚さが必要となる。これらの事から超伝導線路の
インダクタンスを充分小さくする事ができず、従
来の絶縁膜の形成方法では高速化に限界があつ
た。
第１の例を説明するための図である。従来、絶縁
膜としては抵抗加熱蒸着のSiOで形成した膜が多
用されている。これはジヨセフソン接合の温度耐
性が200℃〜300℃と低く、他の絶縁膜、例えばス
パツタ蒸着のSiO2膜やプラズマCVD法による
Si3N4等は、製造時に300℃以上の温度が必要と
なるので、不適当であるためである。しかしなが
ら第３図ａに示すごとくSiO膜２２は段差部分に
クラツクが発生しやすい。そのため、超伝導膜２
１，２３の間を完全に絶縁するためには、SiO膜
２２を超伝導膜２１より充分に厚く蒸着する必要
がある（第３図ｂ）。また超伝導膜２１，２３間
のコンタクトをとるために、SiO膜２２を蒸着し
たあと、反応性イオンエツチング等の技術により
コンタクトホールをあけ、その上に超伝導膜２３
を堆積する。コンタクトを完全にするため、また
SiO膜のクラツク部で段切れしないよう超伝導膜
２３はSiO膜２２より充分厚くする必要がある。
したがつて上層部にいくほど層間絶縁膜の厚さは
厚くなつてしまう。しかも、SiO膜はピンホール
の比較的多い膜であり、この事からもある程度の
厚さが必要となる。これらの事から超伝導線路の
インダクタンスを充分小さくする事ができず、従
来の絶縁膜の形成方法では高速化に限界があつ
た。
続いて第４図に本発明の従来技術の第２の例を
示す。
示す。
超伝導膜３１上にSi酸化物を主成分とする被膜
を得るためのSi化合物を含む溶液（以下シリカフ
イルム溶液と呼ぶ）をスピン塗布し、数100℃の
熱処理により固化し、シリカフイルム３２を形成
する（第４図ａ）。該シリカフイルム３２の上部
にAl酸化膜３３をスパツタ蒸着法あるいはEB蒸
着法により数10nｍ堆積する（第４図ｂ）。次に
第４図ｃに示される如く、該Al酸化膜上に超伝
導膜３４をスパツタ蒸着法により堆積し、RIEに
よりパターン形成する。本発明によれば、シリカ
フイルム３２により超伝導膜３１の段差を緩和
し、滑らかな表面を呈する絶縁膜を得る事ができ
る。
を得るためのSi化合物を含む溶液（以下シリカフ
イルム溶液と呼ぶ）をスピン塗布し、数100℃の
熱処理により固化し、シリカフイルム３２を形成
する（第４図ａ）。該シリカフイルム３２の上部
にAl酸化膜３３をスパツタ蒸着法あるいはEB蒸
着法により数10nｍ堆積する（第４図ｂ）。次に
第４図ｃに示される如く、該Al酸化膜上に超伝
導膜３４をスパツタ蒸着法により堆積し、RIEに
よりパターン形成する。本発明によれば、シリカ
フイルム３２により超伝導膜３１の段差を緩和
し、滑らかな表面を呈する絶縁膜を得る事ができ
る。
さらに、超伝導膜３４をパターニングするRIE
条件（例えばCF4ガス5Pa）ではAl酸化膜３３は
ほとんどエツチングされず（例えば超伝導膜を
Nbとすると、Al酸化膜のエツチング速度はNb
の1/30）、Al酸化膜３３は超伝導膜３４の下地絶
縁膜として適当である。しかしながらシリカフイ
ルム３２は熱処理の時、大きな体積収縮があり、
下地材料との接着性や、熱膨張係数の違い等によ
り、クラツクやはがれが生じる可能性がある。超
伝導膜の配線上にシリカフイルムを塗布、焼成し
た状態の実験結果によればシリカフイルムにクラ
ツクが生じた。これはシリカフイルムと、超伝導
膜との熱膨張係数の違いや、付着力の弱さ等が原
因となりシリカフイルムの内部応力がクラツクと
なりあらわれたものと考えられる。このように従
来のシリカフイルムを使用した絶縁膜ではクラツ
クやはがれの問題が生じていた。
条件（例えばCF4ガス5Pa）ではAl酸化膜３３は
ほとんどエツチングされず（例えば超伝導膜を
Nbとすると、Al酸化膜のエツチング速度はNb
の1/30）、Al酸化膜３３は超伝導膜３４の下地絶
縁膜として適当である。しかしながらシリカフイ
ルム３２は熱処理の時、大きな体積収縮があり、
下地材料との接着性や、熱膨張係数の違い等によ
り、クラツクやはがれが生じる可能性がある。超
伝導膜の配線上にシリカフイルムを塗布、焼成し
た状態の実験結果によればシリカフイルムにクラ
ツクが生じた。これはシリカフイルムと、超伝導
膜との熱膨張係数の違いや、付着力の弱さ等が原
因となりシリカフイルムの内部応力がクラツクと
なりあらわれたものと考えられる。このように従
来のシリカフイルムを使用した絶縁膜ではクラツ
クやはがれの問題が生じていた。
（発明の目的）
本発明の目的は上記従来例の問題点を解決する
ための超伝導配線間の絶縁膜の形成方法を提案す
る事にある。
ための超伝導配線間の絶縁膜の形成方法を提案す
る事にある。
（発明の構成）
本発明によれば少なくとも下地絶縁膜上に所望
のパターンを有する第１の超伝導配線及び第２の
超伝導配線間の絶縁体として該第１の超伝導配線
上及び前記下地絶縁膜上に第１の超伝導配線の膜
厚よりも薄い第１のSi酸化膜を形成し、該第１の
Si酸化膜上部にSi酸化物を主成分とする被膜を得
るためにSi化合物を含む溶液を塗布及び焼成する
事により、第２の絶縁層を形成し、該第２の絶縁
層上部に第２の超伝導配線のエツチング速度より
小さなエツチング速度を有する第３の絶縁層を形
成する工程を含む事を特徴とする超伝導配線の形
成方法が得られる。
のパターンを有する第１の超伝導配線及び第２の
超伝導配線間の絶縁体として該第１の超伝導配線
上及び前記下地絶縁膜上に第１の超伝導配線の膜
厚よりも薄い第１のSi酸化膜を形成し、該第１の
Si酸化膜上部にSi酸化物を主成分とする被膜を得
るためにSi化合物を含む溶液を塗布及び焼成する
事により、第２の絶縁層を形成し、該第２の絶縁
層上部に第２の超伝導配線のエツチング速度より
小さなエツチング速度を有する第３の絶縁層を形
成する工程を含む事を特徴とする超伝導配線の形
成方法が得られる。
（発明の構成の詳細な説明）
超伝導配線の自己インダクタンスは単位電流を
流した時に蓄えられる磁気的エネルギで定義され
る。今、配線とグランドプレーン間の絶縁膜の厚
さをto、配線の巾をｗとすると、自己インダクタ
ンスＬは超伝導体中に磁気がλLの距離まで侵入
している事を考慮して、Ｌ＝μo（to＋2〓Ｌ）／ｗ
で近似できる。（ただしμoは透磁率、配線の厚さ
tsはts≫λL＞ALとする。）従つて層間の絶縁膜が
厚くなるとインダクタンスは大きくなる。特に微
細化が進みｗが小さくなるとさらにインダクタン
スは増し、高速化の妨げになる。インダクタンス
を下げるために絶縁膜を薄くする事は不可欠な技
術となる。
流した時に蓄えられる磁気的エネルギで定義され
る。今、配線とグランドプレーン間の絶縁膜の厚
さをto、配線の巾をｗとすると、自己インダクタ
ンスＬは超伝導体中に磁気がλLの距離まで侵入
している事を考慮して、Ｌ＝μo（to＋2〓Ｌ）／ｗ
で近似できる。（ただしμoは透磁率、配線の厚さ
tsはts≫λL＞ALとする。）従つて層間の絶縁膜が
厚くなるとインダクタンスは大きくなる。特に微
細化が進みｗが小さくなるとさらにインダクタン
スは増し、高速化の妨げになる。インダクタンス
を下げるために絶縁膜を薄くする事は不可欠な技
術となる。
本発明は超伝導膜間の絶縁膜として、Si化合物
を含む溶液を塗布し、固化する事により得られる
Si酸化物（以下シリカフイルムと呼ぶ）を含む三
層絶縁膜を採用する事で、層間絶縁膜を薄くし超
伝導線路のインダクタンスを下げる事を可能とす
る超伝導配線間の絶縁膜の形成方法である。シリ
カフイルム溶液は液体であるので凹凸のある面に
滴下すると液体は凹凸面にそつて侵入し滑らかな
表面を呈して、平坦な部分ではうすく塗布され、
凹凸部を緩和してしまう。またシリカフイルム塗
布前にシリカフイルムと化学組成上、同系統のSi
酸化膜を蒸着する事により、シリカフイルムに生
じるクラツクやはがれを防止できる。なぜならば
シリカフイルムとSi酸化膜との熱膨張係数の差が
小さいためと考えられる。さらにシリカフイルム
上には、超伝導膜のエツチング時に良好なストツ
パーとなるように、超伝導膜のエツチング速度よ
り充分小さなエツチング速度を有する絶縁膜を形
成する。
を含む溶液を塗布し、固化する事により得られる
Si酸化物（以下シリカフイルムと呼ぶ）を含む三
層絶縁膜を採用する事で、層間絶縁膜を薄くし超
伝導線路のインダクタンスを下げる事を可能とす
る超伝導配線間の絶縁膜の形成方法である。シリ
カフイルム溶液は液体であるので凹凸のある面に
滴下すると液体は凹凸面にそつて侵入し滑らかな
表面を呈して、平坦な部分ではうすく塗布され、
凹凸部を緩和してしまう。またシリカフイルム塗
布前にシリカフイルムと化学組成上、同系統のSi
酸化膜を蒸着する事により、シリカフイルムに生
じるクラツクやはがれを防止できる。なぜならば
シリカフイルムとSi酸化膜との熱膨張係数の差が
小さいためと考えられる。さらにシリカフイルム
上には、超伝導膜のエツチング時に良好なストツ
パーとなるように、超伝導膜のエツチング速度よ
り充分小さなエツチング速度を有する絶縁膜を形
成する。
以下、本発明について実施例を示す図面を参照
して説明する。
して説明する。
実施例 １
第１図は本発明の第１の実施例を説明するため
の図である。
の図である。
第１図ａはスパツタ蒸着法により堆積し、反応
性イオンエツチング（RIE）によりパターン形成
した超伝導膜１の上に、抵抗加熱蒸着法による
SiO膜５を非常に薄く（数ｎｍ）蒸着し、その上
にシリカフイルム溶液をスピン塗布し、数100℃
の熱処理により固化し、シリカフイルム２を形成
した状態を示す。シリカフイルム溶液は液体状で
あるので凹凸のある面に滴下すると、液体は凹凸
面にそつて侵入し滑らかな表面を呈して凹凸部分
を緩和してしまう。さらにシリカフイルム溶液の
濃度を適当に選ぶ事により段差部分はなだらかな
傾斜がつき、平坦な部分ではうすく塗布され、段
差を解消する事ができる。さらに本発明において
は、シリカフイルムの塗布前にSiO膜を蒸着する
事により、シリカフイルムのはがれ等を妨いでい
る。なぜならば、シリカフイルムはSi酸化物を主
成分とするためSiO膜と同質であり、熱膨張係数
の差が小さく、密着性が増すためである。次に第
１図ｂに示されるようにAl酸化膜３をスパツタ
蒸着法あるいはEB蒸着法により数10nｍ堆積す
る。続いて第１図ｃに示される如く、該Al酸化
膜上に超伝導膜４をスパツタ蒸着法により堆積
し、RIEによりパターン形成し、超伝導配線を実
現する。該超伝導膜４のパターン形成時のRIE条
件は、例えばCF4ガス5Paに設定される。この条
件下でのAl酸化膜３のエツチング速度は超伝導
膜４のエツチング速度の約1/30以下と非常に小さ
い。従つてAl酸化膜３は超伝導膜４をエツチン
グする際の下地絶縁膜として適当であると考えら
れる。
性イオンエツチング（RIE）によりパターン形成
した超伝導膜１の上に、抵抗加熱蒸着法による
SiO膜５を非常に薄く（数ｎｍ）蒸着し、その上
にシリカフイルム溶液をスピン塗布し、数100℃
の熱処理により固化し、シリカフイルム２を形成
した状態を示す。シリカフイルム溶液は液体状で
あるので凹凸のある面に滴下すると、液体は凹凸
面にそつて侵入し滑らかな表面を呈して凹凸部分
を緩和してしまう。さらにシリカフイルム溶液の
濃度を適当に選ぶ事により段差部分はなだらかな
傾斜がつき、平坦な部分ではうすく塗布され、段
差を解消する事ができる。さらに本発明において
は、シリカフイルムの塗布前にSiO膜を蒸着する
事により、シリカフイルムのはがれ等を妨いでい
る。なぜならば、シリカフイルムはSi酸化物を主
成分とするためSiO膜と同質であり、熱膨張係数
の差が小さく、密着性が増すためである。次に第
１図ｂに示されるようにAl酸化膜３をスパツタ
蒸着法あるいはEB蒸着法により数10nｍ堆積す
る。続いて第１図ｃに示される如く、該Al酸化
膜上に超伝導膜４をスパツタ蒸着法により堆積
し、RIEによりパターン形成し、超伝導配線を実
現する。該超伝導膜４のパターン形成時のRIE条
件は、例えばCF4ガス5Paに設定される。この条
件下でのAl酸化膜３のエツチング速度は超伝導
膜４のエツチング速度の約1/30以下と非常に小さ
い。従つてAl酸化膜３は超伝導膜４をエツチン
グする際の下地絶縁膜として適当であると考えら
れる。
シリカフイルムは本来500℃以上の高温で固化
する事が望ましいが、ジヨセフソン集積回路にお
いてジヨセフソン接合を形成後の工程では、接合
特性の劣化防止のため200℃程度で固化せざるを
得ない。そのためシリカフイルムの強度やフツ化
物耐性等の点で問題が残るが、ここではシリカフ
イルムの上層にAl酸化膜を形成する事でこの問
題も解決している。シリカフイルムの表面はなめ
らかで、ほぼ平坦な形状を有しているのでAl酸
化膜の膜厚も数ｎｍと薄くする事が可能である。
する事が望ましいが、ジヨセフソン集積回路にお
いてジヨセフソン接合を形成後の工程では、接合
特性の劣化防止のため200℃程度で固化せざるを
得ない。そのためシリカフイルムの強度やフツ化
物耐性等の点で問題が残るが、ここではシリカフ
イルムの上層にAl酸化膜を形成する事でこの問
題も解決している。シリカフイルムの表面はなめ
らかで、ほぼ平坦な形状を有しているのでAl酸
化膜の膜厚も数ｎｍと薄くする事が可能である。
このようにSiO膜５とシリカフイルム２とAl酸
化膜３の三層構造により、ステツプカバレージの
良好な、かつ膜はがれなどの少ない薄い絶縁膜を
得ることができる。この方法によれば層間絶縁膜
の厚さを非常に薄くできるため配線のインダクタ
ンスを下げる事が可能で回路の高速化の効果が得
られる。なおここでは、超伝導膜１，４をスパツ
タ蒸着法で形成した場合を述べたが、EB蒸着法
で形成することも可能である。
化膜３の三層構造により、ステツプカバレージの
良好な、かつ膜はがれなどの少ない薄い絶縁膜を
得ることができる。この方法によれば層間絶縁膜
の厚さを非常に薄くできるため配線のインダクタ
ンスを下げる事が可能で回路の高速化の効果が得
られる。なおここでは、超伝導膜１，４をスパツ
タ蒸着法で形成した場合を述べたが、EB蒸着法
で形成することも可能である。
さらに、絶縁被膜としてシリカフイルムとAl
酸化膜を用いたが、拡散のための不純物が添加さ
れたシリカフイルムも、本実施例と同様に用いる
事が可能であり、またAl酸化膜に代えて、CF4に
エツチングされにくい他の絶縁膜を用いる事も可
能である。
酸化膜を用いたが、拡散のための不純物が添加さ
れたシリカフイルムも、本実施例と同様に用いる
事が可能であり、またAl酸化膜に代えて、CF4に
エツチングされにくい他の絶縁膜を用いる事も可
能である。
実施例 ２
第２図は本発明の第２の実施例を説明するため
の図である。この実施例はコンタクトホールの形
成をともなつた本発明の好ましい実施例である。
の図である。この実施例はコンタクトホールの形
成をともなつた本発明の好ましい実施例である。
第２図ａはスパツタ蒸着法により堆積し、反応
性イオンエツチング（RIE）によりパターン形成
した超伝導膜１１の上に、抵抗加熱蒸着法による
SiO膜１７を非常に薄く（数ｎｍ）蒸着し、その
上にシリカフイルム溶液をスピン塗布し、数100
℃の熱処理により固化し、シリカフイルム１２を
形成した状態を示す。シリカフイルム溶液は液体
状であるので凹凸のある面に滴下すると、液体は
凹凸面にそつて侵入し滑らかな表面を呈して凹凸
部分を緩和してしまう。さらにシリカフイルム溶
液の濃度を適当に選ぶ事により段差部分はなだら
かな傾斜がつき、平坦な部分ではうすく塗布さ
れ、段差を解消する事ができる。またシリカフイ
ルムの塗布前にSiO膜を蒸着する事により、シリ
カフイルムのはがれ等を防ぐことができる。なぜ
ならば、シリカフイルムはSi酸化物を主成分とす
るためSiO膜と同質であり、熱膨張係数の差が小
さく、密着性が増すためである。次にレジストス
テンシル１３をコンタクトホールの部分に形成し
（第２図ｂ）、Al酸化膜１４，１５をスパツタ蒸
着法、あるいはEB蒸着法により、数10nｍ蒸着す
る（第２図ｃ）。続いてリフトオフによりレジス
トステンシル１３及びAl酸化膜１５を除去した
後CF4ガス等を用いたRIEによりシリカフイルム
１２、及びSiO膜１７にコンタトホールをあける
（第２図ｄ）。この時、Al酸化膜１５のエツチン
グ速度はシリカフイルム１２、SiO膜１７のそれ
に比べ、1/10〜1/20と小さいのでコンタクトホー
ルをエツチングする時のマスクとしてAl酸化膜
１５を使用する事ができる。次に超伝導膜１６を
スパツタ蒸着法により堆積し、RIEによりパター
ン形成し超伝導配線を実現する（第２図ｅ）。該
超伝導膜１６のパターン形成時のRIE条件は、例
えばCF4ガス5Pa等である。この条件下でのAl酸
化膜のエツチング速度は超伝導膜のエツチング速
度の約1/30以下と非常に小さい。従つてAl酸化
膜１４は超伝導膜１６をエツチングする際の下地
絶縁膜としては適当であると考えられる。またシ
リカフイルム１２は本来500℃以上の高温で固化
する事が望ましいが、ジヨセフソン集積回路にお
いてジヨセフソン接合、形成後の工程では、接合
特性の劣化防止のため200℃程度で固化せざるを
得ない。そのためシリカフイルムの強度やフツ化
物耐性等の点で問題が残るが、ここではシリカフ
イルムの上層にAl酸化膜を形成する事でこの問
題を解決している。シリカフイルムの表面はなめ
らかで、ほぼ平坦な形状を有しているのでAl酸
化膜の膜厚も数ｎｍと薄くする事が可能である。
このようにSiO膜１７とシリカフイルム１２とAl
酸化膜１５の三層構造により、ステツプカバレー
ジの良好な、またピンホールも少ない、かつ薄い
絶縁膜を得ることができる。この方法によれば層
間絶縁膜の厚さを非常に薄くできるため配線のイ
ンダクタンスを下げる事が可能で回路の高速化の
効果が得られる。なおここでは、超伝導膜１１，
１６をスパツタ蒸着法で形成した場合を述べた
が、EB蒸着法で形成することも可能である。
性イオンエツチング（RIE）によりパターン形成
した超伝導膜１１の上に、抵抗加熱蒸着法による
SiO膜１７を非常に薄く（数ｎｍ）蒸着し、その
上にシリカフイルム溶液をスピン塗布し、数100
℃の熱処理により固化し、シリカフイルム１２を
形成した状態を示す。シリカフイルム溶液は液体
状であるので凹凸のある面に滴下すると、液体は
凹凸面にそつて侵入し滑らかな表面を呈して凹凸
部分を緩和してしまう。さらにシリカフイルム溶
液の濃度を適当に選ぶ事により段差部分はなだら
かな傾斜がつき、平坦な部分ではうすく塗布さ
れ、段差を解消する事ができる。またシリカフイ
ルムの塗布前にSiO膜を蒸着する事により、シリ
カフイルムのはがれ等を防ぐことができる。なぜ
ならば、シリカフイルムはSi酸化物を主成分とす
るためSiO膜と同質であり、熱膨張係数の差が小
さく、密着性が増すためである。次にレジストス
テンシル１３をコンタクトホールの部分に形成し
（第２図ｂ）、Al酸化膜１４，１５をスパツタ蒸
着法、あるいはEB蒸着法により、数10nｍ蒸着す
る（第２図ｃ）。続いてリフトオフによりレジス
トステンシル１３及びAl酸化膜１５を除去した
後CF4ガス等を用いたRIEによりシリカフイルム
１２、及びSiO膜１７にコンタトホールをあける
（第２図ｄ）。この時、Al酸化膜１５のエツチン
グ速度はシリカフイルム１２、SiO膜１７のそれ
に比べ、1/10〜1/20と小さいのでコンタクトホー
ルをエツチングする時のマスクとしてAl酸化膜
１５を使用する事ができる。次に超伝導膜１６を
スパツタ蒸着法により堆積し、RIEによりパター
ン形成し超伝導配線を実現する（第２図ｅ）。該
超伝導膜１６のパターン形成時のRIE条件は、例
えばCF4ガス5Pa等である。この条件下でのAl酸
化膜のエツチング速度は超伝導膜のエツチング速
度の約1/30以下と非常に小さい。従つてAl酸化
膜１４は超伝導膜１６をエツチングする際の下地
絶縁膜としては適当であると考えられる。またシ
リカフイルム１２は本来500℃以上の高温で固化
する事が望ましいが、ジヨセフソン集積回路にお
いてジヨセフソン接合、形成後の工程では、接合
特性の劣化防止のため200℃程度で固化せざるを
得ない。そのためシリカフイルムの強度やフツ化
物耐性等の点で問題が残るが、ここではシリカフ
イルムの上層にAl酸化膜を形成する事でこの問
題を解決している。シリカフイルムの表面はなめ
らかで、ほぼ平坦な形状を有しているのでAl酸
化膜の膜厚も数ｎｍと薄くする事が可能である。
このようにSiO膜１７とシリカフイルム１２とAl
酸化膜１５の三層構造により、ステツプカバレー
ジの良好な、またピンホールも少ない、かつ薄い
絶縁膜を得ることができる。この方法によれば層
間絶縁膜の厚さを非常に薄くできるため配線のイ
ンダクタンスを下げる事が可能で回路の高速化の
効果が得られる。なおここでは、超伝導膜１１，
１６をスパツタ蒸着法で形成した場合を述べた
が、EB蒸着法で形成することも可能である。
さらに絶縁被膜としてシリカフイルムとAl酸
化膜を用いたが、その他拡散のための不純物など
を含むシリカフイルムを用いる事も可能であり、
またAl酸化膜に代えて、CF4にエツチングされに
くい他の絶縁膜を用いる事も可能である。
化膜を用いたが、その他拡散のための不純物など
を含むシリカフイルムを用いる事も可能であり、
またAl酸化膜に代えて、CF4にエツチングされに
くい他の絶縁膜を用いる事も可能である。
（本発明の効果）
本発明の形成方法によれば、絶縁膜としてSiO
膜、シリカフイルム、Al酸化膜等の三層構造の
絶縁膜を用いる事により、ステツプカバレージが
良好でしかも200nｍ前後の薄い信頼性の高い絶
縁膜を実現する事ができる。
膜、シリカフイルム、Al酸化膜等の三層構造の
絶縁膜を用いる事により、ステツプカバレージが
良好でしかも200nｍ前後の薄い信頼性の高い絶
縁膜を実現する事ができる。
特にシリカフイルム塗布前にSi酸化膜を蒸着す
る事により、シリカフイルムのクラツクやはがれ
を防止できて、信頼性を向上できる。また絶縁層
をうすくする事により配線のインダクタンスの低
下がはかられ、ジヨセフソン接合の高速性を充分
生かした回路を実現できる効果が得られる。
る事により、シリカフイルムのクラツクやはがれ
を防止できて、信頼性を向上できる。また絶縁層
をうすくする事により配線のインダクタンスの低
下がはかられ、ジヨセフソン接合の高速性を充分
生かした回路を実現できる効果が得られる。
第１図、第２図は本発明の第１、及び第２の実
施例を示す製造工程の断面図であり、第３図、第
４図は従来の超伝導配線間の絶縁膜の形成方法の
一例としてSiO膜、またはシリカフイルム等より
なる絶縁膜を用いた製造工程の断面図である。 それぞれの図において１，４，１１，１６，２
１，２３，３１，３４……超伝導膜、２，１２，
３２……シリカフイルム、３，１４，１５，３３
……Al酸化膜、５，１７，２２……SiO膜、１３
……レジストステンシルを示す。
施例を示す製造工程の断面図であり、第３図、第
４図は従来の超伝導配線間の絶縁膜の形成方法の
一例としてSiO膜、またはシリカフイルム等より
なる絶縁膜を用いた製造工程の断面図である。 それぞれの図において１，４，１１，１６，２
１，２３，３１，３４……超伝導膜、２，１２，
３２……シリカフイルム、３，１４，１５，３３
……Al酸化膜、５，１７，２２……SiO膜、１３
……レジストステンシルを示す。
Claims (1)
- １ 少なくとも下地絶縁膜上に所望のパターンを
有する第１の超伝導配線及び第２の超伝導配線間
の絶縁体として該第１の超伝導配線上、及び下地
絶縁膜上に該第１の超伝導配線の膜厚よりも薄い
第１のSi酸化膜を形成し、該第１のSi酸化膜上部
にSi酸化物を主成分とする被膜を得るためにSi化
合物を含む溶液を塗布及び焼成する事により第２
の絶縁層を形成し、該第２の絶縁層上部に第２の
超伝導配線のエツチング速度より小さなエツチン
グ速度を有する第３の絶縁層を形成する工程を含
む事を特徴とする超伝導配線の形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60163888A JPS6225474A (ja) | 1985-07-26 | 1985-07-26 | 超伝導配線間絶縁膜の形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP60163888A JPS6225474A (ja) | 1985-07-26 | 1985-07-26 | 超伝導配線間絶縁膜の形成方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6225474A JPS6225474A (ja) | 1987-02-03 |
| JPH0513397B2 true JPH0513397B2 (ja) | 1993-02-22 |
Family
ID=15782704
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP60163888A Granted JPS6225474A (ja) | 1985-07-26 | 1985-07-26 | 超伝導配線間絶縁膜の形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6225474A (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS59105339A (ja) * | 1982-12-08 | 1984-06-18 | Nec Corp | 半導体装置の製造方法 |
-
1985
- 1985-07-26 JP JP60163888A patent/JPS6225474A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6225474A (ja) | 1987-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4894351A (en) | Method for making a silicon IC with planar double layer metal conductors system | |
| JP2004128437A (ja) | 超伝導集積回路及びその作製方法 | |
| JPH07114236B2 (ja) | 配線構造の製造方法 | |
| JPH0226055A (ja) | 半導体装置の製造方法 | |
| WO1987002828A1 (en) | Glass intermetal dielectric | |
| JPS61180458A (ja) | 半導体装置の製造方法 | |
| JPH0513397B2 (ja) | ||
| KR950006343B1 (ko) | 반도체 장치의 제조방법 | |
| JPH0513396B2 (ja) | ||
| JPH0330992B2 (ja) | ||
| JPH0346977B2 (ja) | ||
| JPS61196555A (ja) | 多層配線の形成方法 | |
| JPH0334675B2 (ja) | ||
| JPS6379347A (ja) | 半導体装置の製造方法 | |
| JPH0231448A (ja) | 半導体装置の製造方法 | |
| JPS63182839A (ja) | 半導体装置 | |
| JPS61144083A (ja) | ジヨセフソン接合素子の形成方法 | |
| JPH058596B2 (ja) | ||
| JPS639660B2 (ja) | ||
| JPH0319222A (ja) | 半導体装置の製造方法 | |
| JPS63224273A (ja) | ジヨセフソン接合素子とその作製方法 | |
| JPH0481876B2 (ja) | ||
| JPH0226054A (ja) | 半導体装置の製造方法 | |
| JPS618954A (ja) | 多層配線の形成方法 | |
| JPS6322067B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |