JPH0513367A - 半導体集積回路装置の製造方法 - Google Patents

Abstract

(57)【要約】 【目的】 半導体集積回路装置の製造プロセスの工程数
を低減する。半導体集積回路装置の電気的信頼性を高め
る。 【構成】 半導体集積回路装置の製造方法において、配
線４上の層間絶縁膜５に接続孔６Ａを形成した後、この
接続孔６Ａ内の表面上及び層間絶縁膜５上に導体層７を
形成する工程と、前記層間絶縁膜５上の導体層７を異方
性エッチングで除去する工程と、前記接続孔６Ａの導体
層７上に選択ＣＶＤ法で選択的に導体層８を成長させ、
この導体層８で接続孔６Ａ内を埋込む工程と、前記層間
絶縁膜５上に配線９を形成し、この配線９の一部を接続
孔６Ａ内の導体層８に接続する工程とを備える。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、半導体集積回路装置に
関し、特に、第１導体層上の層間絶縁膜に形成された接
続孔内に気相化学成長法(選択ＣＶＤ法)で選択的に第２
導体層を埋込み、前記層間絶縁膜上に形成される第３導
体層を第２導体層を通して第１導体層に電気的に接続す
る半導体集積路回路装置に適用して有効な技術に関する
ものである。

【０００２】

【従来の技術】半導体集積回路装置において、半導体素
子間を電気的に接続する配線は、高集積化に伴い微細化
の傾向にある。この配線の微細化は、例えば２層配線構
造を有する半導体集積回路装置において、下層配線に上
層配線を電気的に接続するための層間絶縁膜に形成され
る接続孔のアスペクト比(深さ／直径)を増大している。
このため、接続孔部で上層配線のステップカバレッジが
低下し、接続不良を生じるという問題があった。

【０００３】そこで、このような接続孔部における技術
的な課題を解決する技術として、下層配線上の層間絶縁
膜に形成された接続孔内に気相化学成長法(選択ＣＶＤ
法)で選択的に導体層(例えばタングステン(Ｗ)膜)を埋
込み、前記層間絶縁膜上に形成される上層配線を前記導
体層を通して下層配線に電気的に接続する半導体集積回
路装置の開発が行なわれている。

【０００４】この種の半導体集積回路装置は例えばＩＥ
ＤＭ９０、Ｔech Ｄigest ３.７.１(Ｋ.Ｋ.Ｙoung(Ｈ
Ｐ))に記載されているように、以下の製造方法で形成さ
れる。

【０００５】まず、下層配線上の層間絶縁膜にこの下層
配線の表面の一部が露出する接続孔を形成する。次に、
前記接続孔内から露出する下層配線上、接続孔内の側壁
上及び前記層間絶縁膜上に例えばＣＶＤ法で堆積したタ
ングステン膜を形成する。次に、前記タングステン膜上
の全面にフォトレジスト膜を塗布し、前記接続孔内にフ
ォトレジスト膜を埋込む。次に、ベーク処理を施した
後、前記フォトレジスト膜を全面エッチングし、前記接
続孔内にフォトレジスト膜を残存させる。このフォトレ
ジスト膜は自己整合で形成される。次に、前記接続孔内
のフォトレジスト膜をエッチングマスクとして使用し、
層間絶縁膜上のタングステン膜を例えば異方性エッチン
グで除去して、接続孔内にタングステン膜を残存させ
る。次に、前記接続孔内のフォトレジスト膜を除去した
後、接続孔内のタングステン膜上に選択ＣＶＤ法で選択
的に導体層(例えばタングステン膜)を成長させ、この導
体層で接続孔内を埋込む。この後、前記層間絶縁膜上に
上層配線を形成し、この上層配線の一部を接続孔内の導
体層に接続する。これにより、下層配線に導体層を通し
て上層配線を電気的に接続する半導体集積回路装置が形
成される。このように形成される半導体集積回路装置
は、接続孔内に形成されたタングステン膜で、接続孔内
に埋込まれる導体層と、この接続孔内の側壁及び接続孔
内の下層配線との接着性を高めている。

【０００６】

【発明が解決しようとする課題】本発明者は、前述の半
導体集積回路装置の製造方法について検討した結果、以
下の問題点を見出した。

【０００７】前記半導体集積回路装置は、接続孔内に自
己整合で埋込まれたフォトレジスト膜をエッチングマス
クとして使用し、層間絶縁膜上のタングステン膜を除去
して、接続孔内にタングステン膜を残存させている。こ
のため、接続孔内にフォトレジスト膜を埋込む工程及び
このフォトレジスト膜を除去する工程に相当する分、半
導体集積回路装置の製造プロセスの工程数が増大する。

【０００８】また、接続孔内に埋込まれたフォトレジス
ト膜をエッチングマスクとして使用しているので、接続
孔内のタングステン膜がフォトレジスト膜に含まれる汚
染物質や剥離液に含まれる汚染物質等により汚染され、
このタングステン膜を核として成長する導体層の膜質が
低下し、半導体集積回路装置の電気的信頼性が低下す
る。

【０００９】本発明の目的は、半導体集積回路装置の製
造プロセスの工程数を低減することが可能な技術を提供
することにある。

【００１０】本発明の他の目的は、前記目的を達成する
と共に、半導体集積回路装置の電気的信頼性を高めるこ
とが可能な技術を提供することにある。

【００１１】本発明の前記ならびにその他の目的と新規
な特徴は、本明細書の記述及び添付図面によって明らか
になるであろう。

【００１２】

【課題を解決するための手段】本願において開示される
発明のうち、代表的なものの概要を簡単に説明すれば、
下記のとおりである。

【００１３】第１導体層上に層間絶縁膜を形成し、この
層間絶縁膜に前記第１導体層の表面の一部が露出する接
続孔を形成し、この接続孔内に気相化学成長法で選択的
に第２導体層を埋込み、この後、前記層間絶縁膜上に第
２導体層を通して前記第１導体層と電気的に接続する第
３導体層を形成する半導体集積回路装置の製造方法にお
いて、前記第１導体層上に層間絶縁膜を形成する工程
と、前記層間絶縁膜の第１導体層上の一部にこの第１導
体層の表面が露出する接続孔を形成する工程と、前記接
続孔内から露出する第１導体層の表面上、接続孔内の側
壁上及び前記層間絶縁膜上に第４導体層を形成する工程
と、前記接続孔内の第１導体層上及び前記層間絶縁膜上
の第４導体層を異方性エッチングで除去し、前記接続孔
内の側壁上に第４導体層を残存させる工程と、前記接続
孔内の側壁の第４導体層上及び接続孔内の第４導体層が
除去された第１導体層上に気相化学成長法で選択的に第
２導体層を成長させ、この第２導体層で前記接続孔内を
埋込む工程と、前記層間絶縁膜上に第３導体層を形成
し、この第３導体層の一部を前記接続孔内の第２導体層
に接続する工程とを備える。前記第４導体層を形成する
工程は、ＣＶＤ法又はスパッタ法で堆積された高融点金
属若しくはその珪化物を形成する工程であり、第２導体
層を形成する工程は、高融点金属若しくはその珪化物を
形成する工程である。

【００１４】

【作用】上述した手段によれば、第４導体層を形成した
後、接続孔内にマスク材（フォトレジスト膜）を自己整
合で埋込む工程及びこのマスク材を除去する工程を使用
しないで層間絶縁膜上の第４導体層を排除し、接続孔内
の側壁に第４導体層を残存させたので、このマスク材を
埋込む工程及びマスク材を除去する工程に相当する分、
半導体集積回路装置の製造プロセスの工程数を低減でき
る。

【００１５】また、マスク材を使用しないで層間絶縁膜
上の第４導体層を排除し、マスク材の使用に起因する接
続孔内の第４導体層の汚染を防止できるので、この第４
導体層を核として成長する第２導体層の膜質を高め、半
導体集積回路装置の電気的信頼性を向上することができ
る。

【００１６】以下、本発明の構成について、２層配線構
造を有する半導体集積回路装置に本発明を適用した一実
施例とともに説明する。

【００１７】なお、実施例を説明するための全図におい
て、同一機能を有するものは同一符号を付け、その繰り
返しの説明は省略する。

【００１８】

【実施例】本発明の一実施例である２層配線構造を有す
る半導体集積回路装置の概略構成を図１(要部断面図)で
示す。

【００１９】図１に示すように、２層配線構造を有する
半導体集積回路装置は、単結晶珪素からなるp-型半導体
基板１を主体に構成されている。このp-型半導体基板１
の非活性領域(素子分離領域)の主面上にはフィールド絶
縁膜(図示せず)が形成されている。前記フィールド絶縁
膜で周囲を囲まれたp-型半導体基板１の活性領域（素子
形成領域）の主面には、回路システムを構成する例えば
ｎチャネルＭＩＳＦＥＴのソース領域及びドレイン領域
である一対のn+型半導体領域２が形成されている。この
活性領域は、p-型半導体基板１及びフィールド絶縁膜で
他の活領領域と電気的に分離されている。

【００２０】前記フィールド絶縁膜上及びn+型半導体領
域２上には層間絶縁膜３が形成されている。層間絶縁膜
３上には第１層目の配線４を介在して層間絶縁膜５が形
成され、この層間絶縁膜５上には第２層目の配線９が形
成されている。前記層間絶縁膜３は、ｎチャネルＭＩＳ
ＦＥＴのn+型半導体領域２と第１層目の配線４とを絶縁
分離している。前記層間絶縁膜５は、第１層目の配線４
と第２層目の配線９とを絶縁分離している。

【００２１】前記層間絶縁膜５の配線４上には、層間絶
縁膜５の表面から配線４の表面に貫通する接続孔６Ａが
形成されている。前記層間絶縁膜３及び層間絶縁膜５の
n+型半導体領域２上には、層間絶縁膜５の表面からn+型
半導体領域２に貫通する接続孔６Ｂが形成されている。
この接続孔６Ａの深さは、層間絶縁膜３、配線４の夫々
の膜厚に相当する分、接続孔６Ｂの深さに比べて浅く形
成されている。

【００２２】前記接続孔６Ａ内には、この接続孔６Ａ内
の側壁上に形成された導体層７を介在して導体層８が埋
込まれている。前記接続孔６Ｂ内には、この接続孔６Ｂ
内の側壁上に形成された導体層７を通して導体層８が埋
込まれている。つまり、配線４は接続孔６Ａ内に埋込ま
れた導体層８を通して第２層目の配線９と電気的に接続
され、n+型半導体領域２は接続孔６Ｂ内に埋込まれた導
体層８を通して第２層目の配線９と電気的に接続されて
いる。

【００２３】前記導体層８は、接続孔６Ａ内、接続孔６
Ｂの夫々の側壁の導体層７上に選択ＣＶＤ法で選択的に
形成される。この導体層８は、接続孔６Ａ内、接続孔６
Ｂ内の夫々の導体層７を核として成長し、異なる深さの
接続孔６Ａ内、接続孔６Ｂ内の夫々に同一工程で埋込ま
れている。

【００２４】前記第２層目の配線９は、絶縁膜１０を介
在して最終保護膜１１で覆われている。

【００２５】次に、前記半導体集積回路装置の製造方法
について図２乃至図５（各製造工程毎に示す要部断面
図）を用いて簡単に説明する。

【００２６】まず、単結晶珪素からなるp-型半導体基板
１を用意する。

【００２７】次に、前記p-型半導体基板１の非活性領域
(素子分離絶領域)となる主面上に周知の選択酸化法でフ
ィールド絶縁膜(図示せず)を形成する。

【００２８】次に、前記p-型半導体基板１の活性領域
(素子形成領域)となる表面から例えば周知のイオン打込
み法でｎ型不純物を導入し、活性領域の主面にn+型半導
体領域２を形成する。この後、前記p-型半導体基板１上
の全面に層間絶縁膜３を形成する。層間絶縁膜３は例え
ばＣＶＤ法で堆積した酸化珪素膜で形成する。

【００２９】次に、前記層間絶縁膜３上の全面に例えば
ＣＶＤ法で堆積した多結晶珪素膜を形成する。この多結
晶珪素膜には、その堆積中又は堆積後に抵抗値を低減す
る不純物(例えばｎ型不純物)が導入される。多結晶珪素
膜は、例えば１０〜３０〔ｎｍ〕程度の膜厚で形成す
る。この後、フォトリソグラフィ技術を使用し、前記多
結晶珪素膜に所定のパターンのパターンニングを施し
て、図２に示すように、配線４を形成する。なお、配線
４は、例えばＭｏ、Ｔｉ等の高融点金属又はその珪化物
若しくはアルミニウム合金で形成してもよい。

【００３０】次に、前記配線４上を含む層間絶縁膜３上
の全面に層間絶縁膜５を形成する。層間絶縁膜５は、例
えばＣＶＤ法で堆積した酸化珪素膜で形成し、例えば５
０〜１００〔ｎｍ〕程度の膜厚で形成する。この後、フ
ォトリソグラフィ技術を使用し、前記層間絶縁膜５、層
間絶縁膜３の夫々に順次所定のパターンのパターンニン
グを施して、前記配線４の表面の一部が露出する接続孔
６Ａ、前記n+型半導体領域２の表面の一部が露出する接
続孔６Ｂの夫々を同一工程で形成する。この接続孔６Ａ
の深さは、層間絶縁膜３、配線４の夫々の膜厚に相当す
る分、接続孔６Ｂの深さに比べて浅く形成される。

【００３１】次に、前記接続孔６Ａ内から露出する配線
４の表面上及び接続孔６Ａ内の側壁上、前記接続孔６Ｂ
内から露出するn+型半導体領域２の表面上及び接続孔６
Ｂ内の側壁上、前記層間絶縁膜５上の夫々に、図３に示
すように、導体層７を形成する。導体層７は、例えばＣ
ＶＤ法又はスパッタ法で堆積した高融点金属のタングス
テン膜で形成し、例えば１０〜５０〔ｎｍ〕程度の膜厚
で形成する。なお、導体層７は、例えばＭｏ、Ｔｉ等の
高融点金属若しくはその珪化物で形成してもよい。

【００３２】次に、前記接続孔６Ａ内の配線４上、前記
接続孔６Ｂ内のn+型半導体領域２上及び前記層間絶縁膜
５上の導体層７を異方性エッチングで除去し、接続孔６
Ａ内の側壁上及び接続孔６Ｂ内の側壁上に、図３に示す
ように、導体層７を残存させる。この工程において、層
間絶縁膜５上の導体層７は、接続孔６Ａ内、６Ｂ内の夫
々に自己整合で埋込んだフォトレジスト膜(マスク材)を
エッチングマスクとして使用しないで除去(排除)したの
で、接続孔６Ａ内、６Ｂ内の夫々にフォトレジスト膜を
自己整合で埋込む工程及びこのフォトレジスト膜を除去
する工程に相当する分、製造プロセスの工程数を低減で
きる。また、層間絶縁膜５上の導体層７をフォトレジス
ト膜を使用しないで除去したので、フォトレジスト膜に
含まれる汚染物質や剥離液に含まれる汚染物等により接
続孔６Ａ内、６Ｂ内の夫々の導体層７が汚染されるのを
防止できる。

【００３３】次に、前記接続孔６Ａ内の側壁の導体層７
上及び接続孔６Ａ内の配線４上、前記接続孔６Ｂ内の側
壁の導体層７上及び接続孔６Ｂ内のn+型半導体領域２上
の夫々に選択ＣＶＤ法で選択的に導体層８を成長させ、
この導体層８で接続孔６Ａ内、接続孔６Ｂ内の夫々を埋
込む。導体層８は例えばタングステン膜で形成される。
導体層８は、主に、接続孔６Ａ内、接続孔６Ｂ内の夫々
の導体層７を核として、夫々の側壁から中央に向って成
長するので、異なる深さの接続孔６Ａ内、接続孔６Ｂ内
の夫々を同時に埋込むことができる。なお、導体層８
は、例えばＭｏ、Ｔｉ等の高融点金属若しくはその珪化
物で形成してもよい。

【００３４】次に、前記層間絶縁膜５上の全面に例えば
スパッタ法で堆積したアルミニウム合金膜を形成する。
アルミニウム合金膜は例えば５０〜１００〔ｎｍ〕程度
の膜厚で形成する。この後、フォトリソグラフィ技術を
使用し、前記アルミニウム合金膜に所定のパターンのパ
ターンニングを施して、図５に示すように、配線４に導
体層８を通して電気的に接続される配線９、n+型半導体
領域２に導体層８を通して電気的に接続される配線９の
夫々を形成する。

【００３５】次に、前記配線９上を含む層間絶縁膜５上
の全面に絶縁膜１０を形成する。絶縁膜１０は、例えば
ＣＶＤ法で堆積した酸化珪素膜で形成し、例えば２０〜
５０〔ｎｍ〕程度の膜厚で形成する。この後、前記絶縁
膜１０上の全面に最終保護膜１２を形成する。最終保護
膜１２は、例えばＣＶＤ法で堆積した窒化珪素膜で形成
し、例えば５０〜１２０〔ｎｍ〕程度の膜厚で形成す
る。これにより、図１に示す半導体集積回路装置が完成
する。

【００３６】このように、配線４(第１導体層)上に層間
絶縁膜５を形成し、この層間絶縁膜５に前記配線４の表
面の一部が露出する接続孔６Ａを形成し、この接続孔６
Ａ内に気相化学成長法で選択的に導体層８(第２導体層)
を埋込み、この後、前記層間絶縁膜５上に導体層８を通
して前記配線４と電気的に接続する配線９（第３導体
層）を形成する半導体集積回路装置の製造方法におい
て、前記配線４上に層間絶縁膜５を形成する工程と、前
記層間絶縁膜５の配線４上の一部にこの配線４の表面が
露出する接続孔６Ａを形成する工程と、前記接続孔６Ａ
内から露出する配線４の表面上、接続孔６Ａ内の側壁上
及び前記層間絶縁膜５上に導体層７（第４導体層）を形
成する工程と、前記接続孔６Ａ内の配線４上及び前記層
間絶縁膜６上の導体層７を異方性エッチングで除去し、
前記接続孔６Ａ内の側壁上に導体層７を残存させる工程
と、前記接続孔６Ａ内の側壁の導体層７上及び接続孔６
Ａ内の導体層７が除去された配線４上に気相化学成長法
で選択的に導体層８（第２導体層）を成長させ、この導
体層８で前記接続孔６Ａ内を埋込む工程と、前記層間絶
縁膜５上に配線９(第３導体層)を形成し、この配線９の
一部を前記接続孔６Ａ内の導体層８に接続する工程とを
備える。前記導体層７を形成する工程は、ＣＶＤ法又は
スパッタ法で堆積された高融点金層若しくはその珪化物
を形成する工程であり、前記導体層８を形成する工程
は、高融点金属若しくはその珪化物を形成する工程であ
る。これにより、導体層７を形成した後、接続孔６Ａ内
にマスク材(フォトレジスト膜）を自己整合で埋込む工
程及びこのマスク材を除去する工程を使用しないで層間
絶縁膜５上の導体層７を排除し、接続孔６Ａ内の側壁に
導体層７を残存させたので、このマスク材を埋込む工程
及びマスク材を除去する工程に相当する分、半導体集積
回路装置の製造プロセスの工程数を低減できる。

【００３７】また、マスク材を使用しないで層間絶縁膜
５上の導体層７を排除し、マスク材の使用に起因する接
続孔６Ａ内の導体層７の汚染を防止できるので、この導
体層７を核として成長する導体層８の膜質を高め、半導
体集積回路装置の電気的信頼性を向上することができ
る。

【００３８】また、深さの異なる接続孔６Ａ内、接続孔
６Ｂ内の夫々に導体層８を同時に埋込むことができる。

【００３９】以上、本発明者によってなされた発明を、
前記実施例に基づき具体的に説明したが、本発明は、前
記実施例に限定されるものではなく、その要旨を逸脱し
ない範囲において種々変更可能であることは勿論であ
る。

【００４０】

【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば、下
記のとおりである。

【００４１】半導体集積回路装置の製造プロセスの工程
数を低減できる。

【００４２】また、半導体集積回路装置の電気的信頼性
を高めることができる。

【００４３】また、深さの異なる接続孔内に導体層を同
時に埋込むことができる。

【図面の簡単な説明】

【図１】本発明の一実施例である半導体集積回路装置の
概略構成を示す要部断面図。

【図２】前記半導体集積回路装置の製造方法を各製造工
程毎に示す要部断面図。

【図３】前記半導体集積回路装置の製造方法を各製造工
程毎に示す要部断面図。

【図４】前記半導体集積回路装置の製造方法を各製造工
程毎に示す要部断面図。

【図５】前記半導体集積回路装置の製造方法を各製造工
程毎に示す要部断面図。

【符号の説明】

１…p-型半導体基板、２…n+型半導体領域、３，５…層
間絶縁膜、４，９…配線、６Ａ，６Ｂ…接続孔、７…導
体層、８…導体層(埋込みプラグ)、１１…最終保護膜。

Claims (2)

【特許請求の範囲】
1. 【請求項１】 第１導体層上に層間絶縁膜を形成し、こ
   の層間絶縁膜に前記第１導体層の表面の一部が露出する
   接続孔を形成し、この接続孔内に気相化学成長法で選択
   的に第２導体層を埋込み、この後、前記層間絶縁膜上に
   第２導体層を通して前記第１導体層と電気的に接続する
   第３導体層を形成する半導体集積回路装置の製造方法に
   おいて、前記第１導体層上に層間絶縁膜を形成する工程
   と、前記層間絶縁膜の第１導体層上の一部にこの第１導
   体層の表面が露出する接続孔を形成する工程と、前記接
   続孔内から露出する第１導体層の表面上、接続孔内の側
   壁上及び前記層間絶縁膜上に第４導体層を形成する工程
   と、前記接続孔内の第１導体層上及び前記層間絶縁膜上
   の第４導体層を異方性エッチングで除去し、前記接続孔
   内の側壁上に第４導体層を残存させる工程と、前記接続
   孔内の側壁の第４導体層上及び接続孔内の第４導体層が
   除去された第１導体層上に気相化学成長法で選択的に第
   ２導体層を成長させ、この第２導体層で前記接続孔内を
   埋込む工程と、前記層間絶縁膜上に第３導体層を形成
   し、この第３導体層の一部を前記接続孔内の第２導体層
   に接続する工程とを備えたことを特徴とする半導体集積
   回路装置の製造方法。
2. 【請求項２】 前記請求項１に記載の第４導体層を形成
   する工程は、ＣＶＤ法又はスパッタ法で堆積された高融
   点金属若しくはその珪化物を形成する工程であり、第２
   導体層を形成する工程は、高融点金属若しくはその珪化
   物を形成する工程であることを特徴とする半導体集積回
   路装置の製造方法。