JPH05131789A - Ｉｃメモリカード - Google Patents
ＩｃメモリカードInfo
- Publication number
- JPH05131789A JPH05131789A JP3300095A JP30009591A JPH05131789A JP H05131789 A JPH05131789 A JP H05131789A JP 3300095 A JP3300095 A JP 3300095A JP 30009591 A JP30009591 A JP 30009591A JP H05131789 A JPH05131789 A JP H05131789A
- Authority
- JP
- Japan
- Prior art keywords
- conductor
- memory
- conductor lead
- memory lsi
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/18—Printed circuits structurally associated with non-printed electric components
- H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3421—Leaded components
Landscapes
- Credit Cards Or The Like (AREA)
Abstract
(57)【要約】
【目的】 メモリＬＳＩチップを多数個内蔵したＩＣメ
モリカードにおいて、大容量で信号伝達が速く、信頼性
の高いＩＣメモリカードの実現を目的とする。 【構成】 メモリＬＳＩチップ６の電極１０に導体リー
ドの一端部１２ａを接合し、中間部１２ｂと他端部１２
ｃをそれぞれ絶縁フィルム１７，１８で連結し、プリン
ト配線板２にメモリＬＳＩチップ６を積層する。最下層
段の導体リード１２′表面のはんだメッキ層１３′の厚
さｔ′を、上層段の導体リード１２表面にはんだメッキ
層１３の厚さｔよりも厚くした構成とする。メモリＬＳ
Ｉチップ６の占有面積や配線スペースが小さくなると共
に、導体リード１２′と導体配線２１との接合が確実と
なり信頼性を高めることができる。
モリカードにおいて、大容量で信号伝達が速く、信頼性
の高いＩＣメモリカードの実現を目的とする。 【構成】 メモリＬＳＩチップ６の電極１０に導体リー
ドの一端部１２ａを接合し、中間部１２ｂと他端部１２
ｃをそれぞれ絶縁フィルム１７，１８で連結し、プリン
ト配線板２にメモリＬＳＩチップ６を積層する。最下層
段の導体リード１２′表面のはんだメッキ層１３′の厚
さｔ′を、上層段の導体リード１２表面にはんだメッキ
層１３の厚さｔよりも厚くした構成とする。メモリＬＳ
Ｉチップ６の占有面積や配線スペースが小さくなると共
に、導体リード１２′と導体配線２１との接合が確実と
なり信頼性を高めることができる。
Description
【０００１】
【産業上の利用分野】本発明は、メモリＬＳＩチップを
多数個内蔵したＩＣメモリカードに関するものである。
多数個内蔵したＩＣメモリカードに関するものである。
【０００２】
【従来の技術】ＩＣメモリカードは、ＲＡＭ，ＲＯＭな
どのメモリＬＳＩを内蔵した携帯型情報記憶装置として
多方面で利用されている。近年その用途の拡大に伴い、
記憶容量の大きい、すなわち大容量のＩＣメモリカード
が強く要望されるようになってきた。このような大容量
のＩＣメモリカードにおいては、多数個のメモリＬＳＩ
を一定面積のプリント配線板に高密度に実装しなければ
ならない。
どのメモリＬＳＩを内蔵した携帯型情報記憶装置として
多方面で利用されている。近年その用途の拡大に伴い、
記憶容量の大きい、すなわち大容量のＩＣメモリカード
が強く要望されるようになってきた。このような大容量
のＩＣメモリカードにおいては、多数個のメモリＬＳＩ
を一定面積のプリント配線板に高密度に実装しなければ
ならない。
【０００３】ところで、メモリＬＳＩの高密度な実装方
法としては、メモリＬＳＩのベアチップの電極に、いわ
ゆるフィルムキャリア方式で導体リードを接合し、前記
メモリＬＳＩチップをプリント配線板に平面的に並べて
実装する方法が効果的とされている。以下図面を参照し
ながら、フィルムキャリア方式により多数のメモリＬＳ
Ｉをプリント配線板に実装した、従来のＩＣメモリカー
ドの構造について説明する。
法としては、メモリＬＳＩのベアチップの電極に、いわ
ゆるフィルムキャリア方式で導体リードを接合し、前記
メモリＬＳＩチップをプリント配線板に平面的に並べて
実装する方法が効果的とされている。以下図面を参照し
ながら、フィルムキャリア方式により多数のメモリＬＳ
Ｉをプリント配線板に実装した、従来のＩＣメモリカー
ドの構造について説明する。
【０００４】図５は従来のＩＣメモリカードを示す断面
図である。図５において、３１はケースでプリント配線
板３２を収納している。プリント配線板３２には導体配
線３３が形成されている。３４，３４′はメモリＬＳＩ
チップで、プリント配線板３２に平面的に配置されてい
る。メモリＬＳＩチップ３４の電極３５には、フィルム
キャリア方式により金属突起３６を介して、導体リード
３７の一端部３７ａが接合されている。導体リード３７
の他端部３７ｂは、プリント配線板３２の導体配線３３
に接合されている。このようにベアチップを使用してい
るので、プリント配線板でのメモリＬＳＩの占有面積は
比較的小さいものである。
図である。図５において、３１はケースでプリント配線
板３２を収納している。プリント配線板３２には導体配
線３３が形成されている。３４，３４′はメモリＬＳＩ
チップで、プリント配線板３２に平面的に配置されてい
る。メモリＬＳＩチップ３４の電極３５には、フィルム
キャリア方式により金属突起３６を介して、導体リード
３７の一端部３７ａが接合されている。導体リード３７
の他端部３７ｂは、プリント配線板３２の導体配線３３
に接合されている。このようにベアチップを使用してい
るので、プリント配線板でのメモリＬＳＩの占有面積は
比較的小さいものである。
【０００５】
【発明が解決しようとする課題】しかしながら上記従来
の構成では、メモリＬＳＩチップがプリント配線板に平
面的に配置されているので、メモリＬＳＩチップの数が
多くなるとその占有面積も拡大する。従って一定の面積
を有するプリント配線板に対し、実装できるメモリＬＳ
Ｉチップの数には自ずと限界があった。またメモリＬＳ
Ｉチップの数が増えると、メモリＬＳＩチップの電極に
接合された導体リード間を電気的に接続するプリント配
線板の導体配線の距離が長くなって、配線スペースが増
えるので、信号の伝達速度も遅くなるという課題を有し
ていた。
の構成では、メモリＬＳＩチップがプリント配線板に平
面的に配置されているので、メモリＬＳＩチップの数が
多くなるとその占有面積も拡大する。従って一定の面積
を有するプリント配線板に対し、実装できるメモリＬＳ
Ｉチップの数には自ずと限界があった。またメモリＬＳ
Ｉチップの数が増えると、メモリＬＳＩチップの電極に
接合された導体リード間を電気的に接続するプリント配
線板の導体配線の距離が長くなって、配線スペースが増
えるので、信号の伝達速度も遅くなるという課題を有し
ていた。
【０００６】本発明は上記従来の課題を解決するもの
で、メモリＬＳＩの実装密度を飛躍的に高めて大容量化
を実現し、また配線スペースを大幅に減少して信号伝達
の高速化を実現し、さらに、導体リードの変形や位置ず
れを防止して組立て工程を容易にすると共に、導体リー
ドと導体配線との接合を確実にして、信頼性の高いＩＣ
メモリカードを実現することを目的としている。
で、メモリＬＳＩの実装密度を飛躍的に高めて大容量化
を実現し、また配線スペースを大幅に減少して信号伝達
の高速化を実現し、さらに、導体リードの変形や位置ず
れを防止して組立て工程を容易にすると共に、導体リー
ドと導体配線との接合を確実にして、信頼性の高いＩＣ
メモリカードを実現することを目的としている。
【０００７】
【課題を解決するための手段】上記の目的を達成するた
めに本発明のＩＣメモリカードは、フィルムキャリア方
式によってメモリＬＳＩチップの電極に導体リードの一
端部を接合し、導体リードの中間部および他端部は絶縁
フィルムで連結し、前記メモリＬＳＩチップをプリント
配線板に複数個積層し、共通電極に接続した導体リード
を重ね合わせて導体配線に接合すると共に、積層した最
下層段の導体リードのはんだメッキ層厚さを上層段の導
体リードのはんだメッキ層厚さより厚くした構成であ
る。
めに本発明のＩＣメモリカードは、フィルムキャリア方
式によってメモリＬＳＩチップの電極に導体リードの一
端部を接合し、導体リードの中間部および他端部は絶縁
フィルムで連結し、前記メモリＬＳＩチップをプリント
配線板に複数個積層し、共通電極に接続した導体リード
を重ね合わせて導体配線に接合すると共に、積層した最
下層段の導体リードのはんだメッキ層厚さを上層段の導
体リードのはんだメッキ層厚さより厚くした構成であ
る。
【０００８】
【作用】この構成によって、限られた面積のプリント配
線板に多数のメモリＬＳＩチップを搭載して大容量化を
実現し、積層した各チップ間の共通電極の導体リードを
直接接合しているので、配線スペースが減少して信号伝
達の高速化を実現し、また、導体リードの変形や位置ず
れを少なくして組立て工程を容易にし、さらに、最下層
段の導体リードのはんだメッキ層厚さは厚いので導体配
線との接合が確実となり、上層段の導体リードのはんだ
メッキ層厚さは薄いので、はんだ付け時に隣接リード間
ではんだが接触してしまういわゆるはんだブリッジを防
止できるなど、信頼性の高いＩＣメモリカードを実現で
きる。
線板に多数のメモリＬＳＩチップを搭載して大容量化を
実現し、積層した各チップ間の共通電極の導体リードを
直接接合しているので、配線スペースが減少して信号伝
達の高速化を実現し、また、導体リードの変形や位置ず
れを少なくして組立て工程を容易にし、さらに、最下層
段の導体リードのはんだメッキ層厚さは厚いので導体配
線との接合が確実となり、上層段の導体リードのはんだ
メッキ層厚さは薄いので、はんだ付け時に隣接リード間
ではんだが接触してしまういわゆるはんだブリッジを防
止できるなど、信頼性の高いＩＣメモリカードを実現で
きる。
【０００９】
【実施例】以下本発明の一実施例について、図面を参照
しながら説明する。
しながら説明する。
【００１０】図１は本発明の一実施例におけるＩＣメモ
リカードの一部を切欠いた斜視図、図２は同じく電気回
路のブロック図、図３は同じく部分断面図、図４は同じ
くメモリＬＳＩチップの積層状態を示す部分斜視図であ
る。図１から図４において、１はケースでプリント配線
板２を収納している。プリント配線板２はメモリ回路部
３，コントロール回路部４，外部インタフェイス回路部
５で構成されている。メモリ回路部３は、複数のメモリ
ＬＳＩチップ６で構成され、同一種類のＲＡＭチップを
２段に積層したものを多数組プリント配線板２に搭載し
ている。コントロール回路部４は、デコーダＩＣ７等で
構成され、アドレス信号によるチップ選択、電源切換え
によるバックアップコントロール等を行う。外部インタ
フェイス回路部５は、接続コネクタ８等で構成され、接
続コネクタ８は他の機器や装置に取りつけられた接続部
（図示せず）に結合され、プリント配線板２に対して電
源の供給と信号の授受を行う。９はメモリ回路部３をバ
ックアップする電池で、ボタン型リチウム電池等を使用
し、ケース１に収納されている。電池９は、メモリ回路
部３に対して接続コネクタ８から電源が供給されないと
きに、バックアップ電源を供給する。
リカードの一部を切欠いた斜視図、図２は同じく電気回
路のブロック図、図３は同じく部分断面図、図４は同じ
くメモリＬＳＩチップの積層状態を示す部分斜視図であ
る。図１から図４において、１はケースでプリント配線
板２を収納している。プリント配線板２はメモリ回路部
３，コントロール回路部４，外部インタフェイス回路部
５で構成されている。メモリ回路部３は、複数のメモリ
ＬＳＩチップ６で構成され、同一種類のＲＡＭチップを
２段に積層したものを多数組プリント配線板２に搭載し
ている。コントロール回路部４は、デコーダＩＣ７等で
構成され、アドレス信号によるチップ選択、電源切換え
によるバックアップコントロール等を行う。外部インタ
フェイス回路部５は、接続コネクタ８等で構成され、接
続コネクタ８は他の機器や装置に取りつけられた接続部
（図示せず）に結合され、プリント配線板２に対して電
源の供給と信号の授受を行う。９はメモリ回路部３をバ
ックアップする電池で、ボタン型リチウム電池等を使用
し、ケース１に収納されている。電池９は、メモリ回路
部３に対して接続コネクタ８から電源が供給されないと
きに、バックアップ電源を供給する。
【００１１】次に、メモリＬＳＩチップ６の積層状態の
構成について述べる。メモリＬＳＩチップ６はメモリＬ
ＳＩチップ６′上に、それぞれの電極配列が同一になる
方向に積層されている。１０はメモリＬＳＩチップ６の
共通電極で、フィルムキャリア方式により、金属突起１
１を介して導体リード１２の一端部１２ａが接合されて
いる。１３は導体リードの中間部１２ｂから他端部１２
ｃの間の表面のはんだメッキ層である。１４はメモリＬ
ＳＩチップ６の別の共通電極で、導体リード１２と同様
にして導体リード１５が接合されている。１６は導体リ
ードの中間部１５ｂから他端部１５ｃの間の表面のはん
だメッキ層である。１７，１８は絶縁フィルムで、、そ
れぞれ導体リードの中間部１２ｂ，１５ｂおよび導体リ
ードの他端部１２ｃ，１５ｃを連結している。前記の構
成はメモリＬＳＩチップ６′も同様である。１９，２０
は樹脂等で構成された絶縁部材であり、電極１０、導体
リードの一端部１２ａ等を保護する役目をする。
構成について述べる。メモリＬＳＩチップ６はメモリＬ
ＳＩチップ６′上に、それぞれの電極配列が同一になる
方向に積層されている。１０はメモリＬＳＩチップ６の
共通電極で、フィルムキャリア方式により、金属突起１
１を介して導体リード１２の一端部１２ａが接合されて
いる。１３は導体リードの中間部１２ｂから他端部１２
ｃの間の表面のはんだメッキ層である。１４はメモリＬ
ＳＩチップ６の別の共通電極で、導体リード１２と同様
にして導体リード１５が接合されている。１６は導体リ
ードの中間部１５ｂから他端部１５ｃの間の表面のはん
だメッキ層である。１７，１８は絶縁フィルムで、、そ
れぞれ導体リードの中間部１２ｂ，１５ｂおよび導体リ
ードの他端部１２ｃ，１５ｃを連結している。前記の構
成はメモリＬＳＩチップ６′も同様である。１９，２０
は樹脂等で構成された絶縁部材であり、電極１０、導体
リードの一端部１２ａ等を保護する役目をする。
【００１２】次に、導体リード１２等のプリント配線板
２への接合状態について述べる。導体リード１２，１
２′はそれぞれの中間部１２ｂ，１２′ｂからそれぞれ
の他端部１２ｃ，１２′ｃの間を部分的に重ね合わせて
プリント配線板２の同じ導体配線２１にはんだ接合され
ている。同様に導体リード１５，１５′も同様な状態で
導体配線２２の上にはんだ接合されている。また図示し
ていないが、メモリＬＳＩチップ６，６′の非共通電極
に接続している導体リードは、同一の導体配線に接続す
ることができないので、それぞれ互いに他とは異なった
別々の導体配線に接続される。そして最下層段の導体リ
ード１２′，１５′と導体配線２１，２２の接合をより
確実にするために、導体リード１２′，１５′のはんだ
メッキ層１３′，１６′の厚さｔ′はより厚くしてあ
る。しかし上層段の導体リード１２，１５のはんだメッ
キ層１３，１６の厚さｔは、はんだ付け時に余分なはん
だが隣接リードのはんだと接触して連結するはんだブリ
ッジを防止するためより薄くしている。すなわちはんだ
メッキ層１３′，１６′の厚さｔ′ははんだメッキ層１
３，１６の厚さｔよりも大きくなるようにフィルムキャ
リアを製作する。
２への接合状態について述べる。導体リード１２，１
２′はそれぞれの中間部１２ｂ，１２′ｂからそれぞれ
の他端部１２ｃ，１２′ｃの間を部分的に重ね合わせて
プリント配線板２の同じ導体配線２１にはんだ接合され
ている。同様に導体リード１５，１５′も同様な状態で
導体配線２２の上にはんだ接合されている。また図示し
ていないが、メモリＬＳＩチップ６，６′の非共通電極
に接続している導体リードは、同一の導体配線に接続す
ることができないので、それぞれ互いに他とは異なった
別々の導体配線に接続される。そして最下層段の導体リ
ード１２′，１５′と導体配線２１，２２の接合をより
確実にするために、導体リード１２′，１５′のはんだ
メッキ層１３′，１６′の厚さｔ′はより厚くしてあ
る。しかし上層段の導体リード１２，１５のはんだメッ
キ層１３，１６の厚さｔは、はんだ付け時に余分なはん
だが隣接リードのはんだと接触して連結するはんだブリ
ッジを防止するためより薄くしている。すなわちはんだ
メッキ層１３′，１６′の厚さｔ′ははんだメッキ層１
３，１６の厚さｔよりも大きくなるようにフィルムキャ
リアを製作する。
【００１３】以上のように本実施例によれば、メモリＬ
ＳＩチップ６，６′を積層することにより、一定面積の
プリント配線板２に多数のメモリＬＳＩチップ６を搭載
できるので、大容量のＩＣメモリカードを実現でき、共
通電極１０，１０′に接続した導体リード１２，１２′
を、重ね合わせて導体配線２１に接合しているので、配
線スペースが減少して信号伝達の高速化を実現できる。
また、導体リードの中間部１２ｂ，１５ｂを絶縁フィル
ム１７で連結し、導体リードの他端部１２ｃ，１５ｃを
絶縁フィルム１８で連結しているので、導体リード１
２，１５の変形が少なく、はんだ付け等の組立て工程が
容易となって低コストのＩＣメモリカードを実現でき、
さらに、最下層段の導体リード１２′，１５′につい
て、それぞれの表面のはんだメッキ層１３′，１６′の
厚さｔ′はより厚いので、導体配線２１，２２との接合
が確実となり、上層段の導体リード１２，１５の表面の
はんだメッキ層１３，１６の厚さｔはより薄いので、は
んだ付け時に余分なはんだが隣接リードのはんだと接触
して連結するはんだブリッジを防止でき、信頼性の高い
ＩＣメモリカードを実現できる。
ＳＩチップ６，６′を積層することにより、一定面積の
プリント配線板２に多数のメモリＬＳＩチップ６を搭載
できるので、大容量のＩＣメモリカードを実現でき、共
通電極１０，１０′に接続した導体リード１２，１２′
を、重ね合わせて導体配線２１に接合しているので、配
線スペースが減少して信号伝達の高速化を実現できる。
また、導体リードの中間部１２ｂ，１５ｂを絶縁フィル
ム１７で連結し、導体リードの他端部１２ｃ，１５ｃを
絶縁フィルム１８で連結しているので、導体リード１
２，１５の変形が少なく、はんだ付け等の組立て工程が
容易となって低コストのＩＣメモリカードを実現でき、
さらに、最下層段の導体リード１２′，１５′につい
て、それぞれの表面のはんだメッキ層１３′，１６′の
厚さｔ′はより厚いので、導体配線２１，２２との接合
が確実となり、上層段の導体リード１２，１５の表面の
はんだメッキ層１３，１６の厚さｔはより薄いので、は
んだ付け時に余分なはんだが隣接リードのはんだと接触
して連結するはんだブリッジを防止でき、信頼性の高い
ＩＣメモリカードを実現できる。
【００１４】
【発明の効果】本発明のＩＣメモリカードは、メモリＬ
ＳＩチップの電極にフィルムキャリア方式により導体リ
ードの一端部を接合し、このメモリＬＳＩチップをプリ
ント配線板に複数個積層し、メモリＬＳＩチップの共通
電極に接合した導体リードの中間部および他端部を絶縁
フィルムで連結し、最下層段の導体リード表面のはんだ
メッキ層厚さを、他の上層段の導体リード表面のはんだ
メッキ層厚さより厚くした構成である。従って本発明
は、一定面積のプリント配線板に多数のメモリＬＳＩチ
ップを搭載して大容量化を実現し、プリント配線板にお
ける配線スペースが小さくなるため、信号伝達の速いＩ
Ｃメモリカードを実現でき、また、導体リードの中間部
および他端部を絶縁フィルムで連結しているのではんだ
接合等の組立て工程が容易となって低コスト化を実現で
き、さらに、導体リードと導体配線のはんだ接合を確実
にし、隣接リード同士のはんだブリッジを防止して信頼
性の高いＩＣメモリカードを実現できるなどの優れた効
果を奏する。
ＳＩチップの電極にフィルムキャリア方式により導体リ
ードの一端部を接合し、このメモリＬＳＩチップをプリ
ント配線板に複数個積層し、メモリＬＳＩチップの共通
電極に接合した導体リードの中間部および他端部を絶縁
フィルムで連結し、最下層段の導体リード表面のはんだ
メッキ層厚さを、他の上層段の導体リード表面のはんだ
メッキ層厚さより厚くした構成である。従って本発明
は、一定面積のプリント配線板に多数のメモリＬＳＩチ
ップを搭載して大容量化を実現し、プリント配線板にお
ける配線スペースが小さくなるため、信号伝達の速いＩ
Ｃメモリカードを実現でき、また、導体リードの中間部
および他端部を絶縁フィルムで連結しているのではんだ
接合等の組立て工程が容易となって低コスト化を実現で
き、さらに、導体リードと導体配線のはんだ接合を確実
にし、隣接リード同士のはんだブリッジを防止して信頼
性の高いＩＣメモリカードを実現できるなどの優れた効
果を奏する。
【図１】本発明の一実施例におけるＩＣメモリカードの
一部を切り欠いた斜視図
一部を切り欠いた斜視図
【図２】同メモリカードの電気回路のブロック図
【図３】同メモリカードの部分断面図
【図４】同メモリカードのメモリＬＳＩチップの積層状
態を示す部分斜視図
態を示す部分斜視図
【図５】従来のＩＣメモリカードにおける部分断面図
２ プリント配線板 ６，６′ メモリＬＳＩチップ １０，１０′ 共通電極 １２ 導体リード １２ａ 導体リードの一端部 １２ｂ 導体リードの中間部 １２ｃ 導体リードの他端部 １３ はんだメッキ層 １７，１８ 絶縁フィルム ２１ 導体配線 ｔ，ｔ′ はんだメッキ層厚さ
───────────────────────────────────────────────────── フロントページの続き (72)発明者 山村 憲司 大阪府門真市大字門真1006番地 松下電器 産業株式会社内
Claims (1)
- 【請求項１】メモリＬＳＩチップの電極に導体リードの
一端部を接合し、前記メモリＬＳＩチップを、前記電極
の配列を同一方向としてプリント配線板に複数個積層
し、前記メモリＬＳＩチップの共通電極に接続した前記
導体リードの中間部および他端部を絶縁フィルムで連結
し、前記導体リードの中間部から他端部の間を、部分的
に重ね合わせて前記プリント配線板の導体配線に接合し
た構成であって、前記積層した最下層段の導体リードの
はんだメッキ層厚さを、他の上層段の導体リードのはん
だメッキ層厚さよりも厚くしたことを特徴とするＩＣメ
モリカード。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3300095A JP3070191B2 (ja) | 1991-11-15 | 1991-11-15 | Ｉｃメモリカード |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3300095A JP3070191B2 (ja) | 1991-11-15 | 1991-11-15 | Ｉｃメモリカード |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05131789A true JPH05131789A (ja) | 1993-05-28 |
| JP3070191B2 JP3070191B2 (ja) | 2000-07-24 |
Family
ID=17880653
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3300095A Expired - Fee Related JP3070191B2 (ja) | 1991-11-15 | 1991-11-15 | Ｉｃメモリカード |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3070191B2 (ja) |
-
1991
- 1991-11-15 JP JP3300095A patent/JP3070191B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP3070191B2 (ja) | 2000-07-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5394303A (en) | Semiconductor device | |
| US5187564A (en) | Application of laminated interconnect media between a laminated power source and semiconductor devices | |
| US5804874A (en) | Stacked chip package device employing a plurality of lead on chip type semiconductor chips | |
| JPH04284661A (ja) | 半導体装置 | |
| WO2001015231A1 (fr) | Panneau de cablage, dispositif semiconducteur, procede de fabrication d'un dispositif semiconducteur, carte a circuit imprime et dispositif electronique | |
| JPH04280695A (ja) | 高集積半導体装置及びそれを用いた半導体モジュール | |
| EP0379592A1 (en) | Ic memory card | |
| JP3070191B2 (ja) | Ｉｃメモリカード | |
| JP3064438B2 (ja) | Ｉｃメモリカード | |
| JP3021691B2 (ja) | Ｉｃメモリカード | |
| JP2682152B2 (ja) | Ｉｃメモリカード | |
| JP2811758B2 (ja) | Ｉｃメモリカード | |
| JPH02230749A (ja) | 半導体チップ及び該チップを用いた半導体装置 | |
| JP3030879B2 (ja) | Ｉｃメモリカード | |
| JP2811759B2 (ja) | Ｉｃメモリカード | |
| JP3151825B2 (ja) | Ｉｃメモリカード | |
| JPH05343602A (ja) | 高集積半導体装置及びそれを用いた半導体モジュール | |
| JP3146487B2 (ja) | Ｉｃメモリカード | |
| JP2811757B2 (ja) | Ｉｃメモリカード | |
| JPH11251516A (ja) | 半導体モジュール | |
| JPH081110Y2 (ja) | Ｉｃメモリーカード | |
| JPH0143474B2 (ja) | ||
| JPH077187Y2 (ja) | Ｉｃメモリカード | |
| JPH06350025A (ja) | 半導体装置 | |
| JPS6352462A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |