JPH05129299A - 半導体装置及びその製造方法 - Google Patents
半導体装置及びその製造方法Info
- Publication number
- JPH05129299A JPH05129299A JP28777691A JP28777691A JPH05129299A JP H05129299 A JPH05129299 A JP H05129299A JP 28777691 A JP28777691 A JP 28777691A JP 28777691 A JP28777691 A JP 28777691A JP H05129299 A JPH05129299 A JP H05129299A
- Authority
- JP
- Japan
- Prior art keywords
- film
- plating
- electrode
- photoresist
- alloy
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】
【目的】Ａｕメッキ配線において、マイグレーションを
抑制し、ヒロックの発生を防止する。 【構成】Ｓｉ基板１０１上に、メッキ用の電極膜として
チタン１０２及び白金１０３を形成し、フォトレジスト
によって所望のパターンを形成する。さらに、前記電極
膜を電極として、金メッキ液に１％のＮｉを含有させた
合金メッキを行い、レジストが存在しない部分に合金メ
ッキ膜１０４を形成する。Ａｕに１％のＮｉを含有させ
た合金メッキ膜にすることによって、単金属のＡｕメッ
キ膜に比べ硬度が向上するので、マイグレーションを抑
制し、ヒロックの発生を防止する。
抑制し、ヒロックの発生を防止する。 【構成】Ｓｉ基板１０１上に、メッキ用の電極膜として
チタン１０２及び白金１０３を形成し、フォトレジスト
によって所望のパターンを形成する。さらに、前記電極
膜を電極として、金メッキ液に１％のＮｉを含有させた
合金メッキを行い、レジストが存在しない部分に合金メ
ッキ膜１０４を形成する。Ａｕに１％のＮｉを含有させ
た合金メッキ膜にすることによって、単金属のＡｕメッ
キ膜に比べ硬度が向上するので、マイグレーションを抑
制し、ヒロックの発生を防止する。
Description
【０００１】
【産業上の利用分野】本発明は、半導体装置の配線構造
において特にメッキ法による配線の形成方法に関する。
において特にメッキ法による配線の形成方法に関する。
【０００２】
【従来の技術】従来の半導体装置及びその製造方法は、
単金属のＡｕメッキ配線であるため、Ａｕのマイグレー
ションが起こりやすく、ヒロック３０９が発生し信頼性
が低下した。
単金属のＡｕメッキ配線であるため、Ａｕのマイグレー
ションが起こりやすく、ヒロック３０９が発生し信頼性
が低下した。
【０００３】このことを従来の工程を追って説明する
と、図３で、まず、Ｓｉ基板３０１上にメッキ用の第一
の電極膜としてチタン（Ｔｉ）３０２と白金（Ｐｔ）３
０３を形成し、第一のフォトレジスト３０４により、前
記第一の電極膜上に所望のパターンを形成する。
と、図３で、まず、Ｓｉ基板３０１上にメッキ用の第一
の電極膜としてチタン（Ｔｉ）３０２と白金（Ｐｔ）３
０３を形成し、第一のフォトレジスト３０４により、前
記第一の電極膜上に所望のパターンを形成する。
【０００４】続いて、前記第一の電極膜を用いてメッキ
を行い、前記第一のフォトレジストが存在しない部分に
第一のＡｕメッキ膜３０４を形成し、前記第一のフォト
レジストを除去する。更に、前記第一の金メッキ膜をマ
スクとして、前記第一の電極膜をエッチングする。
を行い、前記第一のフォトレジストが存在しない部分に
第一のＡｕメッキ膜３０４を形成し、前記第一のフォト
レジストを除去する。更に、前記第一の金メッキ膜をマ
スクとして、前記第一の電極膜をエッチングする。
【０００５】次に、層間絶縁膜として酸化膜３０５を形
成し、フォトエッチングによって前記第一のＡｕメッキ
膜上にホール部を設ける。
成し、フォトエッチングによって前記第一のＡｕメッキ
膜上にホール部を設ける。
【０００６】続いて、前記酸化膜上にメッキ用の第二の
電極膜として、チタン（Ｔｉ）３０６と白金（Ｐｔ）３
０７を形成する。更に、前記第二の電極膜上に、所望の
パターンをもった第二のフォトレジストを形成し、前記
第二の電極膜を用いてメッキを行い、前記第二のフォト
レジストが存在しない部分に、第二のＡｕメッキ膜３０
８を形成する。
電極膜として、チタン（Ｔｉ）３０６と白金（Ｐｔ）３
０７を形成する。更に、前記第二の電極膜上に、所望の
パターンをもった第二のフォトレジストを形成し、前記
第二の電極膜を用いてメッキを行い、前記第二のフォト
レジストが存在しない部分に、第二のＡｕメッキ膜３０
８を形成する。
【０００７】最後に、前記第二のフォトレジストを除去
し、前記第二のＡｕメッキ膜をマスクとして、前記第二
の電極膜をエッチングする。
し、前記第二のＡｕメッキ膜をマスクとして、前記第二
の電極膜をエッチングする。
【０００８】以上が従来の工程である。
【０００９】
【発明が解決しようとする課題】しかし、前述の従来技
術では、単金属のＡｕメッキ配線であるため、Ａｕのマ
イグレーションが起りやすく、ヒロックが発生しショー
トの原因になる等、信頼性が低下してしまうという課題
があった。
術では、単金属のＡｕメッキ配線であるため、Ａｕのマ
イグレーションが起りやすく、ヒロックが発生しショー
トの原因になる等、信頼性が低下してしまうという課題
があった。
【００１０】そこで、本発明はこのような課題を解決す
るもので、その目的とするところは、金メッキ膜を形成
する際、Ａｕメッキ液にＣｏまたはＮｉまたはＦｅを含
有させることによって、金メッキ膜の硬度を向上させ、
ヒロックの発生を防止し、より信頼性の高い配線層を形
成することにある。
るもので、その目的とするところは、金メッキ膜を形成
する際、Ａｕメッキ液にＣｏまたはＮｉまたはＦｅを含
有させることによって、金メッキ膜の硬度を向上させ、
ヒロックの発生を防止し、より信頼性の高い配線層を形
成することにある。
【００１１】
【課題を解決するための手段】本発明の半導体装置は、
メッキ法を用いて形成した複数の配線層が、単金属Ａｕ
メッキにＮｉまたはＣｏまたはＦｅを含有させた合金メ
ッキ配線層であることを特徴とする。
メッキ法を用いて形成した複数の配線層が、単金属Ａｕ
メッキにＮｉまたはＣｏまたはＦｅを含有させた合金メ
ッキ配線層であることを特徴とする。
【００１２】また、本発明の半導体装置の製造方法は、
ａ）半導体基板上にメッキ用の第一の電極膜として、チ
タン（Ｔｉ）と白金（Ｐｔ）を形成する工程と、ｂ）第
一のフォトレジストにより、前記第一の電極膜に所望の
パターンを形成する工程と、ｃ）前記第一の電極膜を電
極としてＡｕメッキにＮｉまたはＣｏまたはＦｅを含有
させた合金メッキを行い、前記第一のフォトレジストが
存在しない部分に、第一の合金メッキ膜を形成する工程
と、ｄ）前記第一のフォトレジストを除去する工程と、
ｅ）前記第一の合金メッキ膜をマスクとして、前記第一
の電極膜をエッチングする工程と、ｆ）層間絶縁膜とし
て酸化膜を形成し、フォトエッチングによって、前記第
一の合金メッキ膜上にホール部を設ける工程と、ｇ）前
記絶縁膜と前記第一のメッキ膜上に第二の電極膜として
チタン（Ｔｉ）と白金（Ｐｔ）を形成する工程と、ｈ）
前記第二の電極膜上に、所望のパターンを持った第二の
フォトレジストを形成する工程と、ｉ）前記第二の電極
膜を電極として、ＡｕメッキにＮｉまたはＣｏまたはＦ
ｅを含有させた合金メッキを行い、前記第二のフォトレ
ジストが存在しない部分に、第二の合金メッキ膜を形成
する工程と、ｊ）前記第二のフォトレジストを除去する
工程と、ｋ）前記第二の合金メッキ膜をマスクとして、
前記第二の電極膜をエッチングする工程を有することを
特徴とする。
ａ）半導体基板上にメッキ用の第一の電極膜として、チ
タン（Ｔｉ）と白金（Ｐｔ）を形成する工程と、ｂ）第
一のフォトレジストにより、前記第一の電極膜に所望の
パターンを形成する工程と、ｃ）前記第一の電極膜を電
極としてＡｕメッキにＮｉまたはＣｏまたはＦｅを含有
させた合金メッキを行い、前記第一のフォトレジストが
存在しない部分に、第一の合金メッキ膜を形成する工程
と、ｄ）前記第一のフォトレジストを除去する工程と、
ｅ）前記第一の合金メッキ膜をマスクとして、前記第一
の電極膜をエッチングする工程と、ｆ）層間絶縁膜とし
て酸化膜を形成し、フォトエッチングによって、前記第
一の合金メッキ膜上にホール部を設ける工程と、ｇ）前
記絶縁膜と前記第一のメッキ膜上に第二の電極膜として
チタン（Ｔｉ）と白金（Ｐｔ）を形成する工程と、ｈ）
前記第二の電極膜上に、所望のパターンを持った第二の
フォトレジストを形成する工程と、ｉ）前記第二の電極
膜を電極として、ＡｕメッキにＮｉまたはＣｏまたはＦ
ｅを含有させた合金メッキを行い、前記第二のフォトレ
ジストが存在しない部分に、第二の合金メッキ膜を形成
する工程と、ｊ）前記第二のフォトレジストを除去する
工程と、ｋ）前記第二の合金メッキ膜をマスクとして、
前記第二の電極膜をエッチングする工程を有することを
特徴とする。
【００１３】
【作用】本発明上記の構成によれば、Ａｕメッキ膜を形
成する際Ａｕメッキ液にＮｉまたはＣｏまたはＦｅを含
有させることによって、Ａｕメッキ膜の硬度を向上さ
せ、ヒロックの発生を防止し、より信頼性の高い半導体
装置が構成できる。
成する際Ａｕメッキ液にＮｉまたはＣｏまたはＦｅを含
有させることによって、Ａｕメッキ膜の硬度を向上さ
せ、ヒロックの発生を防止し、より信頼性の高い半導体
装置が構成できる。
【００１４】
【実施例】本発明の半導体装置は、図１に示される構造
をしている。
をしている。
【００１５】１０１はＳｉ基板、１０２はチタン（Ｔ
ｉ）、１０３は白金（Ｐｔ）、１０４は第一の合金メッ
キ膜、１０５は層間絶縁膜の酸化膜（ＳｉＯ2）、１０
６はチタン（Ｔｉ）、１０７は白金（Ｐｔ）、１０８は
第二の合金メッキ膜である。以下詳細は図２を追いなが
ら説明していく。（図２（ａ）〜図２（ｋ）） まず、Ｓｉ基板２０１の表面全体にメッキ用の第一の電
極膜として、Ｔｉ２０２（１５ｎｍ）を形成し、さらに
Ｐｔ２０３（１００ｎｍ）を形成する。（図２（ａ）） 次に、第一のフォトレジスト２０４により、前記第一の
電極膜に所望のパターンを形成する。（図２（ｂ）） さらに、前記第一の電極膜を電極として、メッキ液温度
６０℃の条件下でメッキを行う。この際、Ａｕメッキ液
に１％のＮｉを含有させた合金メッキを行い、前記第一
のフォトレジストが存在しない部分に、膜厚（５００ｎ
ｍ）の第一の合金メッキ膜（Ａｕ−１％Ｎｉ）２０５を
形成する。（図２（ｃ）） 続いて、前記第一のフォトレジストを除去して（図２
（ｄ））、前記第一の合金メッキ膜をマスクとして、前
記第一の電極膜をエッチングする。（図２（ｅ）） 次に、層間絶縁膜として、酸化膜２０６を形成する。こ
の際、酸化膜の形成方法としては、ＴＥＯＳ（Ｓｉ（Ｏ
Ｃ2Ｈ5）4）を用いて、 プラズマ中で酸化膜を５００ｎ
ｍ形成する。こうして形成された層間絶縁膜に、フォト
エッチングによって前記第一の合金メッキ膜上にホール
部を設ける。（図２（ｆ）） 続いて、前記層間絶縁膜及び前記第一の合金メッキ膜上
に第二の電極膜として、Ｔｉ２０７（１５ｎｍ）を形成
し、さらにＰｔ２０８（１００ｎｍ）を形成する。（図
２（ｇ）） 次に、前記第二の電極膜上に、所望のパターンを持った
第二のフォトレジスト２０９を形成し（図２（ｈ））、
前記第二のフォトレジストが存在しない部分に、第二の
合金メッキ膜（８００ｎｍ）２１０を形成する。（図２
（ｉ）） さらに、前記第二のフォトレジストを除去し（図２
（ｊ））、前記第二の合金メッキ膜をマスクとして、前
記第二の電極膜をエッチングする。（図２（ｋ）） こうして出来上がった本発明半導体装置は、従来の半導
体装置に比べると、Ａｕメッキ液に１％のＮｉを含有さ
せることによって、Ａｕメッキ膜の硬度を向上させ、Ａ
ｕのマイグレーションを抑制し、ヒロックの発生を防止
することができる。
ｉ）、１０３は白金（Ｐｔ）、１０４は第一の合金メッ
キ膜、１０５は層間絶縁膜の酸化膜（ＳｉＯ2）、１０
６はチタン（Ｔｉ）、１０７は白金（Ｐｔ）、１０８は
第二の合金メッキ膜である。以下詳細は図２を追いなが
ら説明していく。（図２（ａ）〜図２（ｋ）） まず、Ｓｉ基板２０１の表面全体にメッキ用の第一の電
極膜として、Ｔｉ２０２（１５ｎｍ）を形成し、さらに
Ｐｔ２０３（１００ｎｍ）を形成する。（図２（ａ）） 次に、第一のフォトレジスト２０４により、前記第一の
電極膜に所望のパターンを形成する。（図２（ｂ）） さらに、前記第一の電極膜を電極として、メッキ液温度
６０℃の条件下でメッキを行う。この際、Ａｕメッキ液
に１％のＮｉを含有させた合金メッキを行い、前記第一
のフォトレジストが存在しない部分に、膜厚（５００ｎ
ｍ）の第一の合金メッキ膜（Ａｕ−１％Ｎｉ）２０５を
形成する。（図２（ｃ）） 続いて、前記第一のフォトレジストを除去して（図２
（ｄ））、前記第一の合金メッキ膜をマスクとして、前
記第一の電極膜をエッチングする。（図２（ｅ）） 次に、層間絶縁膜として、酸化膜２０６を形成する。こ
の際、酸化膜の形成方法としては、ＴＥＯＳ（Ｓｉ（Ｏ
Ｃ2Ｈ5）4）を用いて、 プラズマ中で酸化膜を５００ｎ
ｍ形成する。こうして形成された層間絶縁膜に、フォト
エッチングによって前記第一の合金メッキ膜上にホール
部を設ける。（図２（ｆ）） 続いて、前記層間絶縁膜及び前記第一の合金メッキ膜上
に第二の電極膜として、Ｔｉ２０７（１５ｎｍ）を形成
し、さらにＰｔ２０８（１００ｎｍ）を形成する。（図
２（ｇ）） 次に、前記第二の電極膜上に、所望のパターンを持った
第二のフォトレジスト２０９を形成し（図２（ｈ））、
前記第二のフォトレジストが存在しない部分に、第二の
合金メッキ膜（８００ｎｍ）２１０を形成する。（図２
（ｉ）） さらに、前記第二のフォトレジストを除去し（図２
（ｊ））、前記第二の合金メッキ膜をマスクとして、前
記第二の電極膜をエッチングする。（図２（ｋ）） こうして出来上がった本発明半導体装置は、従来の半導
体装置に比べると、Ａｕメッキ液に１％のＮｉを含有さ
せることによって、Ａｕメッキ膜の硬度を向上させ、Ａ
ｕのマイグレーションを抑制し、ヒロックの発生を防止
することができる。
【００１６】また、含有させる金属は、Ｎｉの他にも、
ＣｏまたはＦｅまたはＡｇ等の金属でも同等の効果があ
り、含有量は０．１％〜８％程度が良い。
ＣｏまたはＦｅまたはＡｇ等の金属でも同等の効果があ
り、含有量は０．１％〜８％程度が良い。
【００１７】
【発明の効果】以上に述べた本発明によれば、従来の構
造に比べて、単金属のＡｕメッキに１％のＮｉを含有さ
せることによって、Ａｕメッキ膜の硬度を向上させ、Ａ
ｕのマイグレーションを抑制し、ヒロックの発生を防止
できるより信頼性の優れた半導体装置を提供できる。
造に比べて、単金属のＡｕメッキに１％のＮｉを含有さ
せることによって、Ａｕメッキ膜の硬度を向上させ、Ａ
ｕのマイグレーションを抑制し、ヒロックの発生を防止
できるより信頼性の優れた半導体装置を提供できる。
【図１】図１は、本発明の半導体装置を示す主要断面
図。
図。
【図２】（ａ）〜（ｋ）は、本発明の半導体装置の製造
工程の断面図。
工程の断面図。
【図３】図３は、従来の半導体装置を示す断面図。
１０１、２０１、３０１・・・Ｓｉ基板 １０２、２０２、３０２・・・チタン（Ｔｉ） １０３、２０３、３０３・・・白金（Ｐｔ） ２０４、 ・・・レジスト １０４、２０５、 ・・・合金メッキ膜 ３０４・・・金メッキ膜 １０５、２０６、３０５・・・二酸化珪素 １０６、２０７、３０６・・・チタン（Ｔｉ） １０７、２０８、３０７・・・白金（Ｐｔ） ２０９、 ・・・レジスト １０８、２１０、 ・・・合金メッキ膜 ３０８・・・金メッキ膜 ３０９・・・ヒロック
Claims (2)
- 【請求項１】 メッキ法を用いて形成した複数の配線層
が、単金属ＡｕメッキにＮｉまたはＣｏまたはＦｅを含
有させた合金メッキ配線層であることを特徴とする半導
体装置。 - 【請求項２】 ａ）半導体基板上にメッキ用の第一の電
極膜として、チタン（Ｔｉ）と白金（Ｐｔ）を形成する
工程と、ｂ）第一のフォトレジストにより、前記第一の
電極膜に所望のパターンを形成する工程と、ｃ）前記第
一の電極膜を電極として、ＡｕメッキにＮｉまたはＣｏ
またはＦｅを含有させた合金メッキを行い、前記第一の
フォトレジストが存在しない部分に、第一の合金メッキ
膜を形成する工程と、ｄ）前記第一のフォトレジストを
除去する工程と、ｅ）前記第一の合金メッキ膜をマスク
として、前記第一の電極膜をエッチングする工程と、
ｆ）層間絶縁膜として酸化膜を形成し、フォトエッチン
グによって、前記第一の合金メッキ膜上にホール部を設
ける工程と、ｇ）前記絶縁膜と前記第一の合金メッキ膜
上に第二の電極膜としてチタン（Ｔｉ）と白金（Ｐｔ）
を形成する工程と、ｈ）前記第二の電極膜上に所望のパ
ターンを持った第二のフォトレジストを形成する工程
と、ｉ）前記第二の電極膜を電極として、Ａｕメッキに
ＮｉまたはＣｏまたはＦｅを含有させた合金メッキを行
い、前記第二のフォトレジストが存在しない部分に、第
二の合金メッキ膜を形成する工程と、ｊ）前記第二のフ
ォトレジストを除去する工程と、ｋ）前記第二の合金メ
ッキ膜をマスクとして、前記第二の電極をエッチングす
る工程を有することを特徴とする半導体装置の製造方
法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28777691A JPH05129299A (ja) | 1991-11-01 | 1991-11-01 | 半導体装置及びその製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28777691A JPH05129299A (ja) | 1991-11-01 | 1991-11-01 | 半導体装置及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05129299A true JPH05129299A (ja) | 1993-05-25 |
Family
ID=17721605
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28777691A Pending JPH05129299A (ja) | 1991-11-01 | 1991-11-01 | 半導体装置及びその製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05129299A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104124150A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
-
1991
- 1991-11-01 JP JP28777691A patent/JPH05129299A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN104124150A (zh) * | 2013-04-28 | 2014-10-29 | 中芯国际集成电路制造(上海)有限公司 | 半导体器件的形成方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05235184A (ja) | 半導体装置の多層配線構造体の製造方法 | |
| JPH05206135A (ja) | 半導体装置の製造方法 | |
| JPH05129299A (ja) | 半導体装置及びその製造方法 | |
| JPH08250452A (ja) | 半導体装置及びその製造方法 | |
| JPH0485829A (ja) | 半導体装置及びその製造方法 | |
| JPH05129302A (ja) | 半導体装置及びその製造方法 | |
| JP2699498B2 (ja) | 半導体装置の製造方法 | |
| JP2776397B2 (ja) | 半導体装置の製造方法 | |
| JPS62235775A (ja) | 半導体装置およびその製造方法 | |
| JPS62245650A (ja) | 多層配線構造体の製造法 | |
| JPS61208851A (ja) | 半導体装置の製造方法 | |
| JPH04170031A (ja) | 金属配線の形成方法 | |
| JPS61242018A (ja) | 半導体装置の製造方法 | |
| JPS6194345A (ja) | 集積回路の配線方法 | |
| JPH0917792A (ja) | 半導体装置の製造方法 | |
| JPH05109721A (ja) | 半導体集積回路 | |
| JPH0249011B2 (ja) | ||
| JPH06163721A (ja) | 半導体装置 | |
| JPH04261025A (ja) | 半導体装置の製造方法 | |
| JPH10256234A (ja) | 多層配線の製作方法 | |
| JPH0665746A (ja) | 半導体装置及びその製造方法 | |
| JPH06177276A (ja) | 多層配線基板 | |
| JPH0897242A (ja) | 半導体装置の製造方法 | |
| JPH05217943A (ja) | 半導体装置及びその製造方法 | |
| JPH04196429A (ja) | 半導体集積回路装置の製造方法 |