JPH0512800B2 - - Google Patents

Description

【発明の詳細な説明】 ＜産業上の利用分野＞ この発明は、アナログ信号を一時的に保持する
トラツクホールド回路に関し、とくにアナログデ
ジタル変換器に用いて好適なトラツクホールド回
路に関するものである。

＜従来技術＞ アナログ信号をデジタル信号に変換するにはア
ナログデジタル変換器を用いるが、変換のために
はある一定の時間が必要であり、かつこの変換時
間中に入力信号が変化すると誤差が大きくなる。
従つて、アナログ信号を一時的に保持するトラツ
クホールド回路が必要になる。第５図にこの様な
トラツクホールド回路の一例を示す。第５図にお
いて、１は入力端子、２〜５はスイツチ、６，７
は抵抗、８はホールドコンデンサ、９は増幅器、
１０は出力端子である。増幅器９の反転入力端子
はスイツチ３により入力端子１に接続、または切
離しがなされる。またホールドコンデンサ８の一
端はスイツチ４，５によつて増幅器９の反転入力
端子または共通電位点に切り換え接続される。ト
ラツクモードのときはスイツチ３，５をオン、ス
イツチ２，４をオフにする。入力端子１に印加さ
れた入力信号は抵抗６，７の比率で増幅され、ホ
ールドコンデンサ８を充放電する。そのためホー
ルドコンデンサ８の両端電圧は入力信号に追従す
る。ホールドモードのときはスイツチ３，５がオ
フ、スイツチ２，４がオンにされる。そのため、
増幅器９は入力端子から切離され、また、ホール
ドコンデンサ８がその反転入力端子に接続され、
このホールドコンデンサ８に保持された電圧が出
力端子１０に出力される。

第６図に他のトラツクホールド回路の例を示
す。この図において、１１，１２はバツフアアン
プ、１３はスイツチ、１４はホールドコンデンサ
である。ホールドコンデンサ１４はバツフアアン
プ１２の入力側におかれ、スイツチ１３により入
力信号と接続または切離しが成される。トラツク
モードのときはスイツチ１３がオン状態にされ
る。入力端子１に印加された入力信号はバツフア
アンプ１１を介してホールドコンデンサ１４に印
加され充放電する。従つてホールドコンデンサ１
４の両端電圧は入力信号に追従する。ホールドモ
ードのときはスイツチ１３がオフにされ、ホール
ドコンデンサ１４は入力信号から切離される。そ
のため、このホールドコンデンサ１４に保持され
た電圧がバツフアアンプ１２を介して出力端子１
０に出力される。

第７図にさらに他の例を示す。この図におい
て、１５〜１９はスイツチ、２０は増幅器、２１
はホールドコンデンサである。増幅器２０の非反
転入力端子はスイツチ１５，１６によつて入力端
子１または共通電位点に接続され、ホールドコン
デンサ２１の一端はスイツチ１８，１９により増
幅器２０の反転入力端子または共通電位点に接続
される。スイツチ１７は増幅器２０をバツフアア
ンプとして働かせるためのものである。この様な
構成において、トラツクモードのときはスイツチ
１５，１７，１９をオン、スイツチ１６，１８を
オフにする。そのため入力端子１は増幅器２０の
非反転入力端子に、ホールドコンデンサ２１の一
端は共通電位点に接続される。また増幅器２０は
バツフアアンプとして働く。従つて、ホールドコ
ンデンンサ２１の両端電圧は入力信号に追従す
る。ホールドモードのときはスイツチ１５，１
７，１９がオフ、スイツチ１６，１８がオンに制
御される。そのため、増幅器２０は入力端子１か
ら切離され、またホールドコンデンサ２１の一端
が増幅器２０の反転入力端子に接続されるので、
このホールドコンデンサ２１に保持された電圧が
出力端子１０に出力される。

＜発明が解決すべき問題点＞ しかしながら、この様なトラツクホールド回路
には次のような問題点があつた。第５図に示した
例では抵抗６，７に発生する熱雑音のためその出
力に雑音が発生し、ローノイズ化することが難し
く、高精度なトラツクホールド回路を実現するこ
とが困難であるという欠点があつた。抵抗６，７
の抵抗値をそれぞれR₁、R₂とすると増幅器９の
ゲインは（R₁＋R₂）／R₁で表わされ、熱雑音も
またこのゲインで増幅される。R₁＝R₂としても
ゲインは２となり、雑音を小さく出来ない。ま
た、第６図および第７図に示した例では、その信
号経路に抵抗を含んでいないためローノイズ化が
可能であるが、スイツチ１３，１５，１７，１８
には入力信号と同じ大きさのコモンモード電圧が
かかるため、それをドライブするドライブ回路が
複雑になるという欠点がある。

＜発明の目的＞ この発明の目的は、高精度化が可能であり、か
つ構成が簡単なトラツクホールド回路を提供する
ことにある。

＜問題点を解決するための手段＞ 前記問題点を解決するために、本発明では２つ
の入力段を有しこれらの入力段に供給する動作電
流を切換えることにより前記２つの入力段のうち
どちらか一方を選択する増幅器を用い、この増幅
器の一方の入力段と出力の間にホールドコンデン
サを接続し、また、このホールドコンデンサの前
記増幅器の出力に接続されていない側と共通電位
点の間に前記動作電流の切り換えと連動してその
オンオフが制御されるスイツチを接続するように
して、前記増幅器の他方の入力段にホールドすべ
き入力信号を印加するようにしたものである。

＜実施例＞ 第１図に本発明に係るトラツクホールド回路の
一実施例を示す。第１図において、３０は第１お
よび第２の２つの入力段を有する増幅器であり、
１＋，１−は第１の入力段の、２＋、２−は第２
の入力段の非反転および反転入力、CLK＋，
CLK−は第１および第２の入力段を切換える信
号が入力される端子である。第１の入力段の非反
転入力１＋には入力端子１から入力信号が印加さ
れ、その反転入力１−は増幅器３０の出力に接続
される。また、第２の入力段の非反転入力２＋は
共通電位点に接続される。３１はスイツチを構成
するFETであり、そのドレインは増幅器３０の
第２の入力段の反転入力２−に、そのソースは共
通電位点に接続される。３２はホールドコンデン
サであり、その一端は増幅器３０の出力に、他端
は第２の入力段の反転入力２−に接続される。３
３はトラツクモードとホールドモードを切換える
信号が入力される端子であり、この信号はFET
３１のゲートおよび増幅器３０の端子CLK＋に
入力される。端子CLK−はダイオード３４を介
して共通電位点に、抵抗３５を介して負側電源Ｖ
−に接続され、この端子にクロツクの閾値電圧を
与える。また、FET３１のゲートは抵抗３６を
介して共通電位点に接続される。増幅器３０の出
力は出力端子１０に出力される。

この様な構成において、トラツクモードにする
ときは端子３３に0Vの信号を入力する。そのた
めFET３１は導通し、ホールドコンデンサ２の
一端は共通電位点に接続される。また、この信号
は増幅器３０の端子CLK＋に入力され、第１の
入力段が選択される。その結果増幅器３０はバツ
フアアンプとして動作し、その出力には入力信号
と同じ大きさの信号が現れ、この信号によりホー
ルドコンデンサ３２が充放電され、その端子間電
圧は入力信号の大きさに等しくなる。ホールドモ
ードのときは端子３３に低レベルの信号が印加さ
れ、そのためFET３１は不導通になると共に第
２の入力段が選択される。従つて増幅器３０は入
力信号から切離され、またホールドコンデンサ３
２の一端は共通電位点から切離される。その結果
ホールドコンデンサ３２に保持されていた電圧が
増幅器３０の出力に現れる。

第２図にこの実施例の動作を示すタイムチヤー
トを示す。この図において、Ａは入力信号、Ｂは
FET３１の状態、Ｃは第１の入力段の動作電流、
Ｄは第２の入力段の動作電流、Ｅは端子３３の電
位、Ｆは出力を表わす。端子３３に0Vの信号が
入力されるとFET３１がオンになると共に第１
の入力段にのみ動作電流が流れ、トラツクモード
になる。時刻で端子３３に低レベルの信号が入
力されると、FET３１がオフになると共に第２
の入力段にのみ動作電流が流れてホールドモード
に切替わる。そのため、増幅器３０の出力はホー
ルドモードに切替わる直前の入力信号の値にホー
ルドされる。時刻で端子３３に0Vの信号が入
力されると再びトラツクモードになる。この動作
を繰返すことにより、入力信号を所定時間ホール
ドすることが出来る。ホールドモードのときは第
１の入力段には動作電流が流れないので、増幅器
３０は入力信号から完全に切離される。

第３図に増幅器３０の具体的な構成の一例を示
す。なお、第１図と同じ要素には同一符号を付
し、説明を省略する。第３図において、３７は
FETQ₁，Q₂から構成される第１の入力段、３８
はFETQ₃，Q₄から構成される第２の入力段、３
９はトランジスタQ₅〜Q₈から構成される切り換
えスイツチ部、４０は後段アンプ部および出力部
である。また、Ｖ＋、Ｖ−はそれぞれ正負の電源
を表わす。

この様な構成において、CLK＋が高レベル、
CLK−が低レベルであるとすると、トランジス
タQ₅がオフ、Q₆がオンになる。そのため、トラ
ンジスタQ₇がオフ、Q₈がオンになつて第１の入
力段３７にのみ動作電流が流れ、第２の入力段３
８には流れない。その結果第１の入力段のみ動作
してトラツクモードになる。CLK＋が低レベル、
CLK−が高レベルになるとトランジスタQ₅がオ
ン、Q₆がオフ、Q₇がオン、Q₈がオフになり、第
２の入力段３８が選択されてホールドモードにな
る。この様にしてCLK＋、CLK−に印加する信
号によつてトラツクモードとホールドモードを切
換えることが出来る。

第４図に本発明の他の実施例を示す。この実施
例はFET３１のスイツチング時に発生するペデ
スタル電圧の補償を行うようにしたものである。
なお、第１図と同じ要素には同一符号を付し、説
明を省略する。第４図において４１はコンデンサ
であり、例えばホールドコンデンサ３２と同じ容
量を有する。このコンデンサ４１は増幅器３０の
第２の入力段の反転入力２−と共通電位点の間に
接続される。４２はFETであり、コンデンサ４
１と並列に接続される。FET４２はFET３１と
同じ信号で駆動される。トラツクモードでは
FET４２がオンになり、コンデンサ４１を短絡
する。ホールドモードではFET４２はオフにな
り、FET４２で発生するペデスタル電圧がコン
デンサ４１に保持される。FET３１と４１の特
性が同じであると発生するペデスタル電圧はほぼ
同じ値になるので、コンデンサ４１にはホールド
コンデンサ３２と同じ大きさのペデスタル電圧が
保持され、かつこれらは第２の入力段の互いに反
対の極性の入力に接続されているので、これらの
信号はさしひかれペデスタルを補償することが出
来る。

なお、増幅器３０の構成は第３図に示したもの
に限らず、種々の構成のものを用いることが出来
る。要は、２つの入力段を有し、これに流す動作
電流を切換えることによつてこれら２つの入力段
を選択出来る構成であればよい、 ＜発明の効果＞ 以上実施例に基づいて具体的に説明したよう
に、この発明では増幅器として２つの入力段を有
しかつこれらの入力段に流す動作電流を切換える
ことによつてこれらの入力段を切換えることが出
来るものを用い、一方の入力段に入力信号を印加
し、他方の入力と出力の間にホールドコンデンサ
を接続してこのホールドコンデンサの一端を前記
２つの入力段を切換えるのと同期してホールドコ
ンデンサの一端を共通電位点と接続、切離しを行
うようにした。そのため、信号の伝達経路に抵抗
を含まなくてもトラツクホールド回路を構成する
ことが出来、低雑音化が可能になる。

また、スイツチは共通電位点におくことが出来
るので、スイツチにコモンモード電圧がかかるこ
とがなく、駆動が簡単になる。

また、２つの同じ特性の入力段を用いるので、
ペデスタル電圧を補償することが容易に出来る。

さらに、ホールドモードでは入力と出力が完全
に分離されるので、フイードスルー特性がよくな
るという効果もある。

【図面の簡単な説明】

第１図は本発明に係るトラツクホールド回路の
一実施例を示す構成図、第２図は動作を示すタイ
ムチヤート、第３図は増幅器の構成を示す構成
図、第４図は本発明の他の実施例を示す構成図、
第５図〜第７図は従来のトラツクホールド回路の
構成を示す構成図である。 ３０……増幅器、３１，４２……FET、３２
……ホールドコンデンサ、３７……第１の入力
段、３８……第２の入力段、３９……切り換えス
イツチ部、４１……コンデンサ、Q₁〜Q₈……ト
ランジスタ。

Claims (1)

1. 【特許請求の範囲】 １ 非反転入力端と反転入力端を有する２つの入
   力段を備え、これらの入力段に供給する動作電流
   を切り換えることにより前記２つの入力段のうち
   どちらか一方が選択されるようになつており、一
   方の入力段についてはその非反転入力端に入力信
   号が加えられると共にその反転入力端は出力と接
   続され、他方の入力段についてはその非反転入力
   端が共通電位点に接続されると共に、その反転入
   力端は、ホールドコンデンサを介して出力に接続
   されると同時に前記動作電流の切り換えと連動し
   てオンオフが制御されるスイツチを介して共通電
   位点にも接続された増幅器を有し、 トラツクモードにおいては、前記動作電流を切
   り換えて前記２つの入力段の一方の入力段を選択
   すると共に前記スイツチがオンになるようにし
   て、前記ホールドコンデンサを入力信号により充
   放電させ、 ホールドモードにおいては、前記動作電流を切
   り換えて前記２つの入力段の他方の入力段を選択
   すると共に前記スイツチがオフになるようにし
   て、ホールドモードに切り換わる直前の入力信号
   が増幅器出力から得られる ようにしたことを特徴とするトラツクホールド回
   路。