JPH05122940A - 電流型コンバータのｐｗｍ制御方法 - Google Patents
電流型コンバータのｐｗｍ制御方法Info
- Publication number
- JPH05122940A JPH05122940A JP28525291A JP28525291A JPH05122940A JP H05122940 A JPH05122940 A JP H05122940A JP 28525291 A JP28525291 A JP 28525291A JP 28525291 A JP28525291 A JP 28525291A JP H05122940 A JPH05122940 A JP H05122940A
- Authority
- JP
- Japan
- Prior art keywords
- control
- time
- power supply
- type converter
- pulse pattern
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Rectifiers (AREA)
Abstract
(57)【要約】
【目的】 ソフトウエア方式による電流型コンバータの
ＰＷＭ制御において、電源と制御動作の同期処理を改善
すると共に、電源電流の低次高調波の発生を抑える。 【構成】 同期検出信号をＣＰＵの高速入力ポートに入
力させ、同期演算処理を非割込処理とする。まず数サイ
クルの平均電源電圧周期を求めて基準とする。この値か
ら制御周期を求めて制御タイミングを管理する。上記の
基準から予測される予測同期時刻および検出同期周期の
差分をサイクルごとに求める。この差分に基づいて制御
周期を補正する。これにより電源電圧の変動に制御位相
を追従させる。またパルスパターン生成にあたって、予
測同期時刻から転流の際の電源相電圧の大小関係を予測
する。この大小関係から遅延の発生の有無を予測する。
この結果に基づいて理想パルスパターンを補正して実電
流を全体的にストレージタイム分だけ遅延させ、入力電
流波形の高調波発生を抑制する。
ＰＷＭ制御において、電源と制御動作の同期処理を改善
すると共に、電源電流の低次高調波の発生を抑える。 【構成】 同期検出信号をＣＰＵの高速入力ポートに入
力させ、同期演算処理を非割込処理とする。まず数サイ
クルの平均電源電圧周期を求めて基準とする。この値か
ら制御周期を求めて制御タイミングを管理する。上記の
基準から予測される予測同期時刻および検出同期周期の
差分をサイクルごとに求める。この差分に基づいて制御
周期を補正する。これにより電源電圧の変動に制御位相
を追従させる。またパルスパターン生成にあたって、予
測同期時刻から転流の際の電源相電圧の大小関係を予測
する。この大小関係から遅延の発生の有無を予測する。
この結果に基づいて理想パルスパターンを補正して実電
流を全体的にストレージタイム分だけ遅延させ、入力電
流波形の高調波発生を抑制する。
Description
【０００１】
【産業上の利用分野】この発明は、電流型コンバータの
ＰＷＭ（パルス幅変調）制御方法に係わり、特にソフト
ウエアによりコンバータ制御を行うものに関する。
ＰＷＭ（パルス幅変調）制御方法に係わり、特にソフト
ウエアによりコンバータ制御を行うものに関する。
【０００２】
【従来の技術】図９は、ＰＷＭ制御による電流型コンバ
ータの１例を示す。１は三相交流電源、２は主回路部で
ある。自励式の場合、主回路部２には、オン・オフ制御
スイッチとしてパワートランジスタなどの自己消弧素子
が用いられる。このパワートランジスタはベースドライ
ブ回路３により駆動される。主回路部２の前段には、リ
アクタンスＡＣＬおよびキャパシタンスＣによりＬＣフ
ィルタが形成されている。
ータの１例を示す。１は三相交流電源、２は主回路部で
ある。自励式の場合、主回路部２には、オン・オフ制御
スイッチとしてパワートランジスタなどの自己消弧素子
が用いられる。このパワートランジスタはベースドライ
ブ回路３により駆動される。主回路部２の前段には、リ
アクタンスＡＣＬおよびキャパシタンスＣによりＬＣフ
ィルタが形成されている。
【０００３】また、同期トランス４により電源電圧を検
出し、この検出信号に基づいて同期検出回路５が同期検
出を行う。一方、主回路部２の出力電流は、変流器ＨＣ
Ｔにより検出される。ＰＩ演算回路６は、検出出力電流
Ｉdと出力電流指令Ｉ*とを突き合わせて偏差ΔＩを求め
る。中央処理装置（ＣＰＵ）７は、同期検出信号や出力
電流指令Ｉ*、電流偏差ΔＩに基づいて所定の演算を行
い、ベースドライブ回路３を制御するためのパルス信号
を出力する。
出し、この検出信号に基づいて同期検出回路５が同期検
出を行う。一方、主回路部２の出力電流は、変流器ＨＣ
Ｔにより検出される。ＰＩ演算回路６は、検出出力電流
Ｉdと出力電流指令Ｉ*とを突き合わせて偏差ΔＩを求め
る。中央処理装置（ＣＰＵ）７は、同期検出信号や出力
電流指令Ｉ*、電流偏差ΔＩに基づいて所定の演算を行
い、ベースドライブ回路３を制御するためのパルス信号
を出力する。
【０００４】
【発明が解決しようとする課題】一般に、電流型コンバ
ータにおいては、電源電流の高調波電流（特に第５，
７，１１，１３等の低次高調波）をできるだけ抑制する
と共に、力率を所望値（通常は１）に制御することが要
点となる。したがって電源の同期検出を行って周波数お
よび位相を常に監視しておき、その変動に素早く追従す
ることが必要である。
ータにおいては、電源電流の高調波電流（特に第５，
７，１１，１３等の低次高調波）をできるだけ抑制する
と共に、力率を所望値（通常は１）に制御することが要
点となる。したがって電源の同期検出を行って周波数お
よび位相を常に監視しておき、その変動に素早く追従す
ることが必要である。
【０００５】しかしながら上記のようなソフトウエアに
よるコンバータ制御の場合、電源電圧と制御周期の同期
処理に難点がある（昭和６２年電気学会産業応用部門全
国大会ｐ．６４〜６５参照）。つまり、ＰＷＭ演算等の
制御周期が電源と非同期的に動作しているので、ＰＷＭ
演算の途中で電源同期入力が入った場合、ＣＰＵの連想
メモリのキャンセル機能の面から瞬時に同期させること
は困難であり、上記の文献に開示されるようなむだ時間
を伴う方式をとらざるを得ない問題点があった。
よるコンバータ制御の場合、電源電圧と制御周期の同期
処理に難点がある（昭和６２年電気学会産業応用部門全
国大会ｐ．６４〜６５参照）。つまり、ＰＷＭ演算等の
制御周期が電源と非同期的に動作しているので、ＰＷＭ
演算の途中で電源同期入力が入った場合、ＣＰＵの連想
メモリのキャンセル機能の面から瞬時に同期させること
は困難であり、上記の文献に開示されるようなむだ時間
を伴う方式をとらざるを得ない問題点があった。
【０００６】また図１０は、上記の電流型コンバータの
各部の電圧・電流波形を示す。図から判るように、電源
電流に含まれる低次高調波が大きいため波形が歪んでし
まい、電源側に悪影響を及ぼす問題点もあった。図１１
に入力電流の高調波の分析結果を示す。この低次高調波
発生の主原因として、パワートランジスタのストレージ
タイムの影響が挙げられる。図１２は、ＰＷＭパルスパ
ターン（３パルスの例）を示す。これがパワートランジ
スタのベース信号となる。図中、丸印を付した箇所が遅
れ部位である。図１３は、図１２中のＡ〜Ｄ点における
ベース信号とコレクタ電流を示す。この図に示すように
パワートランジスタのストレージタイムｔstgの影響に
より、ターンオンまたはターンオフが遅れ、あるいは両
方が遅れてしまう。
各部の電圧・電流波形を示す。図から判るように、電源
電流に含まれる低次高調波が大きいため波形が歪んでし
まい、電源側に悪影響を及ぼす問題点もあった。図１１
に入力電流の高調波の分析結果を示す。この低次高調波
発生の主原因として、パワートランジスタのストレージ
タイムの影響が挙げられる。図１２は、ＰＷＭパルスパ
ターン（３パルスの例）を示す。これがパワートランジ
スタのベース信号となる。図中、丸印を付した箇所が遅
れ部位である。図１３は、図１２中のＡ〜Ｄ点における
ベース信号とコレクタ電流を示す。この図に示すように
パワートランジスタのストレージタイムｔstgの影響に
より、ターンオンまたはターンオフが遅れ、あるいは両
方が遅れてしまう。
【０００７】この発明は、このような事情に鑑み、電流
型コンバータのＰＷＭ制御方法において、電源電圧に対
する制御同期処理を改善し、さらに自己消弧素子のスト
レージタイムによる低次高調波の発生を抑制することを
目的とする。
型コンバータのＰＷＭ制御方法において、電源電圧に対
する制御同期処理を改善し、さらに自己消弧素子のスト
レージタイムによる低次高調波の発生を抑制することを
目的とする。
【０００８】
【課題を解決するための手段および作用】この発明は、
上記の目的を達成するために、ソフトウエアによる制御
装置等を使用して電流型コンバータにＰＷＮ制御を行う
方法において、次の手段を講じるものである。
上記の目的を達成するために、ソフトウエアによる制御
装置等を使用して電流型コンバータにＰＷＮ制御を行う
方法において、次の手段を講じるものである。
【０００９】すなわち同期検出回路からの同期検出信号
の周期を計測して電源周期を求め、この電源周期から次
回の同期時刻を予測し、この予測同期時刻に基づいてＰ
ＷＮ制御時刻を管理することとしている。そして電源周
期の変動に追従するために、電源周期を定期的に補正す
る。この補正にあたっては、検出同期時刻および予測同
期時刻の差分を求め、この差分に基づいて補正量を決定
する。
の周期を計測して電源周期を求め、この電源周期から次
回の同期時刻を予測し、この予測同期時刻に基づいてＰ
ＷＮ制御時刻を管理することとしている。そして電源周
期の変動に追従するために、電源周期を定期的に補正す
る。この補正にあたっては、検出同期時刻および予測同
期時刻の差分を求め、この差分に基づいて補正量を決定
する。
【００１０】また、電源電流における低次高調波の発生
を抑制するために、次の手段を講じることができる。す
なわち自己消弧素子の実電流のターンオンあるいはター
ンオフが遅延しない場合に、遅延時間に相当する時間だ
けそのタイミングを遅延させ、理想パルスパターンから
全体的に遅延してはいるが波形の整った実電流を得る。
これにより低次高調波の発生を抑制する。
を抑制するために、次の手段を講じることができる。す
なわち自己消弧素子の実電流のターンオンあるいはター
ンオフが遅延しない場合に、遅延時間に相当する時間だ
けそのタイミングを遅延させ、理想パルスパターンから
全体的に遅延してはいるが波形の整った実電流を得る。
これにより低次高調波の発生を抑制する。
【００１１】詳しく説明すると、パルスパターン生成時
に、転流の際における電源電圧各相の大小関係を予測
し、転流前の相の電位が転流後の相の電位より低い場合
および両電位が等しい場合を判別する。この場合、自己
消弧素子の充電特性に基づく遅延は発生しない。そこで
転流前の相のターンオフおよび転流後の相のターンオン
に相当するパルスの立ち下がりおよび立ち上がりを設定
遅延時間遅延させる。この補正を行った後のパルスパタ
ーンをゲート信号として使用する。
に、転流の際における電源電圧各相の大小関係を予測
し、転流前の相の電位が転流後の相の電位より低い場合
および両電位が等しい場合を判別する。この場合、自己
消弧素子の充電特性に基づく遅延は発生しない。そこで
転流前の相のターンオフおよび転流後の相のターンオン
に相当するパルスの立ち下がりおよび立ち上がりを設定
遅延時間遅延させる。この補正を行った後のパルスパタ
ーンをゲート信号として使用する。
【００１２】ここで設定遅延時間は、自己消弧素子の充
電特性による遅延時間に相当する値であり、たとえば次
の手法により得ることができる。コンバータ主回路部の
出力電流値および充電特性による遅延時間の相関関係に
基づいて、出力電流指令および設定遅延時間の相関関係
をあらかじめ設定してメモリに格納しておく。そしてパ
ルスパターンの補正時に、この相関関係に基づいて出力
電流指令から設定遅延時間を求めて使用する。これによ
り実遅延時間に近い値をもって転流時のタイミングを補
正でき、低次高調波の抑制作用が向上する。
電特性による遅延時間に相当する値であり、たとえば次
の手法により得ることができる。コンバータ主回路部の
出力電流値および充電特性による遅延時間の相関関係に
基づいて、出力電流指令および設定遅延時間の相関関係
をあらかじめ設定してメモリに格納しておく。そしてパ
ルスパターンの補正時に、この相関関係に基づいて出力
電流指令から設定遅延時間を求めて使用する。これによ
り実遅延時間に近い値をもって転流時のタイミングを補
正でき、低次高調波の抑制作用が向上する。
【００１３】
【実施例】以下、図面に基づいて、この発明の実施例を
説明する。図２は、この実施例に係る電流型コンバータ
の制御装置の概要を示す。この実施例は、図９に示すシ
ステム構成において、ＣＰＵ７の所定の機能を変更・追
加したものである。ＣＰＵ７の機能を図示すると、電流
偏差ΔＩから変調率を演算する変調率演算手段８と、同
期検出信号に基づいてＰＷＭ演算のタイミング管理を行
う同期演算手段９と、変調率や出力電流指令Ｉ*からパ
ルス幅を演算してパルスパターンを生成するパルス幅演
算手段１０とが構成されている。
説明する。図２は、この実施例に係る電流型コンバータ
の制御装置の概要を示す。この実施例は、図９に示すシ
ステム構成において、ＣＰＵ７の所定の機能を変更・追
加したものである。ＣＰＵ７の機能を図示すると、電流
偏差ΔＩから変調率を演算する変調率演算手段８と、同
期検出信号に基づいてＰＷＭ演算のタイミング管理を行
う同期演算手段９と、変調率や出力電流指令Ｉ*からパ
ルス幅を演算してパルスパターンを生成するパルス幅演
算手段１０とが構成されている。
【００１４】同期演算手段９は、図１，３に示す処理手
順により構築されている。同期検出回路５からの同期検
出信号はＣＰＵ７の高速入力ポートに入力され、この信
号を受けてＣＰＵ７は非割込処理により同期演算処理を
行うこととしている。この処理では、図１に示すよう
に、まず制御立ち上げ時において、たとえば６サイクル
にわたる電源電圧周期を計測し、その平均をとって基準
となる電源電圧周期を求める（Ｓ１）。さらに電源電圧
１サイクルあたりに存在するＰＷＭ演算処理の回数（パ
ルス数で決まる）で除することで、基準となるＰＷＭ演
算周期（制御周期）を求める（Ｓ２）。そして次の同期
検出信号の入力時刻にＰＷＭ演算を開始し、初期位相を
電源に合わせる（Ｓ３）。
順により構築されている。同期検出回路５からの同期検
出信号はＣＰＵ７の高速入力ポートに入力され、この信
号を受けてＣＰＵ７は非割込処理により同期演算処理を
行うこととしている。この処理では、図１に示すよう
に、まず制御立ち上げ時において、たとえば６サイクル
にわたる電源電圧周期を計測し、その平均をとって基準
となる電源電圧周期を求める（Ｓ１）。さらに電源電圧
１サイクルあたりに存在するＰＷＭ演算処理の回数（パ
ルス数で決まる）で除することで、基準となるＰＷＭ演
算周期（制御周期）を求める（Ｓ２）。そして次の同期
検出信号の入力時刻にＰＷＭ演算を開始し、初期位相を
電源に合わせる（Ｓ３）。
【００１５】この後、電源周期の変動に追従するため
に、制御周期を適宜補正しながら制御を行っていく（Ｓ
４）。すなわち図３に示すように、同期検出信号の入力
時刻Ａを毎回読み込む（Ｓ１）。その一方で上記の制御
周期から同期時刻Ｂを予測し、両時刻の差分ΔＺ（＝Ｂ
−Ａ）を算出する（Ｓ２）。そしてこの差分ΔＺが許容
位相差を越えた場合（Ｓ３：Ｙｅｓ）、ΔＺの上限を制
限したうえで（Ｓ４）、（１）〜（３）式を用いて制御
周期Ｔを求める（Ｓ５）。
に、制御周期を適宜補正しながら制御を行っていく（Ｓ
４）。すなわち図３に示すように、同期検出信号の入力
時刻Ａを毎回読み込む（Ｓ１）。その一方で上記の制御
周期から同期時刻Ｂを予測し、両時刻の差分ΔＺ（＝Ｂ
−Ａ）を算出する（Ｓ２）。そしてこの差分ΔＺが許容
位相差を越えた場合（Ｓ３：Ｙｅｓ）、ΔＺの上限を制
限したうえで（Ｓ４）、（１）〜（３）式を用いて制御
周期Ｔを求める（Ｓ５）。
【００１６】
【数１】
【００１７】
【数２】
【００１８】
【数３】
【００１９】ただし、Ｔ-1は前回の制御周期、Ｔ′は制
御周期の補正量、ΔＴは１サイクル全体での補正量、Δ
Ｔ-1は前回の１サイクル全体での補正量、ｘ，ｙはゲイ
ン定数、ｎは１サイクル当たりの制御周期の数である。
御周期の補正量、ΔＴは１サイクル全体での補正量、Δ
Ｔ-1は前回の１サイクル全体での補正量、ｘ，ｙはゲイ
ン定数、ｎは１サイクル当たりの制御周期の数である。
【００２０】またパルス幅演算手段１０は、従来は生成
した理想パルスパターンをそのまま使用してゲートドラ
イブ回路にパルス信号を出力していたが、この実施例で
は理想パルスパターンに補正を加えたうえでパルス信号
として使用する機能が付加されている。このパルスパタ
ーン補正の詳細を説明する前に、まず転流動作を説明す
る。図４に示すように、電源相電圧の１サイクルを６０
°ごとにモード１〜６に分割し、さらに各モードをＡ，
Ｂに分割する。ここで電源力率＝１としたときのＰＷＭ
パルスパターンおよび線電流の関係を図５に示す。モー
ド１−Ａ区間を例にとって転流の様子を説明すると、下
アームについてはＹ相がずっと点弧しており、上アーム
についてはＶ→Ｗ→Ｕ→Ｖの順番で転流する。
した理想パルスパターンをそのまま使用してゲートドラ
イブ回路にパルス信号を出力していたが、この実施例で
は理想パルスパターンに補正を加えたうえでパルス信号
として使用する機能が付加されている。このパルスパタ
ーン補正の詳細を説明する前に、まず転流動作を説明す
る。図４に示すように、電源相電圧の１サイクルを６０
°ごとにモード１〜６に分割し、さらに各モードをＡ，
Ｂに分割する。ここで電源力率＝１としたときのＰＷＭ
パルスパターンおよび線電流の関係を図５に示す。モー
ド１−Ａ区間を例にとって転流の様子を説明すると、下
アームについてはＹ相がずっと点弧しており、上アーム
についてはＶ→Ｗ→Ｕ→Ｖの順番で転流する。
【００２１】図６は、モード１区間におけるＵ，Ｖ，Ｗ
の各ゲート信号（指令）と各ゲートのコレクタ電流ＩC
を示す。図に示すように実際のコレクタ電流ＩCは、ゲ
ート指令より遅れる場合と遅れない場合とがあるが、こ
の実施例ではコレクタ電流ＩCのすべてがストレージタ
イムｔstg分だけ遅れるようにパルスパターンを補正す
る。
の各ゲート信号（指令）と各ゲートのコレクタ電流ＩC
を示す。図に示すように実際のコレクタ電流ＩCは、ゲ
ート指令より遅れる場合と遅れない場合とがあるが、こ
の実施例ではコレクタ電流ＩCのすべてがストレージタ
イムｔstg分だけ遅れるようにパルスパターンを補正す
る。
【００２２】図７は、補正後のゲート信号および補正後
のゲート信号によるコレクタ電流を示す。この図におい
て、（ａ）は理想ゲート、（ｂ）は補正後のゲート、
（ｃ）は補正後のゲートによるコレクタ電流を示す。コ
レクタ電流のすべてを遅延させるためには、ターンオン
またはターンオフが遅延しない場合にそのゲート信号を
遅延させればよく、たとえばターンオン，ターンオフの
両方がもともと遅延する場合は補正の必要はないことに
なる。
のゲート信号によるコレクタ電流を示す。この図におい
て、（ａ）は理想ゲート、（ｂ）は補正後のゲート、
（ｃ）は補正後のゲートによるコレクタ電流を示す。コ
レクタ電流のすべてを遅延させるためには、ターンオン
またはターンオフが遅延しない場合にそのゲート信号を
遅延させればよく、たとえばターンオン，ターンオフの
両方がもともと遅延する場合は補正の必要はないことに
なる。
【００２３】補正の箇所を検出するにあたっては、電源
相電圧の大小関係から遅延の発生を予測する手法をと
る。つまり前述のように同期演算手段９により電源電圧
の位相をチェックしているので、パルス信号が出力され
る時刻における電源相電圧Ｕ，Ｖ，Ｗの大小関係を予測
することができる。そこで転流の際に、転流前の相の電
位が転流後の電位よりも低いかどうかを判定し、もし該
当すればその転流の際に実電流の遅延が生じないものと
判断する。この手法をとることによって、任意の電源力
率において補正のタイミングを適切に検出することが可
能となる。
相電圧の大小関係から遅延の発生を予測する手法をと
る。つまり前述のように同期演算手段９により電源電圧
の位相をチェックしているので、パルス信号が出力され
る時刻における電源相電圧Ｕ，Ｖ，Ｗの大小関係を予測
することができる。そこで転流の際に、転流前の相の電
位が転流後の電位よりも低いかどうかを判定し、もし該
当すればその転流の際に実電流の遅延が生じないものと
判断する。この手法をとることによって、任意の電源力
率において補正のタイミングを適切に検出することが可
能となる。
【００２４】そして上記のケースに該当する場合、その
転流前の相のパルスの立ち下がりおよび転流後の相のパ
ルスの立ち上がりのタイミングを設定遅延時間Δｔだけ
遅延させる。この設定遅延時間Δｔは、たとえば出力電
流指令Ｉ*に基づいて決定する手法をとることができ
る。すなわち主回路の出力電流Ｉdとストレージタイム
ｔstgの相関関係に鑑み、図８に示すように出力電流指
令Ｉ*と設定遅延時間Δｔの相関関係をあらかじめ設定
してメモリに格納しておく。コンバータ制御時には、出
力電流指令Ｉ*をＣＰＵ７に読み込み、この値から設定
遅延時間Δｔ（０≦Δｔ≦ｔstg）を求める。
転流前の相のパルスの立ち下がりおよび転流後の相のパ
ルスの立ち上がりのタイミングを設定遅延時間Δｔだけ
遅延させる。この設定遅延時間Δｔは、たとえば出力電
流指令Ｉ*に基づいて決定する手法をとることができ
る。すなわち主回路の出力電流Ｉdとストレージタイム
ｔstgの相関関係に鑑み、図８に示すように出力電流指
令Ｉ*と設定遅延時間Δｔの相関関係をあらかじめ設定
してメモリに格納しておく。コンバータ制御時には、出
力電流指令Ｉ*をＣＰＵ７に読み込み、この値から設定
遅延時間Δｔ（０≦Δｔ≦ｔstg）を求める。
【００２５】このようにこの実施例では、実電流がスト
レージタイムに相当する時間分遅延するようにパルスパ
ターンを補正しているので、ストレージタイムに起因す
ると考えられる第５，７次高調波電流の低減に大きな効
果が見られた。
レージタイムに相当する時間分遅延するようにパルスパ
ターンを補正しているので、ストレージタイムに起因す
ると考えられる第５，７次高調波電流の低減に大きな効
果が見られた。
【００２６】
【発明の効果】以上説明したように、この発明によれ
ば、電源周期を計測して次回の同期時刻を予測し、この
予測同期時刻に基づいてＰＷＮ制御時刻を管理する。さ
らに検出同期時刻および予測同期時刻のずれからＰＷＭ
制御周期を定期的に補正し、電源周期の変動に追従させ
る。
ば、電源周期を計測して次回の同期時刻を予測し、この
予測同期時刻に基づいてＰＷＮ制御時刻を管理する。さ
らに検出同期時刻および予測同期時刻のずれからＰＷＭ
制御周期を定期的に補正し、電源周期の変動に追従させ
る。
【００２７】また予測同期時刻から転流時の電源電圧各
相の大小関係を予測し、この結果から自己消弧素子の実
電流が遅延するかどうかを判定し、実電流が遅延しない
場合に、遅延時間に相当する時間だけそのタイミングを
遅延させるようにパルスパターンを補正することとして
いる。これにより自己消弧素子のストレージタイムによ
る影響が大幅に抑制され、入力電流における低次高調波
が低減して波形歪みが改善される。したがって電源側に
及ぼす高調波障害を改善することができる。
相の大小関係を予測し、この結果から自己消弧素子の実
電流が遅延するかどうかを判定し、実電流が遅延しない
場合に、遅延時間に相当する時間だけそのタイミングを
遅延させるようにパルスパターンを補正することとして
いる。これにより自己消弧素子のストレージタイムによ
る影響が大幅に抑制され、入力電流における低次高調波
が低減して波形歪みが改善される。したがって電源側に
及ぼす高調波障害を改善することができる。
【００２８】さらに設定遅延時間を主回路の出力電流目
標値に基づいて決定する態様をとれば、たとえば自己消
弧素子のストレージタイムを検出する回路等を付加する
必要がなく、簡素な回路構成で済む利点がある。
標値に基づいて決定する態様をとれば、たとえば自己消
弧素子のストレージタイムを検出する回路等を付加する
必要がなく、簡素な回路構成で済む利点がある。
【図１】実施例に係る同期処理手順を示すフローチャー
ト。
ト。
【図２】実施例に係る電流型コンバータの制御装置の概
要を示すブロック図。
要を示すブロック図。
【図３】同期処理における位相補正手順を示すフローチ
ャート。
ャート。
【図４】電源相電圧を示す波形図。
【図５】ＰＷＭパルスパターンおよび線電流の関係を示
すタイムチャート。
すタイムチャート。
【図６】モード１区間におけるＵ，Ｖ，Ｗの各ゲート信
号（指令）と各ゲートのコレクタ電流ＩCを示すタイム
チャート。
号（指令）と各ゲートのコレクタ電流ＩCを示すタイム
チャート。
【図７】実施例の動作を示すタイムチャート。
【図８】出力電流目標値Ｉ*と設定遅延時間Δｔの相関
図。
図。
【図９】ＰＷＭ制御による電流型コンバータの１例を示
すブロック図。
すブロック図。
【図１０】電流型コンバータの各部の電圧・電流波形を
示す波形図。
示す波形図。
【図１１】入力電流の高調波の分析結果を示す周波数特
性図。
性図。
【図１２】ＰＷＭパルスパターンの例を示すタイムチャ
ート。
ート。
【図１３】図１２中のＡ〜Ｄ点におけるベース信号とコ
レクタ電流を示す波形図。
レクタ電流を示す波形図。
１…電源 ２…主回路部 ３…ベースドライブ回路 ４…同期トランス ５…同期検出回路 ７…ＣＰＵ ９…同期演算手段 １０…パルス幅演算手段 Ｉ*…出力電流指令 ΔＴ…設定遅延時間
Claims (3)
- 【請求項１】 電源電圧に対して非同期的な制御装置を
使用して電流型コンバータにＰＷＮ制御を行う方法であ
って、電源電圧を監視して同期検出信号を得、この同期
検出信号にＰＷＭ制御動作を追従させる方法において、 同期検出信号の周期を計測して電源周期を求め、この電
源周期から次回の同期時刻を予測し、この予測同期時刻
に基づいてＰＷＮ制御時刻を管理し、 前記電源周期は定期的に補正するものとし、この補正に
あたっては、検出同期時刻および予測同期時刻の差分を
求め、この差分に基づいて補正量を決定することを特徴
とする電流型コンバータのＰＷＮ制御方法。 - 【請求項２】 半導体スイッチとして自己消弧素子を主
回路部に備えた電流型コンバータを制御対象とし、所定
のパルスパターンを生成して前記自己消弧素子にゲート
信号として出力することにより電流型コンバータにＰＷ
Ｍ制御を行う方法において、 前記自己消弧素子の充電特性による遅延時間を考慮しな
いで生成された理想パルスパターンに所定の補正を行う
ことにより前記パルスパターンを生成し、 前記理想パルスパターンの補正では、転流の際における
電源電圧各相の大小関係を予測し、転流前の相の電位が
転流後の相の電位より低い場合および両電位が等しい場
合、転流前の相のターンオフおよび転流後の相のターン
オンに相当するパルスの立ち下がりおよび立ち上がりを
設定遅延時間遅延させることを特徴とする電流型コンバ
ータのＰＷＭ制御方法。 - 【請求項３】 請求項２記載の電流型コンバータのＰＷ
Ｍ制御方法において、主回路部の出力電流指令および設
定遅延時間の関数をあらかじめ設定しておき、パルスパ
ターン生成時には、与えられた出力電流指令から前記関
数に基づいて設定遅延時間を求めることを特徴とする電
流型コンバータのＰＷＭ制御方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28525291A JPH05122940A (ja) | 1991-10-31 | 1991-10-31 | 電流型コンバータのｐｗｍ制御方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP28525291A JPH05122940A (ja) | 1991-10-31 | 1991-10-31 | 電流型コンバータのｐｗｍ制御方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05122940A true JPH05122940A (ja) | 1993-05-18 |
Family
ID=17689094
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP28525291A Pending JPH05122940A (ja) | 1991-10-31 | 1991-10-31 | 電流型コンバータのｐｗｍ制御方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05122940A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1067667A1 (en) * | 1998-12-02 | 2001-01-10 | Seiko Epson Corporation | Power supply device, power supply method, portable electronic apparatus, and electronic timepiece |
| KR20030080615A (ko) * | 2002-04-09 | 2003-10-17 | 정정웅 | 펄스폭 변조 컨버터의 전류 및 전압 제어기 구현 방법 |
| JP2015146664A (ja) * | 2014-01-31 | 2015-08-13 | 株式会社富士通ゼネラル | ３相整流器 |
-
1991
- 1991-10-31 JP JP28525291A patent/JPH05122940A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1067667A1 (en) * | 1998-12-02 | 2001-01-10 | Seiko Epson Corporation | Power supply device, power supply method, portable electronic apparatus, and electronic timepiece |
| EP1067667A4 (en) * | 1998-12-02 | 2002-12-04 | Seiko Epson Corp | POWER SUPPLY DEVICE, POWER SUPPLY METHOD, PORTABLE ELECTRONIC DEVICE AND ELECTRONIC MOVEMENT |
| KR20030080615A (ko) * | 2002-04-09 | 2003-10-17 | 정정웅 | 펄스폭 변조 컨버터의 전류 및 전압 제어기 구현 방법 |
| JP2015146664A (ja) * | 2014-01-31 | 2015-08-13 | 株式会社富士通ゼネラル | ３相整流器 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4085976B2 (ja) | インバータの制御装置及び制御方法 | |
| US11329593B2 (en) | Power conversion device and rotating machine drive system | |
| JP6762680B2 (ja) | 太陽光発電システム | |
| WO2020170315A1 (ja) | 電力制御方法、及び、電力制御装置 | |
| JP4069741B2 (ja) | パルス幅変調方法および電力変換器 | |
| JP2018113779A (ja) | 電力変換装置及びその高調波抑制方法 | |
| JPH08123561A (ja) | 太陽光発電システムの最大出力追従制御方法および装置 | |
| CN109599902B (zh) | 微电网的同期预同步及检同期合闸的控制方法和装置 | |
| JP2003209976A (ja) | Ｐｗｍインバータ装置及びその電流検出方法 | |
| JPH09149660A (ja) | Ｐｗｍ制御インバータの制御装置 | |
| JP2001186752A (ja) | 電源高調波抑制装置および空気調和機 | |
| JP2009278731A (ja) | 電力変換装置の制御装置および制御方法 | |
| JPH05122940A (ja) | 電流型コンバータのｐｗｍ制御方法 | |
| JP2001112262A (ja) | 電力変換回路付き電源装置及びその制御方法 | |
| Abad et al. | Predictive direct power control of the doubly fed induction machine with reduced power ripple at low constant switching frequency | |
| JP2001268924A (ja) | 携帯用発電機の出力電圧修正方法 | |
| JP4875428B2 (ja) | 半導体電力変換装置 | |
| JPH1198857A (ja) | 多重パルス幅変調方式を用いた電力変換装置 | |
| JP7508646B1 (ja) | 励磁制御装置 | |
| US12040790B2 (en) | Electronic apparatus, switching system, and control method | |
| EP4340202A1 (en) | Electronic apparatus, switching system, and control method | |
| JP2002186251A (ja) | 電力変換装置の制御装置 | |
| KR102366624B1 (ko) | 스위칭 손실이 개선된 dpwm 방식을 적용한 3상 4레그 인버터의 스위칭 함수 발생 방법 및 스위칭 함수 발생기. | |
| JP2018137839A (ja) | 力率改善回路 | |
| JP2010017062A (ja) | インバータ装置 |