JP7508646B1 - 励磁制御装置 - Google Patents

Abstract

【課題】 サイリスタ整流器の位相制御をより安定して行うことが可能な励磁制御装置を提供する。
【解決手段】 実施形態の励磁制御装置は、同期機の界磁巻線に界磁電流を供給する励磁制御装置であって、励磁電源が発生した第１交流電圧を直流電圧に変換し、直流電圧を界磁巻線に供給し、複数のサイリスタを含むサイリスタ整流器１１と、同期機の端子電圧に基づいて、第１制御遅れ角を設定する制御遅れ角設定回路１４と、界磁電流に基づいて、制御遅れ角下限値を設定する関数発生器１５と、第１制御遅れ角が制御遅れ角下限値より小さくならないように動作し、第２制御遅れ角を設定するリミット回路１６と、第１交流電圧の歪みを除去して第２交流電圧を出力する歪フィルタ回路１２と、第２制御遅れ角及び第２交流電圧に基づいて、複数のサイリスタのゲートに複数のゲートパルス信号を供給する位相制御回路１７とを含む。
【選択図】 図１

Description

本発明の実施形態は、同期機の界磁巻線に界磁電流を供給する励磁制御装置に関する。

同期機の１つである同期発電機は、電機子巻線、及び界磁巻線を備え、界磁巻線に供給する界磁電流を調整することにより、同期発電機の出力電圧が制御される。界磁巻線は、例えば、サイリスタ整流器を用いて励磁される。サイリスタ整流器は、３相交流電源からなる励磁電源から発生される交流電圧を整流し、この整流された界磁電流が界磁巻線に供給される。

サイリスタ整流器は、６個のサイリスタを備える。位相制御回路は、励磁電源から発生される交流電圧に基づいて、複数のサイリスタを制御する複数のゲートパルス信号を生成する。励磁電源から発生される交流電圧の電圧波形が歪むと、位相制御回路の動作が不安定になる。そこで、励磁電源から発生された交流電圧の不要な成分をフィルタ回路で除去し、このフィルタ回路から出力された交流電圧を用いて、位相制御回路を動作させている。

励磁電源の交流電圧の歪みが小さい場合には、フィルタ回路を用いた手法でも位相制御回路を正常に動作させることが可能である。しかし、フィルタ回路が取り除くことができる要素や成分には限界がある。よって、励磁電源の交流電圧の歪みが大きい場合には、励磁電源の交流電圧と、フィルタ回路から位相制御回路に出力される交流電圧との位相差（位相遅れ）が大きくなってしまう。これにより、サイリスタの制御遅れ角が大きくなるため、界磁電流が低下し、界磁巻線に所望の界磁電流を供給できないという問題がある。

特許第４１８３４７７号公報 特開２００９－２６８１６７号公報

本発明が解決しようとする課題は、サイリスタ整流器の位相制御をより安定して行うことが可能な励磁制御装置を提供することである。

実施形態に係る励磁制御装置は、同期機の界磁巻線に界磁電流を供給する励磁制御装置であって、励磁電源が発生した第１交流電圧を直流電圧に変換し、前記直流電圧を前記界磁巻線に供給し、複数のサイリスタを含むサイリスタ整流器と、前記同期機の端子電圧に基づいて、第１制御遅れ角を設定する制御遅れ角設定回路と、前記界磁電流に基づいて、制御遅れ角下限値を設定する関数発生器と、前記第１制御遅れ角と前記制御遅れ角下限値とに基づいて、前記第１制御遅れ角が前記制御遅れ角下限値より小さい場合、第２制御遅れ角として前記制御遅れ角下限値を出力し、前記第１制御遅れ角が前記制御遅れ角下限値以上である場合、前記第２制御遅れ角として前記第１制御遅れ角を出力するリミット回路と、前記第１交流電圧の歪みを除去して第２交流電圧を出力する歪フィルタ回路と、前記第２制御遅れ角及び前記第２交流電圧に基づいて、前記複数のサイリスタのゲートに複数のゲートパルス信号を供給する位相制御回路とを具備する。

図１は、第１実施形態に係る発電装置のブロック図である。 図２は、第１実施形態に係る関数発生器の動作を説明する図である。 図３は、第１実施形態に係るリミット回路の動作を説明する図である。 図４は、第２実施形態に係る発電装置のブロック図である。 図５は、第２実施形態に係るリミット回路の動作を説明する図である。 図６は、第２実施形態に係る関数発生器の動作を説明する図である。

以下、実施形態について図面を参照して説明する。以下に示す幾つかの実施形態は、本発明の技術思想を具体化するための装置および方法を例示したものであって、構成部品の形状、構造、配置等によって、本発明の技術思想が特定されるものではない。各機能ブロックは、ハードウェア及びソフトウェアのいずれかまたは両者を組み合わせたものとして実現することができる。なお、以下の説明において、同一の機能及び構成を有する要素については同一符号を付し、重複する説明は省略する。

［１］ 第１実施形態
［１－１］ 発電装置１の構成
本実施形態に係る同期機は、同期発電機と同期電動機とを含む。本実施形態では、同期機として同期発電機を例に挙げて説明する。

図１は、第１実施形態に係る発電装置１のブロック図である。発電装置１は、同期発電機２、励磁電源３、及び励磁制御装置１０を備える。

同期発電機２は、界磁巻線２Ａ、及び電機子巻線２Ｂを備える。界磁巻線２Ａは、電機子巻線２Ｂに磁界を印加する素子である。同期発電機２は、３相交流電圧を発生する。すなわち、同期発電機２は、Ｒ相電圧、Ｓ相電圧、及びＴ相電圧を発生する。図１のＲ、Ｓ、Ｔは、Ｒ相電圧、Ｓ相電圧、Ｔ相電圧を意味する。

励磁電源３は、３相交流電源からなる。励磁電源３は、界磁電流を発生するための３相交流電圧を発生する。すなわち、励磁電源３は、Ｕ相電圧Ｖ_Ｕ、Ｖ相電圧Ｖ_Ｖ、及びＷ相電圧Ｖ_Ｗを発生する。励磁電源３は、例えば、永久磁石式同期発電機などで構成することができる。

励磁制御装置１０は、界磁巻線２Ａに界磁電流Ｉｆを供給する装置である。励磁制御装置１０は、同期発電機２の端子電圧が目標電圧になるように、界磁電流Ｉｆを制御する。励磁制御装置１０は、サイリスタ整流器１１、波形歪フィルタ回路１２、電流測定器１３、制御遅れ角設定回路１４、関数発生器１５、リミット回路１６、及び位相制御回路１７を備える。

サイリスタ整流器１１には、励磁電源３が発生した３相交流電圧が供給される。サイリスタ整流器１１は、励磁電源３が発生した３相交流電圧を直流電圧に変換する。サイリスタ整流器１１は、６個のサイリスタＴｈ_Ｕ、Ｔｈ_Ｖ、Ｔｈ_Ｗ、Ｔｈ_Ｘ、Ｔｈ_Ｙ、Ｔｈ_Ｚを備える。各サイリスタは、アノード、カソード、及びゲートを備える。サイリスタは、ゲートにゲートパルス信号（所定値以上の電圧）が入力された場合に点弧（ターンオンともいう）し、アノード－カソード間に逆バイアスが印加された場合、又はアノード電流が所定値以下になった場合に消弧（ターンオフともいう）する。

サイリスタに順バイアスが印加されてから、サイリスタのゲートにゲートパルス信号が入力されてサイリスタが点弧するまでの位相を、制御遅れ角αという。サイリスタ整流器１１は、制御遅れ角αが小さくなると、界磁電流Ｉｆが大きくなるように動作し、制御遅れ角αが大きくなると、界磁電流Ｉｆが小さくなるように動作する。結果として、サイリスタ整流器１１の制御遅れ角αを小さくすると、同期発電機２の出力電圧が上昇し、サイリスタ整流器１１の制御遅れ角αを大きくすると、同期発電機２の出力電圧が低下する。

サイリスタＴｈ_Ｕのアノードは、サイリスタＴｈ_Ｘのカソードと、Ｕ相電圧Ｖ_Ｕ用の電源線とに接続される。サイリスタＴｈ_Ｖのアノードは、サイリスタＴｈ_Ｙのカソードと、Ｖ相電圧Ｖ_Ｖ用の電源線とに接続される。サイリスタＴｈ_Ｗのアノードは、サイリスタＴｈ_Ｚのカソードと、Ｗ相電圧Ｖ_Ｗ用の電源線とに接続される。サイリスタＴｈ_Ｕ、Ｔｈ_Ｖ、Ｔｈ_Ｗのカソードは、正極線ＰＬに接続される。サイリスタＴｈ_Ｘ、Ｔｈ_Ｙ、Ｔｈ_Ｚのアノードは、負極線ＮＬに接続される。

界磁巻線２Ａの一端は、正極線ＰＬに接続され、他端は、負極線ＮＬに接続される。サイリスタ整流器１１は、正極線ＰＬ及び負極線ＮＬを介して、界磁巻線２Ａに界磁電流Ｉｆを供給する。

波形歪フィルタ回路１２は、励磁電源３からＵ相電圧Ｖ_Ｕ、Ｖ相電圧Ｖ_Ｖ、及びＷ相電圧Ｖ_Ｗを受ける。波形歪フィルタ回路１２は、Ｕ相電圧Ｖ_Ｕ、Ｖ相電圧Ｖ_Ｖ、及びＷ相電圧Ｖ_Ｗのそれぞれについて、電圧波形の歪み、すなわち交流電圧の不要な成分（高周波成分、ノイズ、及びリップルを含む）を除去する機能を有する。波形歪フィルタ回路１２は、Ｕ相電圧Ｖ_Ｕ、Ｖ相電圧Ｖ_Ｖ、及びＷ相電圧Ｖ_Ｗをそれぞれ、正弦波により近い電圧波形に整形したＵ相電圧Ｖ_Ｕ’、Ｖ相電圧Ｖ_Ｖ’、及びＷ相電圧Ｖ_Ｗ’を出力する。一般的に、波形歪フィルタ回路１２に入力される電圧波形の歪みが大きくなるほど、波形歪フィルタ回路１２から出力される交流電圧の位相が遅れる。励磁電源３の波形歪は、界磁電流が大きくなるにつれて大きくなるので、波形歪フィルタ回路１２による位相遅れも界磁電流が大きくなるにつれて大きくなる。

電流測定器１３は、正極線ＰＬに設けられる。電流測定器１３は、界磁巻線２Ａに流れる界磁電流Ｉｆを測定する。

制御遅れ角設定回路１４は、同期発電機２の出力電圧である端子電圧が目標電圧になるように、第１制御遅れ角α１を設定する。制御遅れ角設定回路１４は、例えば、自動電圧調整装置（ＡＶＲ：automatic voltage regulator）で構成される。ＡＶＲは、同期発電機２の端子電圧が目標電圧になるように界磁電流を自動的に調節する装置である。電圧検出回路（図示せず）は、同期発電機２の端子電圧を検出し、ＡＶＲは、電圧検出回路が検出した端子電圧に基づいて動作する。

関数発生器１５は、所定の関数に基づいて演算を行う回路である。関数発生器１５は、電流測定器１３から、界磁電流Ｉｆの測定値（界磁電流測定値という）を受ける。関数発生器１５は、界磁電流測定値に基づいて、制御遅れ角下限値ＭＩＮを設定する。制御遅れ角下限値ＭＩＮとは、サイリスタ整流器１１の動作を制御するための制御遅れ角αの下限値である。本実施形態では、関数発生器１５は、界磁電流測定値に基づいて、制御遅れ角下限値ＭＩＮを変化させる。

リミット回路１６は、関数発生器１５から制御遅れ角下限値ＭＩＮを受け、制御遅れ角設定回路１４から第１制御遅れ角α１を受ける。リミット回路１６は、制御遅れ角下限値ＭＩＮ及び第１制御遅れ角α１に基づいて、第２制御遅れ角α２を設定する。

位相制御回路１７は、波形歪フィルタ回路１２からＵ相電圧Ｖ_Ｕ’、Ｖ相電圧Ｖ_Ｖ’、及びＷ相電圧Ｖ_Ｗ’を受け、リミット回路１６から第２制御遅れ角α２を受ける。位相制御回路１７は、波形歪フィルタ回路１２からの３相交流電圧と、第２制御遅れ角α２とに基づいて、サイリスタ整流器１１の位相制御を行う。

［１－２］ 動作
上記のように構成された発電装置１の動作について説明する。

励磁制御装置１０は、励磁電源３が発生した３相交流電圧を用いて、界磁電流Ｉｆを生成する。具体的には、励磁電源３は、界磁電流を発生するための３相交流電圧（Ｕ相電圧Ｖ_Ｕ、Ｖ相電圧Ｖ_Ｖ、及びＷ相電圧Ｖ_Ｗ）を発生する。サイリスタ整流器１１は、励磁電源３から供給された３相交流電圧を整流し、直流電圧を発生する。サイリスタ整流器１１から出力された直流電圧は、正極線ＰＬ及び負極線ＮＬを介して、界磁巻線２Ａに印加される。これにより、界磁巻線２Ａに界磁電流Ｉｆが供給される。界磁巻線２Ａが発生した磁界が電機子巻線２Ｂに印加され、同期発電機２は、３相交流電圧（Ｒ相電圧、Ｓ相電圧、及びＴ相電圧）を発生する。

電流測定器１３は、界磁巻線２Ａに流れる界磁電流Ｉｆを測定する。関数発生器１５は、電流測定器１３から界磁電流測定値を受ける。関数発生器１５は、界磁電流測定値に基づいて、制御遅れ角下限値ＭＩＮを設定する。

サイリスタ整流器１１において、電流がある相のサイリスタから他の相のサイリスタに移ることを転流という。サイリスタ整流器１１では、２つの相のサイリスタが同時に点弧する、いわゆる転流重なり現象が発生する場合がある。制御遅れ角αを小さくし過ぎると、転流重なり角（２つの相のサイリスタが同時に点弧する位相）が大きくなり過ぎて、転流が良好に行われない場合が発生する。本実施形態では、転流重なり角が大きくなり過ぎるのを防ぐため、制御遅れ角下限値ＭＩＮが設定される。

図２は、関数発生器１５の動作を説明する図である。図２の横軸は界磁電流（界磁電流測定値）であり、縦軸は制御遅れ角下限値ＭＩＮ（度）である。関数発生器１５は、界磁電流Ｉｆと制御遅れ角下限値ＭＩＮとの関係を算出する関数を有する。

制御遅れ角初期値α_ｉｎｔは、回路及び素子の特性に応じて設定される固定値である。一例として、制御遅れ角初期値α_ｉｎｔは、例えば３０度である。励磁電源３の電圧波形の歪みが小さい場合は、制御遅れ角下限値ＭＩＮとして制御遅れ角初期値α_ｉｎｔを用いることで、サイリスタ整流器１１を安定して動作させることができる。

図２に示すように、関数発生器１５は、界磁電流Ｉｆが所定の閾値Ｉｔｈより小さい場合、制御遅れ角下限値ＭＩＮを制御遅れ角初期値α_ｉｎｔに設定する。関数発生器１５は、界磁電流Ｉｆが所定の閾値Ｉｔｈ以上である場合、界磁電流Ｉｆが大きくなるにつれて制御遅れ角下限値ＭＩＮが小さくなるように、制御遅れ角下限値ＭＩＮを設定する。なお、閾値Ｉｔｈは０でもよい。すなわち、閾値Ｉｔｈを設定せずに、界磁電流Ｉｆが大きくなるにつれて制御遅れ角下限値ＭＩＮが小さくなるように、制御遅れ角下限値ＭＩＮを設定してもよい。

制御遅れ角設定回路１４は、同期発電機２の出力電圧である端子電圧が目標電圧になるように、第１制御遅れ角α１を設定する。例えば、第１制御遅れ角α１は、同期発電機２の端子電圧の変化に応じて自動的に設定される。

リミット回路１６は、関数発生器１５から制御遅れ角下限値ＭＩＮを受け、制御遅れ角設定回路１４から第１制御遅れ角α１を受ける。リミット回路１６は、制御遅れ角下限値ＭＩＮ及び第１制御遅れ角α１に基づいて、第２制御遅れ角α２を設定する。

図３は、リミット回路１６の動作を説明する図である。図３の横軸は第１制御遅れ角α１（度）であり、縦軸は第２制御遅れ角α２（度）である。

リミット回路１６は、位相制御回路１７に送られる第２制御遅れ角α２が制御遅れ角下限値ＭＩＮより小さくならないように動作する。具体的には、リミット回路１６は、第１制御遅れ角α１が制御遅れ角下限値ＭＩＮより小さい場合、第２制御遅れ角α２として制御遅れ角下限値ＭＩＮを出力する。リミット回路１６は、第１制御遅れ角α１が制御遅れ角下限値ＭＩＮ以上である場合、第２制御遅れ角α２として第１制御遅れ角α１をそのまま出力する。

制御遅れ角下限値ＭＩＮは、関数発生器１５の動作に応じて変化する。本実施形態では、界磁電流Ｉｆが大きくなるにつれて、制御遅れ角下限値ＭＩＮを小さくすることができ、さらに、第２制御遅れ角α２を小さくすることができる。よって、界磁電流Ｉｆが大きくなることにより、励磁電源３が発生する３相交流電圧に対する、波形歪フィルタ回路１２から出力される３相交流電圧の位相遅れが大きくなった場合でも、界磁電流Ｉｆを大きい状態で維持することが可能である。

波形歪フィルタ回路１２は、励磁電源３からＵ相電圧Ｖ_Ｕ、Ｖ相電圧Ｖ_Ｖ、及びＷ相電圧Ｖ_Ｗを受ける。波形歪フィルタ回路１２は、Ｕ相電圧Ｖ_Ｕ、Ｖ相電圧Ｖ_Ｖ、及びＷ相電圧Ｖ_Ｗのそれぞれについて、電圧波形の歪みを低減又は除去し、Ｕ相電圧Ｖ_Ｕ’、Ｖ相電圧Ｖ_Ｖ’、及びＷ相電圧Ｖ_Ｗ’を出力する。

位相制御回路１７は、波形歪フィルタ回路１２からＵ相電圧Ｖ_Ｕ’、Ｖ相電圧Ｖ_Ｖ’、及びＷ相電圧Ｖ_Ｗ’を受け、リミット回路１６から第２制御遅れ角α２を受ける。位相制御回路１７は、波形歪フィルタ回路１２からの３相交流電圧と、第２制御遅れ角α２とに基づいて、６個のサイリスタＴｈ_Ｕ、Ｔｈ_Ｖ、Ｔｈ_Ｗ、Ｔｈ_Ｘ、Ｔｈ_Ｙ、Ｔｈ_Ｚのゲートにそれぞれ、複数のゲートパルス信号を供給する。

サイリスタ整流器１１の基本的な動作として、Ｕ相の整流動作では、サイリスタＴｈ_Ｕが点弧された状態で、サイリスタＴｈ_Ｙ、Ｔｈ_Ｚが順に点弧される。Ｖ相の整流動作では、サイリスタＴｈ_Ｖが点弧された状態で、サイリスタＴｈ_Ｚ、Ｔｈ_Ｘが順に点弧される。Ｗ相の整流動作では、サイリスタＴｈ_Ｗが点弧された状態で、サイリスタＴｈ_Ｘ、Ｔｈ_Ｙが順に点弧される。

同期発電機２の出力電圧が目標電圧より低下した場合には、位相制御回路１７は、サイリスタ整流器１１に、位相の進んだゲートパルス信号を供給する。これにより、同期発電機２の出力電圧が増加し、目標電圧に設定される。一方、同期発電機２の出力電圧が目標電圧より上昇した場合には、位相制御回路１７は、サイリスタ整流器１１に、位相の遅れたゲートパルス信号を供給する。これにより、同期発電機２の出力電圧が低下し、目標電圧に設定される。

このようにして、励磁制御装置１０は、界磁巻線２Ａに最適な界磁電流Ｉｆを供給することができる。また、同期発電機２は、所望の３相交流電力を発生することができる。

［１－３］ 第１実施形態の効果
第１実施形態によれば、励磁電源３から発生された交流電圧の電圧波形の歪みの影響によって、サイリスタ整流器１１を制御する制御遅れ角が大きくなってしまうのを抑制できる。これにより、界磁電流の最大値が低下するのを抑制することができる。

また、励磁電源３から発生された交流電圧が大きく歪んだ場合でも、サイリスタ整流器１１を制御する制御遅れ角をより適切に設定することができる。これにより、サイリスタ整流器１１の位相制御をより安定して行うことができる。

また、制御遅れ角の下限値を設定することができる。これにより、サイリスタの転流重なり角が大きくなり過ぎるのを防ぐことができる。

また、励磁電源３が発生した交流電圧の歪みを、波形歪フィルタ回路１２を用いて除去することができる。そして、位相制御回路１７は、歪みが除去された交流電圧を用いて、サイリスタ整流器１１の位相制御を行うことができる。これにより、サイリスタ整流器１１の位相制御をより正確に行うことができる。

［２］ 第２実施形態
第２実施形態は、励磁電源３が発生した第１交流電圧に対する波形歪フィルタ回路１２が出力した第２交流電圧の位相遅れ（度）を算出する。そして、この位相遅れに基づいて制御遅れ角を調整し、この調整された制御遅れ角を用いてサイリスタ整流器１１の位相制御を行うようにしている。

［２－１］ 発電装置１の構成
図４は、第２実施形態に係る発電装置１のブロック図である。励磁制御装置１０は、サイリスタ整流器１１、波形歪フィルタ回路１２、電流測定器１３、制御遅れ角設定回路１４、リミット回路１６、位相制御回路１７、制御遅れ角下限値設定回路２０、関数発生器２１、及び減算器２２を備える。

制御遅れ角下限値設定回路２０は、制御遅れ角下限値ＭＩＮを設定する。制御遅れ角下限値ＭＩＮは、予め決められた固定値である。

リミット回路１６は、制御遅れ角下限値設定回路２０から制御遅れ角下限値ＭＩＮを受け、制御遅れ角設定回路１４から第１制御遅れ角α１を受ける。リミット回路１６は、制御遅れ角下限値ＭＩＮ及び第１制御遅れ角α１に基づいて、第２制御遅れ角α２を設定する。

関数発生器２１は、所定の関数に基づいて演算を行う回路である。関数発生器２１は、電流測定器１３から界磁電流測定値を受ける。関数発生器１５は、界磁電流測定値に基づいて、波形歪フィルタ回路１２の位相遅れθを設定する。

減算器２２は、リミット回路１６から第２制御遅れ角α２を受け、関数発生器２１から位相遅れθを受ける。減算器２２は、第３制御遅れ角α３を出力する。

位相制御回路１７は、波形歪フィルタ回路１２からＵ相電圧Ｖ_Ｕ’、Ｖ相電圧Ｖ_Ｖ’、及びＷ相電圧Ｖ_Ｗ’を受け、減算器２２から第３制御遅れ角α３を受ける。位相制御回路１７は、波形歪フィルタ回路１２からの３相交流電圧と、第３制御遅れ角α３とに基づいて、サイリスタ整流器１１の位相制御を行う。

［２－２］ 動作
上記のように構成された発電装置１の動作について説明する。

制御遅れ角設定回路１４は、同期発電機２の出力電圧である端子電圧が目標電圧になるように、第１制御遅れ角α１を設定する。例えば、第１制御遅れ角α１は、同期発電機２の端子電圧の変化に応じて自動的に設定される。

制御遅れ角下限値設定回路２０は、制御遅れ角下限値ＭＩＮを設定する。制御遅れ角下限値ＭＩＮは、回路及び素子の特性に応じて設定される固定値である。一例として、制御遅れ角下限値ＭＩＮは、例えば３０度である。

リミット回路１６は、制御遅れ角下限値設定回路２０から制御遅れ角下限値ＭＩＮを受け、制御遅れ角設定回路１４から第１制御遅れ角α１を受ける。リミット回路１６は、制御遅れ角下限値ＭＩＮ及び第１制御遅れ角α１に基づいて、第２制御遅れ角α２を設定する。

図５は、リミット回路１６の動作を説明する図である。図５の横軸は第１制御遅れ角α１（度）であり、縦軸は第２制御遅れ角α２（度）である。

リミット回路１６は、減算器２２に送られる第２制御遅れ角α２が制御遅れ角下限値ＭＩＮより小さくならないように動作する。具体的には、リミット回路１６は、第１制御遅れ角α１が制御遅れ角下限値ＭＩＮより小さい場合、第２制御遅れ角α２として制御遅れ角下限値ＭＩＮを出力する。リミット回路１６は、第１制御遅れ角α１が制御遅れ角下限値ＭＩＮ以上である場合、第２制御遅れ角α２として第１制御遅れ角α１をそのまま出力する。本実施形態では、制御遅れ角下限値ＭＩＮは、固定値である。

関数発生器２１は、電流測定器１３から界磁電流測定値を受ける。関数発生器１５は、界磁電流測定値に基づいて、波形歪フィルタ回路１２の位相遅れθを設定する。

図６は、関数発生器２１の動作を説明する図である。図６の横軸は界磁電流（界磁電流測定値）であり、縦軸は位相遅れθ（度）である。関数発生器２１は、界磁電流Ｉｆの変化と、励磁電源３が発生した交流電圧（Ｕ相電圧Ｖ_Ｕ、Ｖ相電圧Ｖ_Ｖ、Ｗ相電圧Ｖ_Ｗ）に対する波形歪フィルタ回路１２が出力する交流電圧（Ｕ相電圧Ｖ_Ｕ’、Ｖ相電圧Ｖ_Ｖ’、及びＷ相電圧Ｖ_Ｗ’）の位相遅れθの変化との関係を算出する関数を有する。

界磁電流Ｉｆと位相遅れθとの関係は、励磁電源３の特性と、波形歪フィルタ回路１２の特性とに応じて、予め試験を行うことで算出できる。関数発生器２１には、予め試験で算出した関係が得られる関数が設定される。

図６に示すように、関数発生器２１は、界磁電流Ｉｆが大きくなるにつれて位相遅れθが大きくなるように、位相遅れθを設定する。

減算器２２は、リミット回路１６から第２制御遅れ角α２を受け、関数発生器２１から位相遅れθを受ける。減算器２２は、第２制御遅れ角α２から位相遅れθを減算し、減算結果として第３制御遅れ角α３を出力する。

位相制御回路１７は、波形歪フィルタ回路１２からＵ相電圧Ｖ_Ｕ’、Ｖ相電圧Ｖ_Ｖ’、及びＷ相電圧Ｖ_Ｗ’を受け、減算器２２から第３制御遅れ角α３を受ける。位相制御回路１７は、波形歪フィルタ回路１２からの３相交流電圧と、第３制御遅れ角α３とに基づいて、６個のサイリスタＴｈ_Ｕ、Ｔｈ_Ｖ、Ｔｈ_Ｗ、Ｔｈ_Ｘ、Ｔｈ_Ｙ、Ｔｈ_Ｚのゲートにそれぞれ、複数のゲートパルス信号を供給する。

このようにして、励磁制御装置１０は、界磁巻線２Ａに最適な界磁電流Ｉｆを供給することができる。また、同期発電機２は、所望の３相交流電力を発生することができる。

［２－３］ 第２実施形態の効果
第２実施形態によれば、励磁電源３が発生した交流電圧に対する波形歪フィルタ回路１２が出力した交流電圧の位相遅れθに基づいて、サイリスタ整流器１１を制御する制御遅れ角をより適切に設定することができる。これにより、サイリスタ整流器１１の位相制御をより安定して行うことができる。その他の効果は、第１実施形態と同じである。

なお、第２実施形態では、波形歪フィルタ回路１２の位相遅れθと連動する要素として界磁電流を用いている。界磁電流と連動する他の要素を用いて、位相遅れθを算出するようにしてもよい。変形例として、関数発生器２１は、同期発電機２の出力電流に基づいて波形歪フィルタ回路１２の位相遅れθを算出するようにしてもよい。この場合、関数発生器２１は、同期発電機２の出力電流が大きくなるにつれて位相遅れθが大きくなるように、位相遅れθを設定する。また、関数発生器２１は、同期発電機２の出力電圧に基づいて波形歪フィルタ回路１２の位相遅れθを算出するようにしてもよい。この場合、関数発生器２１は、同期発電機２の出力電圧が大きくなるにつれて位相遅れθが大きくなるように、位相遅れθを設定する。

上記各実施形態では、同期機として同期発電機を例に挙げて説明したが、同期電動機に適用することも可能である。

上記各実施形態において、同期機は、ブラシレス同期機で構成してもよい。ブラシレス同期機は、主同期機の電機子巻線、主同期機の界磁巻線、回転整流器、交流励磁機の電機子巻線、及び交流励磁機の界磁巻線を含むように構成される。これらのうち主同期機の界磁巻線、回転整流器、及び交流励磁機の電機子巻線は、回転軸上に取付けられる。

本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。

１…発電装置、２…同期発電機、２Ａ…界磁巻線、２Ｂ…電機子巻線、３…励磁電源、１０…励磁制御装置、１１…サイリスタ整流器、１２…波形歪フィルタ回路、１３…電流測定器、１４…制御遅れ角設定回路、１５…関数発生器、１６…リミット回路、１７…位相制御回路、２０…制御遅れ角下限値設定回路、２１…関数発生器、２２…減算器。

Claims (10)

1. 同期機の界磁巻線に界磁電流を供給する励磁制御装置であって、
   励磁電源が発生した第１交流電圧を直流電圧に変換し、前記直流電圧を前記界磁巻線に供給し、複数のサイリスタを含むサイリスタ整流器と、
   前記同期機の端子電圧に基づいて、第１制御遅れ角を設定する制御遅れ角設定回路と、 前記界磁電流に基づいて、制御遅れ角下限値を設定する関数発生器と、
   前記第１制御遅れ角と前記制御遅れ角下限値とに基づいて、前記第１制御遅れ角が前記制御遅れ角下限値より小さい場合、第２制御遅れ角として前記制御遅れ角下限値を出力し、前記第１制御遅れ角が前記制御遅れ角下限値以上である場合、前記第２制御遅れ角として前記第１制御遅れ角を出力するリミット回路と、
   前記第１交流電圧の歪みを除去して第２交流電圧を出力する歪フィルタ回路と、
   前記第２制御遅れ角及び前記第２交流電圧に基づいて、前記複数のサイリスタのゲートに複数のゲートパルス信号を供給する位相制御回路と、
   を具備する励磁制御装置。
2. 前記関数発生器は、前記界磁電流が大きくなるにつれて前記制御遅れ角下限値が小さくなるように、前記制御遅れ角下限値を設定する
   請求項１に記載の励磁制御装置。
3. 前記関数発生器は、前記界磁電流が閾値より小さい場合、前記制御遅れ角下限値を固定値である制御遅れ角初期値に設定し、前記界磁電流が前記閾値以上である場合、前記界磁電流が大きくなるにつれて前記制御遅れ角下限値が小さくなるように、前記制御遅れ角下限値を設定する
   請求項１に記載の励磁制御装置。
4. 前記界磁巻線に流れる前記界磁電流を測定する電流測定器をさらに具備する
   請求項１に記載の励磁制御装置。
5. 同期機の界磁巻線に界磁電流を供給する励磁制御装置であって、
   励磁電源が発生した第１交流電圧を直流電圧に変換し、前記直流電圧を前記界磁巻線に供給し、複数のサイリスタを含むサイリスタ整流器と、
   前記同期機の端子電圧に基づいて、第１制御遅れ角を設定する制御遅れ角設定回路と、 前記第１制御遅れ角と前記制御遅れ角下限値とに基づいて、前記第１制御遅れ角が前記制御遅れ角下限値より小さい場合、第２制御遅れ角として前記制御遅れ角下限値を出力し、前記第１制御遅れ角が前記制御遅れ角下限値以上である場合、前記第２制御遅れ角として前記第１制御遅れ角を出力するリミット回路と、
   前記第１交流電圧の歪みを除去して第２交流電圧を出力する歪フィルタ回路と、
   前記第２交流電圧の位相遅れを設定する関数発生器と、
   前記第２制御遅れ角から前記位相遅れを減算し、第３制御遅れ角を出力する減算器と、 前記第３制御遅れ角及び前記第２交流電圧に基づいて、前記複数のサイリスタのゲートに複数のゲートパルス信号を供給する位相制御回路と、
   を具備する励磁制御装置。
6. 前記関数発生器は、前記界磁電流に基づいて、前記位相遅れを設定する
   請求項５に記載の励磁制御装置。
7. 前記関数発生器は、前記界磁電流が大きくなるにつれて前記位相遅れが大きくなるように、前記位相遅れを設定する
   請求項５に記載の励磁制御装置。
8. 前記界磁巻線に流れる前記界磁電流を測定する電流測定器をさらに具備する
   請求項５に記載の励磁制御装置。
9. 前記制御遅れ角下限値は、固定値である
   請求項５に記載の励磁制御装置。
10. 前記同期機は、ブラシレス同期機である
    請求項１又は５に記載の励磁制御装置。