JPH0511829B2 - - Google Patents

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は検出精度を向上させた固体撮像素子に
関する。

【従来技術】

従来のMOS型イメージセンサの１つの画素の
原理的構成は第３図に示すようになつている。即
ち、ホトダイオードPDがMOS−FETのスイツチ
SWを介して映像信号を出力するビデオライン
VLに接続されている。ビデオラインVLは抵抗Ｒ
を介して負電源Ｅに接続されており、この抵抗Ｒ
の端子間電圧の変化により映像信号VSが取り出
される。映像信号は、各画素のスイツチSWを順
次オンとすることにより、スイツチSWを介して
各画素のホトダイオードPDを負電源Ｅで充電す
る時の充電電流による抵抗Ｒの電圧変動として検
出される。この充電電流はホトダイオードPDに
励起された電荷の量に依存する。まず、ある走査
のタイミングで、ホトダイオードPDは負電源Ｅ
により充電され逆方向にバイアスされる。次の走
査タイミグまでに、ホトダイオードPDは光を受
光して電荷を光励起させる。その結果、その光励
起された電荷により予め充電された電荷は緩和さ
れ、ホトダイオードの逆電圧Vpは低下する。こ
の逆電圧Vpは、第４図に示すように、走査タイ
ミングの１周期の間に受光された光の光量に応じ
て減少する。例えば、光量が０の場合暗電流によ
りΔq₀の電圧低下が生じ、光量が増加するにつれ
て光励起された電荷によりΔq₁、Δq₂の電圧低下
が生じ、光量が多いと電圧低下は飽和する。従つ
てホトダイオードPDの逆電圧Vpは、光量、暗電
流、走査周期（「電荷の蓄積期間」を意味する。）
に依存する。そして、走査タイミングでスイツチ
SWがオンとなると、ホトダイオードPDは再び
負電源Ｅから充電され、ホトダイオードPDの逆
電圧Vpは負電源Ｅの電圧に等しくなる。この時
流れる充電電流は、第４図ｄに示すようにホトダ
イオードPDの電圧低下に応じて変化する。した
がつて、充電電流はホトダイオードPDで１走査
周期の間に受光された光量に応じて変化すること
になる。 第５図は１画素の部分的なパターン図である。
アパーチヤ部９０の拡散層部分がホトダイオード
PDとなり、他の拡散部分を含めて容量部が形成
されている。９１はｎ型の基板であり、９２，９
３はｐ型の拡散層である。このホトダイオード
PDにMOS FETスイツチ素子SWが接続されて
いる。９２はソース、９３はドレインであり、９
４がゲートである。そして、ドレイン９３はポリ
シリコン９５を介してビデオラインVLに接続さ
れている。ビデオライン容量には、ポリシリコン
９５により形成される浮遊容量、ドレイン９３の
拡散容量、アルミニウムからなるビデオライン
VLによつて形成される浮遊容量がある。

【発明が解決しようとする問題点】

以上のように、従来のMOSイメージセンサは、
ホトダイオードPDが受光していなくても、熱励
起によりホトダイオードPDに蓄積されている電
荷は緩和されるので、ホトダイオードPDの逆電
圧Vpは減少する。このため、映像信号はこの熱
励起による影響を受け、暗電流を含むことにな
る。映像信号のＳ／Ｎ比は主として光電流と暗電
流の比となり暗電流の大きさがＳ／Ｎ比を支配す
る。しかも、暗電流は顕著な温度依存性があるた
め、固体撮像素子を高温又は広温度範囲で使用す
ることに問題があつた。

【問題点を解決するための手段】

上記問題点を解決するための発明の構成は、各
画素にホトダイオードを配列し、各ホトダイオー
ドにおいて光励起された電荷に基づいて映像信号
をビデオラインに出力する固体撮像素子におい
て、検出セルと少なくとも１つのダミーセルを設
けたことである。 検出セルは、ホトダイオードに並列に接続さ
れ、少なくともホトダイオードにより光励起され
た電荷の蓄積期間導通される第１のスイツチ素子
と第１の容量素子からなる直列回路と、ホトダイ
オードの一端と基準電圧電源又はアースに接続さ
れ、少なくとも蓄積期間非導通とされ、導通によ
りホトダイオードに逆電圧を印加させる第２のス
イツチ素子と、第１の容量素子の一端とビデオラ
インとの間に配設され、蓄積期間の経過後、各画
素の走査信号により導通される第３のスイツチ素
子とを有している。 又、ダミーセルは、検出セルと同様に構成され
ており、遮光されたホトダイオードと、遮光され
たホトダイオードに並列に接続され、第１のスイ
ツチ素子が導通する期間導通する第４のスイツチ
素子と第２の容量素子とからなる直列接続回路
と、遮光されたホトダイオードの一端と基準電圧
電源又はアースに接続され、少なくとも蓄積期間
非導通とされ、導通により遮光されたホトダイオ
ードに逆電圧を印加させる第５のスイツチ素子
と、第２の容量素子の一端と暗信号を伝送するダ
ミーラインとの間に配設され、蓄積期間の経過
後、走査信号により導通される第６のスイツチ素
子とを有している。

【作 用】

検出セルの作動を次に説明する。 まず、第１のスイツチ素子及び第２のスイツチ
素子が導通状態になることで、ホトダイオードと
第１の容量素子には、基準電圧が印加されたリセ
ツト状態となる。尚、ホトダイオードには逆方向
に基準電圧が印加される。 次に、第２のスイツチ素子が非導通状態、第１
のスイツチ素子が導通状態となることで、ホトダ
イオード及び第１の容量素子には基準電圧が印加
されていない状態となる。この状態の継続期間
が、電荷の蓄積期間である。 電荷の蓄積期間において、第１のスイツチ素子
は導通状態であるので、ホトダイオードから発生
される光電流が、第１のスイツチ素子を介して、
ホトダイオードに並列に接続された第１の容量素
子に流れる。この結果、第１の容量素子は逆方向
に充電され、第１の容量素子の端子間電圧は、基
準電圧を初期値として減少する。 電荷の蓄積期間が終了すると、第１のスイツチ
素子は非導通状態となり、その第１の容量素子は
ホトダイオードから絶縁され、その端子間電圧を
維持する。 次に、第３のスイツチ素子には、各画素の走査
信号が入力されて、所定期間導通状態となる。こ
の結果、第１の容量素子の端子間電圧に応じた映
像信号がビデオラインに出力されることになる。 又、蓄積期間が経過した後は、第１のスイツチ
素子は非導通状態、第２のスイツチ素子は導通状
態となる。この結果、ホトダイオードには逆方向
に基準電圧が印加され、光電流は基準電圧源を通
る閉回路を流れる。よつて、光が照射されていて
も、ホトダイオードの端子間電位は変化すること
がなく、ブルーミングが防止される。 次に、全ての画素の読取走査が完了すると、第
１のスイツチ素子が導通状態、第２のスイツチ素
子が導通状態、即ち、リセツト状態となり初期状
態に戻る。上記の動作が繰り返されて、映像信号
の出力が行われる。 このように、第２のスイツチ素子が非導通とな
つてから、第１のスイツチ素子が非導通となるま
での期間を制御することにより、全ての画素にお
いて電荷の蓄積期間を同期させることができ、そ
の蓄積期間の長さも自由に設定することができ
る。 したがつて、全ての画素において同期のとれた
映像信号が得られる。また、電荷の蓄積期間を自
由に設定することにより、感度を変化させること
ができる。 次に、ダミーセルの作動について説明する。 検出セルと同様に、第１のスイツチ素子の導通
時間だけ第４のスイツチ素子が導通して、第２の
容量素子に遮光されたホトダイオードから出力さ
れる暗電流が流れる。この結果、第２の容量素子
の充電状態が変化しその端子間電圧も変化する。
全ての検出セルからの映像信号の取出期間（走査
期間）、第６のスイツチ素子が導通する。これに
より、この第２の容量素子の端子間電圧に応じた
暗信号がダミーラインに出力される。 ダミーセルは検出セルとホトダイオードが遮光
されていることを除いて同一に構成されているた
め、ダミーセルの第２の容量素子の充電状態は、
受光量が零の場合の検出セルの第１の容量素子の
充電状態と等しくなる。したがつて、検出セルの
第１の容量素子の充電状態に基づいて出力される
映像信号から、ダミーセルの第２の容量素子の充
電状態に基づいて出力される暗信号を減算すれ
ば、映像信号から暗電流による影響を除去するこ
とができるため、高温、広温度範囲でも高精度で
使用することが可能となる。

【実施例】

以下、本発明を具体的な実施例に基づいて説明
する。第１図は実施例のMOS型固体撮像素子の
主要部の構成を示した電気回路図である。Ｘ１は
一つの検出セル（第１検出セル）を表し、Ｗはダ
ミーセルである。ダミーセルは固体撮像素子にお
いて１つ設けられている。 まず、検出セルＸ１について説明する。 ホトダイオードPD１のカソードは、MOS−
FET（以下単に「トランジスタ」という）FT２
（第２のスイツチ素子）（エンハンスメントタイ
プ）のソースに接続され、ホトダイオードPD１
のアノードは接地されている。そして、トランジ
スタFT２のドレインには正のリフアレンス電圧
Vrefが印加されている。また、ホトダイオード
PD１の陰極はトランジスタFT１（第１のスイツ
チ素子）（エンハンスメントタイプ）のソースに
接続され、そのトランジスタFT１のドレインは
第１の容量素子Ｃ１に接続され、その容量素子Ｃ
１の他の端子は接地されている。この容量素子Ｃ
１はMOS型の容量素子で構成されている。この
トランジスタFT１と容量素子Ｃ１とで直列回路
を構成し、その直列回路がホトダイオードPD１
の両端子間に接続されている。 また、容量素子Ｃ１の陽極はトランジスタFT
３（第３のスイツチ素子）（エンハンスメントタ
イプ）のソースに接続され、そのトランジスタ
FT３のドレインにはリフアレンス電圧Vrefが印
加されている。さらに、容量素子Ｃ１の陽極はセ
ンス増幅器Ａ１を構成するトランジスタFT４
（エンハンスメントタイプ）のゲートに接続され、
そのトランジスタFT４のドレインには電圧Vref
が印加され、そのソースは負荷抵抗を構成するト
ランジスタFT６のドレインに接続されている。
トランジスタFT６のソースはトランジスタFT７
のドレインに接続され、トランジスタFT７のソ
ースは接地されている。両トランジスタFT６，
FT７のゲートには安定した電圧が印加されてい
る。また、トランジスタFT４のソースはトラン
ジスタFT５（エンハンスメントタイプ）のドレ
インに接続され、そのトランジスタFT５のソー
スはビデオラインVLに接続されている。 トランジスタFT３はゲートにアクテイブハイ
のリセツト信号Ｓを入力しており、リセツト信号
Ｓ２が高レベルとなると導通する。また、トラン
ジスタFT１はゲートにアクテイブハイのデータ
信号Ｓ１を入力しており、データ信号Ｓ１が高レ
ベルとなると導通する。また、トランジスタFT
５はゲートにアクテイブハイのＸ１選択信号Ｓ３
を入力しており、Ｘ１選択信号Ｓ３が高レベルと
なると導通する。さらに、トランジスタFT２は
データ信号Ｓ１を反転したロツク信号Ｓ４が入力
しており、ロツク信号Ｓ４が高レベルになると導
通する。 係る構成において、第２図のタイミングチヤー
トに示すように、リセツト信号Ｓ２が時刻ｔ１で
高レベルとなると、トランジスタFT３は導通し
容量素子Ｃ１は電圧Vrefに充電される。尚、ロ
ツク信号Ｓ４は時刻ｔ１において高レベルである
ので、この時ホトダイオードPD１には逆方向に
電圧Vrefが印加されている。次に時刻ｔ２にお
いて、データ信号Ｓ１が高レベルとなりロツク信
号Ｓ４が低レベルになると、トランジスタFT１
がオンとなりトランジスタFT２がオフとなる。
すると、ホトダイオードPD１はトランジスタFT
１，FT３を介して、逆方向に電圧Vrefが継続し
て印加される。 次に、時刻ｔ３においてリセツト信号Ｓ２が低
レベルになると、トランジスタFT３はオフとな
り、トランジスタFT１のみがオン状態を継続す
る。すると、ホトダイオードPD１により生じる
光電流ILは自己の容量を充電すると共に、Ｉ１
で示すように容量素子Ｃ１、トランジスタFT１、
ホトダイオードPD１の閉回路に分流する。この
ため、光電流ILの分流成分により容量素子Ｃ１
は逆方向に充電され、その端子電圧Vcは初期電
圧Vrefから漸次減少する。 次に、時刻ｔ４においてデータ信号Ｓ１が低レ
ベルとなると、トランジスタFT１がオフとなり、
光電流ILの分流成分による容量素子Ｃ１に対す
る逆充電が停止し、容量素子Ｃ１の端子電圧Vc
の減少が停止する。このようにして、容量素子Ｃ
１の端子電圧Vcは光電流ILの分流成分の大きさ
と容量素子Ｃ１を逆方向に充電する期間（時刻ｔ
３〜時刻ｔ４の期間）、即ち、電荷の蓄積期間の
長さに依存して変化する。 次に、時刻ｔ５において、シフトレジスタで構
成された選択信号出力回路１に、アクテイブロー
のスタート信号が入力されると、選択信号出力回
路１はクロツク信号に同期して、選択信号を順次
各セルのトランジスタFT５のゲートに出力する。
シフトレジスタは、初期状態において全桁が
「０」にプリセツトされており、１桁だけが「１」
となり「１」が下位桁から上位桁へクロツク信号
に同期して伝搬するように構成されている。 時刻ｔ６において、クロツク信号に同期してア
クテイブハイのＸ１選択信号Ｓ３が第１検出セル
Ｘ１のトランジスタFT５のゲートに出力される
と、そのトランジスタFT５は１クロツク周期の
間（時刻ｔ６〜ｔ７）オンとなり、その第１検出
セルＸ１の容量素子Ｃ１の端子電圧Vcがビデオ
ラインVLに出力される。次に、時刻ｔ７におい
て、クロツク信号に同期してアクテイブハイの選
択信号が第２セルのトランジスタFT５のゲート
に出力されると、そのトランジスタFT５は１ク
ロツク周期の間（時刻ｔ７〜ｔ８）オンとなり、
その第２検出セルの容量素子Ｃ１の端子電圧Vc
がビデオラインVLに出力される。このようにし
て、最終セルに至るまで走査され、各検出セルの
容量素子Ｃ１の端子電圧VcがビデオラインVLに
映像信号VSとして出力される。最終の検出セル
まで走査が進行すると、エンド信号が選択信号出
力回路１に出力され、時刻ｔ９で検出セルの走査
が停止する。その後、上記した時刻ｔ１か次のサ
イクルの処理が繰り返される。 上記処理において、時刻ｔ３〜ｔ４間における
光電流による電荷の蓄積の処理は、各検出セルに
おいて同時に実行される。したがつて、時系列的
に出力された映像信号VSは、全検出セルにおい
て同時性のある受光量を表すことになる。また、
容量素子Ｃ１に電荷を蓄積しているため電荷の蓄
積量を多くとることができるので、感度を向上さ
せることができる。 尚、上記実施例において、電荷の蓄積期間以外
の期間は、アクテイブハイのロツク信号Ｓ４によ
りトランジスタFT２がオンとなり、ホトダイオ
ードPD１に初期電圧Vrefが印加される。この場
合には、電荷の蓄積期間外はホトダイオードPD
１により生じる光電流ILは、Ｉ２で示すように
ホトダイオードPD１等に蓄積されることなく電
源に流れ込むことになりブルーミングが防止され
る。 次に、ダミーセルＷについて述べる。 ダミーセルＷはホトダイオードPD１１のアパ
ーチヤ部９０がアルミニウム層９６により遮光さ
れていることを除き、検出セルＸ１の構成と同一
である。即ち、ダミーセルＷのトランジスタFT
１１（第４のスイツチ素子）、FT１２（第５のス
イツチ素子）、FT１３，FT１４，FT１５（第６
のスイツチ素子），FT１６，FT１７は、それぞ
れ、検出セルＸ１のトランジスタFT１，FT２，
FT３，FT４，FT５，FT６，FT７に対応する。
ダミーセルＷは各検出セルと同様に作動し、電荷
の蓄積期間（ｔ３〜ｔ４）にホトダイオードPD
１１により生じた暗電流IDは自己の容量と第２
の容量素子Ｃ１１を逆方向に充電し、容量素子Ｃ
１１の端子電圧Vdを減少させる。そして、各検
出セルが順次走査され映像信号VSが順次出力さ
れている走査期間（時刻ｔ６〜ｔ９）高レベルと
なるアクテイブハイのダミーセル選択信号Ｓ５が
トランジスタFT１５のゲートに入力しているの
で、ダミーセルＷの容量素子Ｃ１１の端子電圧
Vdは、走査期間ダミーラインDLに暗信号DSと
して出力される。 このようにしてビデオラインVLに出力された
映像信号VSからダミーラインDLに出力された暗
信号DSを減算することにより、映像信号VSから
暗電流の影響を除去した信号を得ることができ
る。 尚、上記実施例において、容量素子Ｃ１をリセ
ツトしホトダイオードPD１をロツクするために
トランジスタFT３とトランジスタFT２が使用さ
れているが、トランジスタFT３を省略すること
もできる。省略した場合には、トランジスタFT
２とトランジスタFT１がオンすることにより容
量素子Ｃ１がリセツトされ、トランジスタFT２
がオンし、トランジスタFT１がオフすることに
よりホトダイオードPD１のリセツトとロツクが
行われる。また、トランジスタFT２がオフしト
ランジスタFT１がオンすることにより、容量素
子Ｃ１に電荷の蓄積が行われる。このことはダミ
ーセルＷについても同様である。

【発明の効果】

本発明は検出セルと検出セルと同様に構成され
た少なくとも１つのダミーセルとを設けた固体撮
像素子であり、検出セル及びダミーセルは、それ
ぞれ、ホトダイオード及び遮光されたホトダイオ
ードに並列に接続され、少なくともホトダイオー
ドにより光励起された電荷の蓄積期間導通される
第１及び第４のスイツチ素子と第１及び第２の容
量素子からなる直列回路と、ホトダイオードの一
端と基準電圧電源又はアースに接続され、少なく
とも蓄積期間非導通とされ、導通によりホトダイ
オードに逆電圧を印加させる第２及び第５のスイ
ツチ素子と、第１及び第２の容量素子の一端とビ
デオライン及びダミーラインとの間に配設され、
蓄積期間の経過後、各画素の走査信号により導通
される第３のスイツチ素子及び全画素の読出期間
の間導通される第６のスイツチ素子とを設けたも
のである。従つて、映像信号からホトダイオード
の暗電流による影響を除去し、Ｓ／Ｎ比の高い信
号を得ることができる。また、暗電流分が除去さ
れているので、高温及び広温度範囲での使用が可
能となる。又、本発明のダミーセルは暗電流に比
例した電圧を全画素の読取り期間保持することが
できるので、全画素に対して少なくとも１つのセ
ルで構成することが可能である。又、映像信号の
読出期間では、第２及び第５のスイツチ素子が導
通しており、ホトダイオードには逆電圧が印加さ
れていることになるので、その期間における励起
電荷の影響を除去することが可能である。

【図面の簡単な説明】

第１図は本発明の具体的な一実施例に係る固体
撮像素子の主要部の構成を示した回路図。第２図
は実施例回路の動作を説明するタイミングチヤー
ト。第３図は従来のMOS型イメージセンサの１
画素の主要部の構成を示した構成図。第４図はそ
の素子の動作特性を示した波形図。第５図ａはそ
の素子の構造を示した平面図、第５図ｂはその素
子の構造を示した断面図である。 FT１〜FT７，FT１１〜FT１７…MOS−
FET、PD，PD１，PD１１…ホトダイオード、
Ｃ１，Ｃ１１…容量素子、Ｘ１…検出セル、Ｗ…
ダミーセル、Ａ１，Ａ１１…センス増幅器、VL
…ビデオライン、DL…ダミーライン、９０…ア
パーチヤ部、９１…ｎ型基板、９２…ソース、９
３…ドレイン、９４…ゲート、９６…アルミニウ
ム層。

Claims (1)

1. 【特許請求の範囲】 １ 各画素にホトダイオードを配列し、各ホトダ
   イオードにおいて光励起された電荷に基づいて映
   像信号をビデオラインに出力する固体撮像素子に
   おいて、 前記ホトダイオードに並列に接続され、少なく
   ともホトダイオードにより光励起された電荷の蓄
   積期間導通される第１のスイツチ素子と第１の容
   量素子からなる直列回路と、 前記ホトダイオードの一端と基準電圧電源又は
   アースに接続され、少なくとも前記蓄積期間非導
   通とされ、導通により前記ホトダイオードに逆電
   圧を印加させる第２のスイツチ素子と、 前記第１の容量素子の一端と前記ビデオライン
   との間に配設され、前記蓄積期間の経過後、各画
   素の走査信号により導通される第３のスイツチ素
   子とから成る検出セルと、 遮光されたホトダイオードと、 前記遮光されたホトダイオードに並列に接続さ
   れ、前記第１のスイツチ素子が導通する期間導通
   する第４のスイツチ素子と第２の容量素子とから
   なる直列接続回路と、 前記遮光されたホトダイオードの一端と基準電
   圧電源又はアースに接続され、少なくとも前記蓄
   積期間非導通とされ、導通により前記遮光された
   ホトダイオードに逆電圧を印加させる第５のスイ
   ツチ素子と、 前記第２の容量素子の一端と暗信号を伝送する
   ダミーラインとの間に配設され、前記蓄積期間の
   経過後、走査信号により導通される第６のスイツ
   チ素子と から成る少なくとも１つのダミーセルと を有することを特徴とする固体撮像素子。 ２ 前記蓄積期間が始まる前に、前記検出セル及
   び前記ダミーセルにおいて、前記ホトダイオード
   及び前記遮光されたホトダイオードは逆電圧が印
   加され前記第１の容量素子及び第２の容量素子は
   その逆電圧で充電されることを特徴とする特許請
   求の範囲第１項記載の固体撮像素子。 ３ 前記検出セルは、前記第１の容量素子の端子
   電圧を入力し電流増幅された信号を出力する第１
   の増幅器を有し、前記ダミーセルは、前記第２の
   容量素子の端子電圧を入力し電流増幅された信号
   を出力する第２の増幅器を有することを特徴とす
   る特許請求の範囲第１項記載の固体撮像素子。