JPH0511830B2 - - Google Patents

Description

【発明の詳細な説明】 【産業上の利用分野】

本発明は検出精度を向上させた固体撮像素子に
関する。

【従来技術】

従来のMOS型イメージセンサの１つの画素の
原理的構成は第４図に示すようになつている。即
ち、ホトダイオードPDがMOS−FETのスイツチ
SWを介して映像信号を出力するビデオライン
VLに接続されている。ビデオラインVLは抵抗Ｒ
を介して負電源Ｅに接続されており、この抵抗Ｒ
の端子間電圧の変化により映像信号VSが取り出
される。映像信号は、各画素のスイツチSWを順
次オンとすることにより、スイツチSWを介して
各画素のホトダイオードPDを負電源Ｅで充電す
る時の充電電流による抵抗Ｒの電圧変動として検
出される。この充電電流はホトダイオードPDに
励起された電荷の量に依存する。まず、ある走査
のタイミングで、ホトダイオードPDは負電源Ｅ
により充電され逆方向にバイアスされる。次の走
査タイミグまでに、ホトダイオードPDは光を受
光して電荷を光励起させる。その結果、その光励
起された電荷により予め充電された電荷は緩和さ
れ、ホトダイオードの逆電圧Vpは低下する。こ
の逆電圧Vpは、第５図に示すように、走査タイ
ミングの１周期の間に受光された光の光量に応じ
て減少する。例えば、光量が０の場合暗電流によ
り△q₀の電圧低下が生じ、光量が増加するにつれ
て光励起された電荷により△q₁，△q₂の電圧低下
が生じ、光量が多いと電圧低下は飽和する。従つ
てホトダイオードPDの逆電圧Vpは、光量、暗電
流、走査周期（「電荷の蓄積期間」を意味する。）
に依存する。そして、走査タイミングでスイツチ
SWがオンとなると、ホトダイオードPDは再び
負電源Ｅから充電され、ホトダイオードPDの逆
電圧Vpは負電源Ｅの電圧に等しくなる。この時
流れる充電電流は、第５図ｄに示すようにホトダ
イオードPDの電圧低下に応じて変化する。した
がつて、充電電流はホトダイオードPDで１走査
周期の間に受光された光量に応じて変化すること
になる。しかし、ビデオラインには分布容量が存
在し、ホトダイオードPDにこのビデオライン容
量が並列接続されているのと等価であるから、走
査時に負電源Ｅから流出する充電電流は、ビデオ
ライン容量が無い場合に比べて減少する。 第６図は１画素の部分的なパターン図である。
アパーチヤ部９０の拡散層部分がホトダイオード
PDとなり、他の拡散部分を含めて容量部が形成
されている。９１はｎ型の基板であり、９２，９
３はｐ型の拡散層である。このホトダイオード
PDにMOS FETスイツチ素子SWが接続されて
いる。９２はソース、９３はドレインであり、９
４がゲートである。そして、ドレイン９３はポリ
シリコン９５を介してビデオラインVLに接続さ
れている。ビデオライン容量には、ポリシリコン
９５により形成される浮遊容量、ドレイン９３の
拡散容量、アルミニウムからなるビデオライン
VLによつて形成される浮遊容量がある。

【発明が解決しようとする問題点】

以上のように、従来のMOSイメージセンサは、
ビデオライン容量により映像信号のレベルが低下
し感度が低くなるという問題がある。また、各画
素のホトダイオードPDは一定の周期で走査して
順次充電し、その時の充電電流を映像信号として
検出しているため、各画素の電荷の蓄積期間はそ
の画素の走査タイミングに応じて異なる。したが
つて、映像のサンプルホールドのタイミングが異
なり、全画素において同時性ある映像信号を得る
ことができないという問題がある。同時性のある
映像信号が得られないと、走査周期より高周期で
大きく輝度が変化する光源、例えば蛍光灯の映像
信号にスパイクを生じ平均的な明度を測定するの
に問題がある。

【問題点を解決するための手段】

上記問題点を解決するための発明の構成は、各
画素にホトダイオードを配列し、各ホトダイオー
ドにおいて光励起された電荷に基づいて映像信号
をビデオラインに出力する固体撮像素子におい
て、ホトダイオードに並列に接続され、少なくと
もホトダイオードにより光励起された電荷の蓄積
期間導通される第１のスイツチ素子と容量素子か
らなる直列回路と、ホトダイオードの一端と基準
電圧電源又はアースに接続され、少なくとも蓄積
期間非導通とされ、導通によりホトダイオードに
逆電圧を印加させる第２のスイツチ素子と、容量
素子の端子電圧を入力し電流増幅した信号を出力
する増幅器と、増幅器とビデオラインとの間に配
設され、蓄積期間の経過後、各画素の走査信号に
より導通される第３のスイツチ素子とを有する検
出セルを設けたことである。

【作 用】

まず、第１のスイツチ素子及び第２のスイツチ
素子が導通状態となることで、ホトダイオードと
容量素子には、基準電圧が印加されたリセツト状
態となる。尚、ホトダイオードには逆方向に基準
電圧が印加される。 次に、第２のスイツチ素子が非導通状態、第１
のスイツチ素子が導通状態となることで、ホトダ
イオード及び容量素子には基準電圧が印加されて
いない状態となる。この状態の継続期間が、電荷
の蓄積期間である。 電荷の蓄積期間において、第１のスイツチ素子
は導通状態であるので、ホトダイオードから発生
される光電流が、第１のスイツチ素子を介して、
ホトダイオードに並列に接続された容量素子に流
れる。この結果、容量素子は逆方向に充電され、
容量素子の端子間電圧は、基準電圧を初期値とし
て減少する。 電荷の蓄積期間が終了すると、第１のスイツチ
素子は非導通状態となり、その容量素子はホトダ
イオードから絶縁され、その端子間電圧を維持す
る。 この端子間電圧は増幅器により電流増幅された
映像信号となる。即ち、電流を取り出しても信号
電圧レベルが低下しない映像信号となる。 この信号は、第３のスイツチ素子の一方の端子
にに入力する。第３のスイツチ素子の制御端子に
は、各画素の走査信号が入力されて、所定期間導
通状態となる。この結果、容量素子の端子間電圧
は電流供給能力の高い映像信号としてビデオライ
ンに出力されることになる。 又、蓄積期間が経過した後は、第１のスイツチ
素子は非導通状態、第２のスイツチ素子は導通状
態となる。この結果、ホトダイオードには逆方向
に基準電圧が印加され、光電流は基準電圧源を通
る閉回路を流れる。よつて、光が照射されていて
も、ホトダイオードの端子間電位は変化すること
がなく、ブルーミングが防止される。 次に、全ての画素の読取走査が完了すると、第
１のスイツチ素子が導通状態、第２のスイツチ素
子が導通状態、即ち、リセツト状態となり初期状
態に戻る。上記の動作が繰り返されて、映像信号
の出力が行われる。 このように、第２のスイツチ素子が非導通とな
つてから、第１のスイツチ素子が非導通となるま
での期間を制御することにより、全ての画素にお
いて電荷の蓄積期間を同期させることができ、そ
の蓄積期間の長さも自由に設定することができ
る。 したがつて、全ての画素において同期のとれた
映像信号が得られる。また、電荷の蓄積期間を自
由に設定することにより、感度を変化させること
ができる。 また、電流増幅する増幅器は各検出セル毎に設
けられており、容量素子に接近した位置に設けら
れている。したがつて、増幅器からは容量素子の
端子電圧が充分な電流を供給しても電圧低下を起
こさない出力インピーダンスの充分低い電圧信号
源から映像信号としてビデオラインに出力される
ので、ビデオライン容量を充電することによる映
像信号の電圧降下が防止でき感度が向上する。

【実施例】

以下、本発明を具体的な実施例に基づいて説明
する。第１図は実施例のMOS型固体撮像素子の
主要部の構成を示した電気回路図である。Ｘ１は
一つの検出セル（第１検出セル）を表し、Ｗはダ
ミーセルである。ダミーセルは固体撮像素子にお
いて１つ設けられている。 まず、検出セルＸ１について説明する。 ホトダイオードPD１のカソードは、MOS−
FET（以下単に「トランジスタ」という）FT２
（第２のスイツチ素子）（エンハンスメントタイ
プ）のソースに接続され、ホトダイオードPD１
のアノードは接地されている。そして、トランジ
スタFT２のドレインには正のリフアレンス電圧
Vrefが印加されている。また、ホトダイオード
PD１の陰極はトランジスタFT１（第１のスイツ
チ素子）（エンハンスメントタイプ）のソースに
接続され、そのトランジスタFT１のドレインは
容量素子Ｃ１に接続され、その容量素子Ｃ１の他
の端子は接地されている。この容量素子Ｃ１は
MOS型の容量素子で構成されている。このトラ
ンジスタFT１と容量素子Ｃ１とで直列回路を構
成し、その直列回路がホトダイオードPD１の両
端子間に接続されている。 また、容量素子Ｃ１の陽極はトランジスタFT
３（エンハンスメントタイプ）のソースに接続さ
れ、そのトランジスタFT３のドレインにはリフ
アレンス電圧Vrefが印加されている。さらに、
容量素子Ｃ１の陽極はセンス増幅回路Ａ１を構成
するトランジスタFT４（第１のトランジスタ）
（ノンドープエンハンスメントタイプ）のゲート
に接続され、そのトランジスタFT４のドレイン
には電圧Vrefが印加され、そのソースは負荷抵
抗を構成するトランジスタFT６（ノンドープエ
ンハンスメントタイプ）のドレインに接続されて
いる。トランジスタFT６のソースはトランジス
タFT７（第２のトランジスタ）（ノンドープエン
ハンスメントタイプ）のドレインに接続され、ト
ランジスタFT７のソースは接地されている。両
トランジスタFT６，FT７のゲートには安定した
電圧が印加されている。また、トランジスタ４の
ソースはトランジスタFT５（第３のスイツチ素
子）（エンハンスメントタイプ）のドレインに接
続され、そのトランジスタFT５のソースはビデ
オラインVLに接続されている。 トランジスタFT３はゲートにアクテイブハイ
のリセツト信号Ｓ２を入力しており、リセツト信
号Ｓ２が高レベルとなると導通する。また、トラ
ンジスタFT１はゲートにアクテイブハイのデー
タ信号Ｓ１を入力しており、データ信号Ｓ１が高
レベルとなると導通する。また、トランジスタ
FT５はゲートにアクテイブハイのＸ１選択信号
Ｓ３を入力しており、Ｘ１選択信号Ｓ３が高レベ
ルとなると導通する。さらに、トランジスタFT
２はデータ信号Ｓ１を反転したロツク信号Ｓ４が
入力しており、ロツク信号Ｓ４が高レベルとなる
と導通する。 係る構成において、第２図のタイミングチヤー
トに示すように、リセツト信号Ｓ２が時刻ｔ１で
高レベルとなると、トランジスタFT３は導通し
容量素子Ｃ１は電圧Vrefに充電される。尚、ロ
ツク信号Ｓ４は時刻ｔ１において高レベルである
ので、この時ホトダイオードPD１には逆方向に
電圧Vrefが印加されている。次に時刻ｔ２にお
いて、データ信号Ｓ１が高レベルとなるロツク信
号Ｓ４が低レベルとなると、トランジスタFT１
がオンとなりトランジスタFT２がオフとなる。
すると、ホトダイオードPD１はトランジスタFT
１，FT３を介して、逆方向に電圧Vrefが継続し
て印加される。 次に、時刻ｔ３においてリセツト信号Ｓ２が低
レベルとなると、トランジスタFT３はオフとな
り、トランジスタFT１のみがオン状態を継続す
る。すると、ホトダイオードPD１により生じる
光電流ILは自己の容量を充電すると共に、Ｉ１
で示すように容量素子Ｃ１、トランジスタFT１、
ホトダイオードPD１の閉回路に分流する。この
ため、光電流ILの分流成分により容量素子Ｃ１
は逆方向に充電され、その端子電圧Vcは初期電
圧Vrefから漸次減少する。 次に、時刻ｔ４においてデータ信号Ｓ１が低レ
ベルとなると、トランジスタFT１がオフとなり、
光電流ILの分流成分による容量素子Ｃ１に対す
る逆充電が停止し、容量素子Ｃ１の端子電圧Vc
の減少が停止する。このようにして、容量素子Ｃ
１の端子電圧Vcは光電流ILの分流成分の大きさ
と容量素子Ｃ１を逆方向に充電する期間（時刻ｔ
３〜時刻ｔ４の期間）、即ち、電荷の蓄積期間の
長さに依存して変化する。 次に、時刻ｔ５において、シフトレジスタで構
成された選択信号出力回路１に、アクテイブロー
のスタート信号が入力されると、選択信号出力回
路１はクロツク信号に同期して、選択信号を順次
各セルのトランジスタFT５のゲートに出力する。
シフトレジスタは、初期状態において全桁が
「０」にプリセツトされており、１桁だけが「１」
となり「１」が下位桁から上位桁へクロツク信号
に同期して伝搬す るように構成されている。 時刻ｔ６において、クロツク信号に同期してア
クテイブハイのＸ１選択信号Ｓ３が第１検出セル
Ｘ１のトランジスタFT５のゲートに出力される
と、そのトランジスタFT５は１クロツク周期の
間（時刻ｔ６〜ｔ７）オンとなり、その第１検出
セルＸ１の容量素子Ｃ１の端子電圧Vcがビデオ
ラインVLに出力される。次に、時刻ｔ７におい
て、クロツク信号に同期してアクテイブハイの選
択信号が第２セルのトランジスタFT５のゲート
に出力されると、そのトランジスタFT５は１ク
ロツク周期の間（時刻ｔ７〜ｔ８）オンとなり、
その第２検出セルの容量素子Ｃ１の端子電圧Vc
がビデオラインVLに出力される。このようにし
て、最終セルに至るまで走査され、各検出セルの
容量素子Ｃ１の端子電圧VcがビデオラインVLに
映像信号VSとして出力される。最終の検出セル
まで走査が進行すると、エンド信号が選択信号出
力回路１に出力され、時刻ｔ９で検出セルの走査
が停止する。その後、上記した時刻ｔ１か次のサ
イクルの処理が繰り返される。 上記処理において、時刻ｔ３〜ｔ４間における
光電流による電荷の蓄積の処理は、各検出セルに
おいて同時に実行される。したがつて、時系列的
に出力された映像信号VSは、全検出セルにおい
て同時性のある受光量を表すことになる。また、
容量素子Ｃ１に電荷を蓄積しているため電荷の蓄
積量を多くとることができるので、感度を向上さ
せることができる。 尚、上記実施例において、電荷の蓄積期間以外
の期間は、アクテイブハイのロツク信号Ｓ４によ
りトランジスタFT２がオンとなり、ホトダイオ
ードPD１に初期電圧Vrefが印加される。この場
合には、電荷の蓄積期間外はホトダイオードPD
１により生じる光電流ILは、Ｉ２で示すように
ホトダイオードPD１等に蓄積されることなく電
源に流れ込むことになりブルーミングが防止され
る。 次に、ダミーセルＷについて述べる。 ダミーセルＷはホトダイオードPD１１のアパ
ーチヤ部９０がアルミニウム層９６により遮光さ
れていることを除き、検出セルＸ１の構成と同一
である。即ち、ダミーセルＷのトランジスタFT
１１，FT１２，FT１３，FT１４，FT１５，
FT１６，FT１７は、それぞれ、検出セルＸ１の
トランジスタFT１，FT２，FT３，FT４，FT
５，FT６，FT７に対応する。ダミーセルＷは各
検出セルと同様に作動し、電荷の蓄積期間ｔ３〜
ｔ４にホトダイオードPD１１により生じた暗電
流IDは自己の容量と容量素子Ｃ１１を逆方向に
充電し、容量素子Ｃ１１の端子電圧Vdを減少さ
せる。そして、各検出セルが順次走査され映像信
号VSが順次出力されている走査期間（時刻ｔ６
〜ｔ９）高レベルとなるアクテイブハイのダミー
セル選択信号Ｓ５がトランジスタFT１５のゲー
トに入力しているので、ダミーセルＷの容量素子
Ｃ１１の端子電圧Vdは、走査期間ダミーライン
DLに暗信号DSとして出力される。 このようにしてビデオラインVLに出力された
映像信号VSからダミーラインDLに出力された暗
信号DSを減算することにより、映像信号VSから
暗電流の影響を除去した信号を得ることができ
る。 センス増幅回路Ａ１はソースホロワであり、ト
ランジスタFT６とトランジスタFT７とで定電流
源を構成している。トランジスタFT７のゲート
電圧をＶ１、トランジスタFT６のソース電圧を
Ｖ２、トランジスタFT６のゲート電圧をＶ３、
トランジスタFT４の閾値電圧をVt４、トランジ
スタFT６の閾値電圧をVt６、トランジスタFT
７の閾値電圧をVt７、トランジスタFT４のゲー
ト電圧をVin、ソース電圧をVotとすると、トラ
ンジスタFT４とトランジスタFT７を流れる電流
が等しいことから良く知られたように次式の関係
が成立する。 Vin−Vot−Vt４＝Ｖ３−Ｖ２−Vt６ ＝Ｖ１−Vt７ よつて Vot＝Vin−Ｖ１−（Vt４−Vt７） となり、トランジスタFT４の出力電圧Votは、
トランジスタFT７のゲート電圧Ｖ１だけ減少す
ると共にトランジスタFT４とトランジスタFT７
の閾値電圧の差に依存する。したがつて、トラン
ジスタFT４とトランジスタFT７を均一に作成す
れば、Vt４−Vt７を零とすることができ、各検
出セルの出力する映像信号をトランジスタFT４
の閾値電圧に依存しない均一なものとすることが
できる。このとき、各検出セルの映像信号を不均
一とするのは、閾値電圧のミスマツチング、基板
効果、アーリー効果による不均一性がある。ミス
マツチングはトランジスタを同一大きさでパター
ンを同一とすると、第１に、ゲート酸化膜の不均
一性、第２に、酸化膜中の可動イオン濃度及び空
乏層中の電荷濃度の不均一性、第３に、チヤンネ
ルドープの不均一性により生じる。第１と第２の
不均一性はトランジスタの配設位置を接近させる
ことにより除去できる。また、第３の不均一性は
ノンドープタイプに構成することにより解決され
た。このノンドープタイプのトランジスタは閾値
電圧が略０ボルトとなるため、第３図ａに示すバ
イアス電圧発生回路を用いた。そのバイアス電圧
発生回路のトランジスタもノンドープタイプの
MOS−FETを用いた。また、トランジスタFT
６とトランジスタFT７の接続はアーリー効果を
低減させるためである。尚、ダミーセルＷのセン
ス増幅回路Ａ１１についてもセンス増幅回路Ａ１
と同じ構成である。また、バイアス電圧発生回路
は第３図ｂの回路を使用してもよい。 尚、上記実施例において、容量素子Ｃ１をリセ
ツトしホトダイオードPD１をロツクするために
トランジスタFT３とトランジスタFT２が使用さ
れているが、トランジスタFT３を省略すること
もできる。省略した場合には、トランジスタFT
２とトランジスタＴ１がオンすることにより容量
素子Ｃ１がリセツトされ、トランジスタFT２が
オンし、トランジスタFT１がオフすることによ
りホトダイオードPD１のリセツトとロツクが行
われる。また、トランジスタFT２がオフしトラ
ンジスタFT１がオンすることにより、容量素子
Ｃ１に電荷の蓄積が行われる。このことはダミー
セルＷについても同様である。

【発明の効果】

上述したように、本発明では、ホトダイオード
により光励起された電荷は電荷の蓄積期間導通さ
れる第１のスイツチ素子を介して容量素子に蓄積
される。よつて、容量素子によりホトダイオード
よりも多くの電荷が蓄積できるので飽和を防止で
きると共に感度が向上する。又、第１のスイツチ
素子及び第２のスイツチ素子のオンオフ期間を制
御することで、電荷の蓄積期間を制御でき、感度
を容易に制御することができる。更に、各画素か
ら映像信号が読み出されている期間は第２のスイ
ツチ素子が導通しているので、ホトダイオードに
は逆電圧が印加されることになり、光励起された
電荷は電源回路に還流するため、ブルーミングが
防止される。さらに、容量素子の端子電圧を入力
し電流増幅した信号を出力する増幅器を各検出セ
ル毎に設けているので、映像信号は内部インピー
ダンスの小さな信号源からビデオラインに出力さ
れることになり、ビデオライン容量による感度の
低下を防止することができる。

【図面の簡単な説明】

第１図は本発明の具体的な一実施例に係る固体
撮像素子の主要部の構成を示した回路図。第２図
は実施例回路の動作を説明するタイミングチヤー
ト。第３図ａ，ｂはその回路のセンス増幅回路に
バイアス電圧を与えるバイアス電圧発生回路を示
した回路図。第４図は従来のMOS型イメージセ
ンサの１画素の主要部の構成を示した構成図。第
５図はその素子の動作特性を示した波形図。第６
図ａはその素子の構造を示した平面図、第６図ｂ
はその素子の構造を示した断面図である。 FT１〜FT７，FT１１〜FT１７…MOS−
FET、PD，PD１，PD１１…ホトダイオード、
Ｃ１，Ｃ１１…容量素子、Ｘ１…検出セル、Ｗ…
ダミーセル、Ａ１，Ａ１１…センス増幅回路、
VL…ビデオライン、DL…ダミーライン、９０…
アパーチヤ部、９１…ｎ型基板、９２…ソース、
９３…ドレイン、９４…ゲート、９６…アルミニ
ウム層。

Claims (1)

1. 【特許請求の範囲】 １ 各画素にホトダイオードを配列し、各ホトダ
   イオードにおいて光励起された電荷に基づいて映
   像信号をビデオラインに出力する固体撮像素子に
   おいて、 前記ホトダイオードに並列に接続され、少なく
   ともホトダイオードにより光励起された電荷の蓄
   積期間導通される第１のスイツチ素子と容量素子
   からなる直列回路と、 前記ホトダイオードの一端と基準電圧電源又は
   アースに接続され、少なくとも前記蓄積期間非導
   通とされ、導通により前記ホトダイオードに逆電
   圧を印加させる第２のスイツチ素子と、 前記容量素子の端子電圧を入力し電流増幅した
   信号を出力する増幅器と、 前記増幅器と前記ビデオライン間に配設され、
   前記蓄積期間の経過後、各画素の走査信号により
   導通される第３のスイツチ素子と を設けた検出セルを有することを特徴とする固体
   撮像素子。 ２ 前記蓄積期間が始まる前に、前記ホトダイオ
   ードは逆電圧が印加され前記容量素子はその逆電
   圧で充電されることを特徴とする特許請求の範囲
   第１項記載の固体撮像素子。 ３ 前記増幅器は、第１定電位のラインと、前記
   第１定電位と異なる電位の第２の定電位のライン
   間に設けられ、第１のトランジスタ及び第２のト
   ランジスタの直列接続から成り、 前記第１のトランジスタのキヤリアが外部へ流
   出する側の端子は前記第１定電位のラインに接続
   され、前記第１のトランジスタの制御端子には光
   励起された電荷に応じた電圧が入力されており、 前記第２のトランジスタのキヤリアが外部から
   流入する側の端子は前記第２定電位のラインに接
   続され、前記第２のトランジスタの制御端子に
   は、前記第２のトランジスタを流れる電流を一定
   とする所定の定電圧が入力されており、 前記第１のトランジスタの閾値電圧と前記第２
   のトランジスタの閾値電圧は略等しく構成され、 前記第１のトランジスタのキヤリアが外部から
   流入する側の端子の電位を映像信号として出力す
   る回路であることを特徴とする特許請求の範囲第
   １項記載の固体撮像素子。