JPH0511831B2

JPH0511831B2 -

Info

Publication number: JPH0511831B2
Application number: JP61309500A
Authority: JP
Inventors: Mikio Kyomasu; Seiichiro Mizuno
Original assignee: Hamamatsu Photonics KK
Current assignee: Hamamatsu Photonics KK
Priority date: 1986-12-25
Filing date: 1986-12-25
Publication date: 1993-02-16
Also published as: JPS63161781A

Description

【発明の詳細な説明】【産業上の利用分野】

本発明は検出精度を向上させた固体撮像素子に
関する。

【従来技術】

従来のMOS型イメージセンサの１つの画素の
原理的構成は第４図に示すようになつている。即
ち、ホトダイオードPDがMOS−FETのスイツチ
SWを介して映像信号を出力するビデオライン
VLに接続されている。ビデオラインVLは抵抗Ｒ
を介して負電源Ｅに接続されており、この抵抗Ｒ
の端子間電圧の変化により映像信号VSが取り出
される。映像信号は、各画素のスイツチSWを順
次オンとすることにより、スイツチSWを介して
各画素のホトダイオードPDを負電源Ｅで充電す
る時の充電電流による抵抗Ｒの電圧変動として検
出される。この充電電流はホトダイオードPDに
励起された電荷の量に依存する。まず、ある走査
のタイミングで、ホトダイオードPDは負電源Ｅ
により充電され逆方向にバイアスされる。次の走
査タイミグまでに、ホトダイオードPDは光を受
光して電荷を光励起させる。その結果、その光励
起された電荷により予め充電された電荷は緩和さ
れ、ホトダイオードの逆電圧Vpは低下する。こ
の逆電圧Vpは、第５図に示すように、走査タイ
ミングの１周期の間に受光された光の光量に応じ
て減少する。例えば、光量が０の場合暗電流によ
り△q₀の電圧低下が生じ、光量が増加するにつれ
て光励起された電荷により△q₁，△q₂の電圧低下
が生じ、光量が多いと電圧低下は飽和する。従つ
てホトダイオードPDの逆電圧Vpは、光量、暗電
流、走査周期（「電荷の蓄積期間」を意味する。）
に依存する。そして、走査タイミングでスイツチ
SWがオンとなると、ホトダイオードPDは再び
負電源Ｅから充電され、ホトダイオードPDの逆
電圧Vpは負電源Ｅの電圧に等しくなる。この時
流れる充電電流は、第５図ｄに示すようにホトダ
イオードPDの電圧低下に応じて変化する。した
がつて、充電電流はホトダイオードPDで１走査
周期の間に受光された光量に応じて変化すること
になる。しかし、ビデオラインには分布容量が存
在し、ホトダイオードPDにこのビデオライン容
量が並列接続されているのと等価であるから、走
査時に負電源Ｅから流出する充電電流は、ビデオ
ライン容量が無い場合に比べて減少する。第６図は１画素の部分的なパターン図である。
アパーチヤ部９０の拡散層部分がホトダイオード
PDとなり、他の拡散部分を含めて容量部が形成
されている。９１はｎ型の基板であり、９２，９
３はｐ型の拡散層である。このホトダイオード
PDにMOS FETスイツチ素子SWが接続されて
いる。９２はソース、９３はドレインであり、９
４がゲートである。そして、ドレイン９３はポリ
シリコン９５を介してビデオラインVLに接続さ
れている。ビデオライン容量には、ポリシリコン
９５により形成される浮遊容量、ドレイン９３の
拡散容量、アルミニウムからなるビデオライン
VLによつて形成される浮遊容量がある。

【発明が解決しようとする問題点】

以上のように、従来のMOSのイメージセンサ
は、ビデオライン容量により映像信号のレベルが
低下し感度が低くなるという問題がある。この問
題を解決するには、各画素毎にホトダイオードで
光励起された電荷に対応して電流の得られる電圧
信号としてビデオラインに出力する増幅回路（例
えばソースホロワ、ボルテージホーワ）を設ける
ことが考えられる。しかし、この方法は各増幅回
路のオフセツト電圧が各画素毎でことなり、映像
信号が画素により不均一になるため、実現不可能
であつた。

【問題点を解決するための手段】

上記問題点を解決するための発明の構成は、各
画素にホトダイオードを配列し、各ホトダイオー
ドにおいて光励起された電荷に基づいて映像信号
を出力する固体撮像素子において、次の構成の増
幅回路を設けたことである。増幅回路は、第１定電位のラインと、第１定電
位と異なる電位の第２定電位のライン間に設けら
れ、第１のトランジスタ及び第２のトランジスタ
を含む少なくとも２つのトランジスタの直列接続
で構成されている。第１のトランジスタのキヤリアが外部へ流出す
る側の端子は第１定電位のラインに接続され、第
１のトランジスタの制御端子には光励起された電
荷に応じた電圧が入力されている。第２のトランジスタのキヤリアが外部から流入
する側の端子は第２定電位のラインに接続され、
第２のトランジスタの制御端子には、第２のトラ
ンジスタを流れる電流を一定とする所定の定電圧
が入力されている。第１のトランジスタの閾値電圧と第２のトラン
ジスタの閾値電圧は略等しく構成されている。そして、増幅回路は、第１のトランジスタのキ
ヤリアが外部から流入する側の端子の電位が映像
信号として出力されるように構成されている。ここで、キヤリアとは半導体内を流れる電荷担
体であり、電子、ホールを言う。トランジスタ
は、例えば、バイポーラトランジスタ、電界効果
トランジスタのようなユニポーラトランジスタで
ある。npnトランジスタ、ｎチヤンネルトランジ
スタであれば、キヤリアは電子であり、pnpトラ
ンジスタ、ｐチヤネルトランジスタであれば、キ
ヤリアはホールである。又、第１定電位のライン
とは、例えば、電源の基準電位に接続されたライ
ンであり、第２定電位のラインとは、例えば、ア
ースラインである。要は、一定の電圧を供給でき
るラインである。又、トランジスタにおいて、キヤリアが外部へ
流出する側の端子とは、npnトランジスタ、ｎチ
ヤンネルトランジスタであれば、キヤリアである
電子が外部へ流出する側の端子であり、pnpトラ
ンジスタ、ｐチヤネルトランジスタであれば、キ
ヤリアであるホールが外部へ流出する側の端子で
ある。よつて、キヤリアが外部へ流出する側の端
子とは、キヤリアが電子かホールかにかかわら
ず、バイポーラトランジスタであれば、コレクタ
側の端子、電界効果トランジスタであれば、ドレ
イン側の端子、他のタイプのトランジスタであれ
ば、これらと同一機能を有する側の端子である。一方、トランジスタにおいて、キヤリアが外部
から流入する側の端子とは、npnトランジスタ、
ｎチヤネルトランジスタであれば、キヤリアであ
る電子が外部から流入する側の端子であり、pnp
トランジスタ、Ｐチヤネルトランジスタであれ
ば、キヤリアであるホールが外部から流入する側
の端子である。よつて、キヤリアが外部から流入
する側の端子とは、キヤリアが電子かホールかに
かかわらず、バイポーラトランジスタであれば、
エミツタ側の端子、電界効果トランジスタであれ
ば、ソース側の端子、他のタイプのトランジスタ
であれば、これらと同一機能を有する側の端子で
ある。又、複数のトランジスタの直列接続とは、例え
ば、１つのトランジスタのエミツタ又はソースと
隣接するトランジスタのコレクタ又はドレインと
が接続された状態をいい、共通の電流成分の流れ
得る回路が構成される状態をいう。上記の増幅器における直列接続されるトランジ
スタの数は、３つ以上でも良い。即ち、第１のト
ランジスタと第２のトランジスタとの間に、他の
トランジスタが存在しても良い。詳しく言えば、
３つ以上の場合には、直列接続の両端に存在する
２つのトランジスタのうち、一方、即ち、第１定
電位のラインに、例えばコレクタ又はドレイン側
の端子が接続された方が第１のトランジスタであ
り、他方、即ち、例えばエミツタ又はソース側の
端子が第２定電位のラインに接続された方が、第
２のトランジスタである。又、制御端子とは、流れる電流を制御するため
の信号の入力端子であり、例えば、バイポーラト
ランジスタであればベース端子、電界効果トラン
ジスタであればゲート端子である。又、閾値電圧は、例えば、バイポーラトランジ
スタ又は電界効果トランジスタに対して、それぞ
れ、トランジスタの飽和領域においてコレクタ電
流又はドレイン電流が零となるベースエミツタ間
電圧又はゲートソース間電圧である。

【作用】

第２のトランジスタは、第１のトランジスタ
の、例えば、エミツタ又はソース側の回路に負荷
抵抗として挿入されているので、第１のトランジ
スタを流れる電流は第２のトランジスタを流れる
電流に等しくなる。第２のトランジスタの制御端
子のバイアス電圧（例えば、ベースエミツタ間電
圧又はゲートソース間電圧）を一定にすると、そ
のトランジスタを流れる電流はバイアス電圧と閾
値電圧との差に比例した値となる。尚、第２のトランジスタのキヤリアの外部から
流入する側の端子（エミツタ又はソース端子）は
第２の定電位のラインに接続されており、その制
御端子には所定の定電圧が入力されているので、
第２のトランジスタの制御端子のバイアス電圧は
定電圧となる。また、第１のトランジスタを流れる電流は、そ
の第１のトランジスタの制御端子のバイアス電圧
と閾値電圧の差により決定される。このため、第
２のトランジスタで決定された電流が第１のトラ
ンジスタを流れることにより、逆に、第１のトラ
ンジスタの制御端子のバイアス電圧がその第１の
トランジスタを流れる電流により決定されること
になる。ところが、第１のトランジスタと第２のトラン
ジスタの閾値電圧は略等しく構成（最適条件では
両者は等しい）されているので、相互に補償して
第１のトランジスタの制御端子のバイアス電圧
（例えば、ベースエミツタ間電圧又はゲートソー
ス間電圧）は第１のトランジスタ及び第２のトラ
ンジスタの閾値電圧に存在しなくなる。勿論、増幅回路が３つ以上のトランジスタの直
列接続で構成されている場合にも、第１のトラン
ジスタの制御端子のバイアス電圧は、第１のトラ
ンジスタと第２のトランジスタだけの閾値電圧が
等しく構成されていれば、どのトランジスタの閾
値電圧にも依存しなくなる。したがつて、信号の出力端子である第１のトラ
ンジスタのキヤリアが外部から流入する側の端子
（例えば、エミツタ又はソース端子）の電位の第
２の定電位に対する電圧は、第１のトランジスタ
の制御端子に入力される信号電圧（第２定電位に
対する電圧）と第２のトランジスタの制御端子の
バイアス電圧（第２定電位に対する電圧）との差
の電圧となる。このため、各画素毎のトランジスタの閾値電圧
の不均一性による映像信号の不均一性が解消さ
れ、精度の高い映像信号が得られる。また、各画
素毎に増幅回路を設けたため、各画素の信号源が
内部インピーダンスの低い電圧源に変換されるの
でビデオライン容量による影響が排除でき、従つ
て検出感度は容量素子及びホトダイオードの容量
と光電流との関係で決定されるので、検出感度が
向上する。

【実施例】

以下、本発明を具体的な実施例に基づいて説明
する。第１図は実施例のMOS型固体撮像素子の
主要部の構成を示した電気回路図である。Ｘ１は
一つの検出セル（第１検出セル）を表し、Ｗはダ
ミーセルである。ダミーセルは固体撮像素子にお
いて１つ設けられている。まず、検出セルＸ１について説明する。ホトダイオードPD１のカソードは、MOS−
FET（以下単に「トランジスタ」という）FT２
（エンハンスメントタイプ）のソースに接続され、
ホトダイオードPD１のアノードは接地されてい
る。そして、トランジスタFT２のドレインには
正のリフアレンス電圧Vrefが印加されている。
また、ホトダイオードPD１の陰極はトランジス
タFT１（エンハンスメントタイプ）のソースに
接続され、そのトランジスタFT１のドレインは
容量素子Ｃ１に接続され、その容量素子Ｃ１の他
の端子は接地されている。この容量素子Ｃ１は
MOS型の容量素子で構成されている。このトラ
ンジスタFT１と容量素子Ｃ１とで直列回路を構
成し、その直列回路がホトダイオードPD１の両
端子間に接続されている。また、容量素子Ｃ１の陽極はトランジスタFT
３（エンハンスメントタイプ）のソースに接続さ
れ、そのトランジスタFT３のドレインにはリフ
アレンス電圧Vrefが印加されている。さらに、
容量素子Ｃ１の陽極はセンス増幅回路Ａ１を構成
するトランジスタFT４（第１のトランジスタ）
（ノンドープエンハンスメントタイプ）のゲート
に接続され、そのトランジスタFT４のドレイン
には電圧Vref（第１定電位）が印加され、そのソ
ースは負荷抵抗を構成するトランジスタFT６
（ノンドープエンハンスメントタイプ）のドレイ
ンに接続されている。トランジスタFT６のソー
スはトランジスタFT７（第２のトランジスタ）
（ノンドープエンハンスメントタイプ）のドレイ
ンに接続され、トランジスタFT７のソースは接
地（第２定電位）されている。両トランジスタ
FT６，FT７のゲートには安定した電圧が印加さ
れている。また、トランジスタFT４のソースは
トランジスタFT５（エンハンスメントタイプ）
のドレインに接続され、そのトランジスタFT５
のソースはビデオラインVLに接続されている。トランジスタFT３はゲートにアクテイブハイ
のリセツト信号Ｓ２を入力しており、リセツト信
号Ｓ２が高レベルとなると導通する。また、トラ
ンジスタFT１はゲートにアクテイブハイのデー
タ信号Ｓ１を入力しており、データ信号Ｓ１が高
レベルとなると導通する。また、トランジスタ
FT５はゲートにアクテイブハイのＸ１選択信号
Ｓ３を入力しており、Ｘ１選択信号Ｓ３が高レベ
ルとなると導通する。さらに、トランジスタFT
２はデータ信号Ｓ１を反転したロツク信号Ｓ４が
入力しており、ロツク信号Ｓ４が高レベルとなる
と導通する。係る構成において、第２図のタイミングチヤー
トに示すように、リセツト信号Ｓ２が時刻ｔ１で
高レベルとなると、トランジスタFT３は導通し
容量素子Ｃ１は電圧Vrefに充電される。尚、ロ
ツク信号Ｓ４は時刻ｔ１において高レベルである
ので、この時ホトダイオードPD１には逆方向に
電圧Vrefが印加されている。次に時刻ｔ２にお
いて、データ信号Ｓ１が高レベルとなりロツク信
号Ｓ４が低レベルとなると、トランジスタFT１
がオンとなりトランジスタFT２がオフとなる。
すると、ホトダイオードPD１はトランジスタFT
１，FT３を介して、逆方向に電圧Vrefが継続し
て印加される。次に、時刻ｔ３においてリセツト信号Ｓ２が低
レベルとなると、トランジスタFT３はオフとな
り、トランジスタFT１のみがオン状態を継続す
る。すると、ホトダイオードPD１により生じる
光電源ILは自己の容量を充電すると共に、Ｉ１
で示すように容量素子Ｃ１、トランジスタFT１、
ホトダイオードPD１の閉回路に分流する。この
ため、光電流ILの分流成分により容量素子Ｃ１
は逆方向に充電され、その端子電圧Vcは初期電
圧Vrefから漸次減少する。次に、時刻ｔ４においてデータ信号Ｓ１が低レ
ベルとなると、トランジスタFT１がオフとなり、
光電流ILの分流成分による容量素子Ｃ１に対す
る逆充電が停止し、容量素子Ｃ１の端子電圧Vc
の減少が停止する。このようにして容量素子Ｃ１
の端子電圧Vcは光電流ILの分流成分の大きさと
容量素子Ｃ１を逆方向に充電する期間（時刻ｔ３
〜時刻ｔ４の期間）、即ち、電荷の蓄積期間の長
さに依存して変化する。次に、時刻ｔ５において、シフトレジスタで構
成された選択信号出力回路１に、アクテイブロー
のスタート信号が入力されると、選択信号出力回
路１はクロツク信号に同期して、選択信号を順次
各セルのトランジスタFT５のゲートに出力する。
シフトレジスタは、初期状態において全桁が
「０」にプリセツトされており、１桁だけが「１」
となり「１」が下位桁から上位桁へクロツク信号
に同期して伝搬するように構成されている。時刻ｔ６において、クロツク信号に同期してア
クテイブハイのＸ１選択信号Ｓ３が第１検出セル
Ｘ１のトランジスタFT５のゲートに出力される
と、そのトランジスタFT５は１クロツク周期の
間（時刻ｔ６〜ｔ７）オンとなり、その第１検出
セルＸ１の容量素子Ｃ１の端子電圧Vcがビデオ
ラインVLに出力される。次に、時刻ｔ７におい
て、クロツク信号に同期してアクテイブハイの選
択信号が第２セルのトランジスタFT５のゲート
に出力されると、そのトランジスタFT５は１ク
ロツク周期の間（時刻ｔ７〜ｔ８）オンとなり、
その第２検出セルの容量素子Ｃ１の端子電圧Vc
がビデオラインVLに出力される。このようにし
て、最終セルに至るまで走査され、各検出セルの
容量素子Ｃ１の端子電圧VcがビデオラインVLに
映像信号VSとして出力される。最終の検出セル
まで走査が進行すると、エンド信号が選択信号出
力回路１に出力され、時刻ｔ９で検出セルの走査
が停止する。その後、上記した時刻ｔ１か次のサ
イクルの処理が繰り返される。上記処理において、時刻ｔ３〜ｔ４間における
光電流による電荷の蓄積の処理は、各検出セルに
おいて同時に実行される。したがつて、時系列的
に出力された映像信号VSは、全検出セルにおい
て同時性のある受光量を表すことになる。また、
容量素子Ｃ１に電荷を蓄積しているため電荷の蓄
積量を多くとることができるので、感度を向上さ
せることができる。尚、上記実施例において、電荷の蓄積期間以外
の期間は、アクテイブハイのロツク信号Ｓ４によ
りトランジスタFT２がオンとなり、ホトダイオ
ードPD１に初期電圧Vrefが印加される。この場
合には、電荷の蓄積期間外はホトダイオードPD
１により生じる光電流ILは、Ｉ２で示すように
ホトダイオードPD１等に蓄積されることなく電
源に流れ込むことになりブルーミングが防止され
る。次に、ダミーセルＷについて述べる。ダミーセルＷはホトダイオードPD１１のアパ
ーチヤ部９０がアルミニウム層９６により遮光さ
れていることを除き、検出セルＸ１の構成と同一
である。即ち、ダミーセルＷのトランジスタFT
１１，FT１２，FT１３，FT１４，FT１５，
FT１６，FT１７は、それぞれ、検出セルＸ１の
トランジスタFT１，FT２，FT３，FT４，FT
５，FT６，FT７に対応する。ダミーセルＷは各
検出セルと同様に作動し、電荷の蓄積期間ｔ３〜
ｔ４にホトダイオードPD１１により生じた暗電
流IDは自己の容量と容量素子Ｃ１１を逆方向に
充電し、容量素子Ｃ１１の端子電圧Vdを減少さ
せる。そして、各検出セルが順次走査され映像信
号VSが順次出力されている走査期間（時刻ｔ６
〜ｔ９）高レベルとなるアクテイブハイのダミー
セル選択信号Ｓ５がトランジスタFT１５のゲー
トに入力しているので、ダミーセルＷの容量素子
Ｃ１１の端子電圧Vdは、走査期間ダミーライン
DLに暗信号DSとして出力される。このようにしてビデオラインVLに出力された
映像信号VSからダミーラインDLに出力された暗
信号DSを減算することにより、映像信号VSから
暗電流の影響を除去した信号を得ることができ
る。センス増幅回路Ａ１はソースホロワであり、ト
ランジスタFT６とトランジスタFT７とで定電流
源を構成している。トランジスタFT７のゲート
電圧をＶ１、トランジスタFT６のソース電圧を
Ｖ２、トランジスタFT６のゲート電圧をＶ３、
トランジスタFT４の閾値電圧をVt４、トランジ
スタFT６の閾値電圧をVt６、トランジスタFT
７の閾値電圧をVt７、トランジスタFT４のゲー
ト電圧をVin、ソース電圧をVotとすると、トラ
ンジスタFT４とトランジスタFT７を流れる電流
が等しいことから良く知られたように次式の関係
が成立する。 Vin−Vot−Vt４＝Ｖ３−Ｖ２−Vt６＝Ｖ１−Vt７よつて Vot＝Vin−Ｖ１−（Vt４−Vt７）となり、トランジスタFT４の出力電圧Votは、
トランジスタRT７のゲート電圧Ｖ１だけ減少す
ると共にトランジスタFT４とトランジスタFT７
の閾値電圧の差に依存する。したがつて、トラン
ジスタFT４とトランジスタFT７を均一に作成す
れば、Ｖ＋４−Vt７を零とすることができ、各
検出セルの出力する映像信号をトランジスタFT
４の閾値電圧に依存しない均一なものとすること
ができる。このとき、各検出セルの映像信号を不
均一とするのは、閾値電圧のミスマツチング、基
板効果、アーリー効果による不均一性がある。ミ
スマツチングはトランジスタを同一大きさでパタ
ーンを同一とすると、第１に、ゲート酸化膜の不
均一性、第２に酸化膜中の可動イオン濃度及び空
乏層中の電荷濃度の不均一性、第３に、チヤンネ
ルドープの不均一性により生じる。第１と第２の
不均一性はトランジスタの配設位置を接近させる
ことにより除去できる。また、第３の不均一性は
ノンドープタイプに構成することにより解決され
た。このノンドープタイプのトランジスタは閾値
電圧が略０ボルトとなるため、第３図ａに示すバ
イアス電圧発生回路を用いた。そのバイアス電圧
発生回路のトランジスタもノンドープタイプの
MOS−FETを用いた。また、トランジスタFT
６とトランジスタFT７の接続はアーリー効果を
低減させるためである。尚、ダミーセルＷのセン
ス増幅回路Ａ１１についてもセンス増幅回路Ａ１
と同じである。また、バイアス電圧発生回路は第
３図ｂの回路を使用してもよい。尚、上記実施例において、容量素子Ｃ１をリセ
ツトしホトダイオードPD１をロツクするために
トランジスタFT３とトランジスタFT２が使用さ
れているが、トランジスタFT３を省略すること
もできる。省略した場合には、トランジスタFT
２とトランジスタFT１がオンすることにより容
量素子Ｃ１がリセツトされ、トランジスタFT２
がオンし、トランジスタFT１がオフすることに
よりホトダイオードPD１のリセツトとロツクが
行われる。また、トランジスタFT２がオフしト
ランジスタFT１がオンすることにより、容量素
子Ｃ１に電荷の蓄積が行われる。このことはダミ
ーセルＷについても同様である。

【発明の効果】

本発明は、キヤリアが外部へ流出する側の端子
が第１定電位のラインに接続され、制御端子に光
励起された電荷に応じた電圧を入力する第１のト
ランジスタと、キヤリアが外部から流入する側の
端子が第２定電圧のラインに接続され、制御端子
には流れる電流を一定とする所定の定電圧を入力
する第２のトランジスタとを含む少なくとも２つ
のトランジスタの直列接続から成る増幅回路を設
け、第１のトランジスタの閾値電圧と第２のトラ
ンジスタの閾値電圧を略等しく構成し、第１のト
ランジスタのキヤリアが外部から流入する側の端
子の電位を映像信号として出力するようにした固
体撮像装置である。従つて、第１のトランジスタ及び第２のトラン
ジスタの閾値電圧は相互に補償することができ、
出力信号を直列接続の全てのトランジスタの閾値
電圧に依存しないようにすることができる。この
ため、各画素において均一な映像信号が得られる
ので検出精度が向上する。また、映像信号は内部
インピーダンスの小さな信号電圧源からビデオラ
インに出力されることになるので、ビデオライン
容量による信号電圧の低下がなくなるため検出感
度が向上する。

【図面の簡単な説明】

第１図は本発明の具体的な一実施例に係る固体
撮像素子の主要部の構成を示した回路図。第２図
は実施例回路の動作を説明するタイミングチヤー
ト。第３図ａ，ｂはその回路のセンス増幅回路に
バイアス電圧を与えるバイアス電圧発生回路を示
した回路図、第４図は従来のMOS型イメージセ
ンサの１画素の主要部の構成を示した構成図。第
５図はその素子の動作特性を示した波形図。第６
図ａはその素子の構造を示した平面図、第６図ｂ
はその素子の構造を示した断面図である。 FT１〜FT７、FT１１〜FT１７…MOS−
FET、PD，PD１，PD１１…ホトダイオード、
Ｃ１，Ｃ１１…容量素子、Ｘ１…検出セル、Ｗ…
ダミーセル、Ａ１，Ａ１１…センス増幅回路、
VL…ビデオライン、DL…ダミーライン、９０…
アパーチヤ部、９１…ｎ型基板、９２…ソース、
９３…ドレイン、９４…ゲート、９６…アルミニ
ウム層。

Claims

【特許請求の範囲】１各画素にホトダイオードを配列し、各ホトダ
イオードにおいて光励起された電荷に基づいて映
像信号を出力する固体撮像素子において、第１定電位のラインと、前記第１定電位と異な
る電位の第２定電位のライン間に設けられ、第１
のトランジスタ及び第２のトランジスタを含む少
なくとも２つのトランジスタの直列接続から成る
増幅回路であつて、前記第１のトランジスタのキヤリアが外部へ流
出する側の端子は前記第１定電位のラインに接続
され、前記第１のトランジスタの制御端子には光
励起された電荷に応じた電圧が入力されており、前記第２のトランジスタのキヤリアが外部から
流入する側の端子は前記第２定電位のラインに接
続され、前記第２のトランジスタの制御端子に
は、前記第２のトランジスタを流れる電流を一定
とする所定の定電位が入力されており、前記第１のトランジスタの閾値電圧と前記第２
のトランジスタの閾値電圧は略等しく構成され、前記第１のトランジスタのキヤリアが外部から
流入する側の端子の電位を映像信号として出力す
る増幅回路を設けた固体撮像素子。２前記第１のトランジスタ及び第２のトランジ
スタはノンドープのMOS電界効果トランジスタ
で同一の閾値電圧を有するように構成したことを
特徴とする特許請求の範囲第１項記載の固体撮像
素子。３前記第２のトランジスタはチヤンネル長を
5μｍ以上としたことを特徴とする特許請求の範
囲第２項記載の固体撮像素子。４前記ホトダイオードには、少なくともホトダ
イオードにより光励起された電荷の蓄積期間導通
させるスイツチ素子と容量素子からなる直列回路
が並列に接続されており、前記容量素子の端子電
圧を前記第１のトランジスタの前記制御端子に入
力させたことを特徴とする特許請求の範囲第１項
記載の固体撮像素子。５前記電荷の蓄積期間前に、前記ホトダイオー
ドは導電圧が印加され前記容量素子はその逆電圧
で充電されることを特徴とする特許請求の範囲第
１項記載の固体撮像素子。