JPS63161781A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPS63161781A JPS63161781A JP61309500A JP30950086A JPS63161781A JP S63161781 A JPS63161781 A JP S63161781A JP 61309500 A JP61309500 A JP 61309500A JP 30950086 A JP30950086 A JP 30950086A JP S63161781 A JPS63161781 A JP S63161781A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- voltage
- photodiode
- transistors
- solid
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000001514 detection method Methods 0.000 claims description 23
- 230000002441 reversible effect Effects 0.000 claims description 10
- 238000009825 accumulation Methods 0.000 claims description 7
- 239000000969 carrier Substances 0.000 claims description 4
- 238000003384 imaging method Methods 0.000 claims description 3
- 230000005669 field effect Effects 0.000 claims description 2
- 230000003321 amplification Effects 0.000 abstract 1
- 238000003199 nucleic acid amplification method Methods 0.000 abstract 1
- 230000007423 decrease Effects 0.000 description 6
- 238000010586 diagram Methods 0.000 description 6
- 238000000034 method Methods 0.000 description 4
- 230000035945 sensitivity Effects 0.000 description 4
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- 238000009792 diffusion process Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000000758 substrate Substances 0.000 description 3
- 101710116852 Molybdenum cofactor sulfurase 1 Proteins 0.000 description 2
- 239000008186 active pharmaceutical agent Substances 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 230000003503 early effect Effects 0.000 description 2
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 2
- 229920005591 polysilicon Polymers 0.000 description 2
- 230000003247 decreasing effect Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
本発明は検出精度を向上させた固体撮像素子に関する。
従来のＭＯＳ型イメージセンサの１つの画素の原理的構
成は第４図に示すようになっている。即ち、ホトダイオ
ードＰＤがＭＯＳ−ＰＥＴのスイッチＳＷを介して映像
信号を出力するビデオラインＶＬに接続されている。ビ
デオラインＶＬは抵抗Ｒを介して負電源Ｅに接続されて
おり、この抵抗Ｒの端子間電圧の変化により映像信号ｖ
Ｓが取り出される。 映像信号は、各画素のスイッチＳＷを順次オンとするこ
とより、スイッチＳＷを介して各画素のホトダイオード
ＰＤを負電源Ｅで充電する時の充電電流による抵抗Ｒの
電圧変動として検出される。 この充電電流はホトダイオードＰＤに励起された電荷の
量に依存する。まず、ある走査のタイミングで、ホトダ
イオードＰＤは負電源Ｅにより充電され逆方向にバイア
スされる。次の走査タイミグまでに、ホトダイオードＰ
Ｄは光を受光して電荷を光励起させる。その結果、その
光励起された電荷により予め充電された電荷は緩和され
、ホトダイオードの逆電圧ｖｐは低下する。この逆電圧
■ｐは、第５図に示すように、走査タイミングの１周期
の間に受光された光の光量に応じて減少する。−例えば
、光量が０の場合暗電流によりΔｑ０の電圧低下が生じ
、光量が増加するにつれて光励起された電荷によりΔｑ
１．Δｑ、の電圧低下が生じ、光量が多いと電圧低下は
飽和する。従ってホトダイオードＰＤの逆電圧Ｖｐは、
光量、暗電流、走査周期（「電荷の蓄積期間」を意味す
る。）に依存する。そして、走査タイミングでスイッチ
ＳＷがオンとなると、ホトダイオードＰＤは再び負電源
Ｅから充電され、ホトダイオードＰＤの逆電圧Ｖｐは負
電源Ｅの電圧に等しくなる。この時流れる充電電流は、
第５図（ｄ）に示すようにホトダイオードＰＤの電圧低
下に応じて変化する。したがって、充電電流はホトダイ
オードＰＤで１走査周期の間に受光された光量に応じて
変化することになる。しかし、ビデオラインには分布容
量が存在し、ホトダイオードＰＤにこのビデオライン容
量が並列接続されているのと等価であるから、走査時に
負電源Ｅから流出する充電電流は、ビデオライン容量が
無い場合に比べて減少する。 第６図は１画素の部分的なパターン図である。 アパーチャ部９０の拡散層部分がホトダイオードＰＤと
なり、他の拡散部分を含めて容ご部が形成されている。 ９１はｎ型の基板であり、９２．９３はｐ型の拡散層で
ある。こ−のホトダイオードＰＤにＭＯＳ ＦＥＴスイ
ッチ素子ＳＷが接続されている。 ９２はソース、９３はドレインであり、９４がゲートで
ある。そして、ドレイン９３はポリシリコン９５を介し
てビデオラインＶＬに接続されている。ビデオライン容
量には、ポリシリコン９５により形成される浮遊容量、
ドレイン９３の拡散容量、アルミニウムからなるビデオ
ラインＶＬによって形成される浮遊容量がある。
成は第４図に示すようになっている。即ち、ホトダイオ
ードＰＤがＭＯＳ−ＰＥＴのスイッチＳＷを介して映像
信号を出力するビデオラインＶＬに接続されている。ビ
デオラインＶＬは抵抗Ｒを介して負電源Ｅに接続されて
おり、この抵抗Ｒの端子間電圧の変化により映像信号ｖ
Ｓが取り出される。 映像信号は、各画素のスイッチＳＷを順次オンとするこ
とより、スイッチＳＷを介して各画素のホトダイオード
ＰＤを負電源Ｅで充電する時の充電電流による抵抗Ｒの
電圧変動として検出される。 この充電電流はホトダイオードＰＤに励起された電荷の
量に依存する。まず、ある走査のタイミングで、ホトダ
イオードＰＤは負電源Ｅにより充電され逆方向にバイア
スされる。次の走査タイミグまでに、ホトダイオードＰ
Ｄは光を受光して電荷を光励起させる。その結果、その
光励起された電荷により予め充電された電荷は緩和され
、ホトダイオードの逆電圧ｖｐは低下する。この逆電圧
■ｐは、第５図に示すように、走査タイミングの１周期
の間に受光された光の光量に応じて減少する。−例えば
、光量が０の場合暗電流によりΔｑ０の電圧低下が生じ
、光量が増加するにつれて光励起された電荷によりΔｑ
１．Δｑ、の電圧低下が生じ、光量が多いと電圧低下は
飽和する。従ってホトダイオードＰＤの逆電圧Ｖｐは、
光量、暗電流、走査周期（「電荷の蓄積期間」を意味す
る。）に依存する。そして、走査タイミングでスイッチ
ＳＷがオンとなると、ホトダイオードＰＤは再び負電源
Ｅから充電され、ホトダイオードＰＤの逆電圧Ｖｐは負
電源Ｅの電圧に等しくなる。この時流れる充電電流は、
第５図（ｄ）に示すようにホトダイオードＰＤの電圧低
下に応じて変化する。したがって、充電電流はホトダイ
オードＰＤで１走査周期の間に受光された光量に応じて
変化することになる。しかし、ビデオラインには分布容
量が存在し、ホトダイオードＰＤにこのビデオライン容
量が並列接続されているのと等価であるから、走査時に
負電源Ｅから流出する充電電流は、ビデオライン容量が
無い場合に比べて減少する。 第６図は１画素の部分的なパターン図である。 アパーチャ部９０の拡散層部分がホトダイオードＰＤと
なり、他の拡散部分を含めて容ご部が形成されている。 ９１はｎ型の基板であり、９２．９３はｐ型の拡散層で
ある。こ−のホトダイオードＰＤにＭＯＳ ＦＥＴスイ
ッチ素子ＳＷが接続されている。 ９２はソース、９３はドレインであり、９４がゲートで
ある。そして、ドレイン９３はポリシリコン９５を介し
てビデオラインＶＬに接続されている。ビデオライン容
量には、ポリシリコン９５により形成される浮遊容量、
ドレイン９３の拡散容量、アルミニウムからなるビデオ
ラインＶＬによって形成される浮遊容量がある。
以上のように、従来のＭＯＳイメージセンサは、ビデオ
ライン容量により映像信号のレベルが低下し感度が低く
なるという問題がある。この問題を解決するには、各画
素毎にホトダイオードで光励起された電荷に対応して電
流の得られる電圧信号としてビデオラインに出力する増
幅回路（例えばソースホロワ、ボルテージホーワ）を設
けることが考えられる。しかし、この方法は各増幅回路
のオフセット電圧が各画素毎でことなり、映像信号が画
素により不均一になるため、実現不可能であった。
ライン容量により映像信号のレベルが低下し感度が低く
なるという問題がある。この問題を解決するには、各画
素毎にホトダイオードで光励起された電荷に対応して電
流の得られる電圧信号としてビデオラインに出力する増
幅回路（例えばソースホロワ、ボルテージホーワ）を設
けることが考えられる。しかし、この方法は各増幅回路
のオフセット電圧が各画素毎でことなり、映像信号が画
素により不均一になるため、実現不可能であった。
上記問題点を解決するための発明の構成は、各画素にホ
トダイオードを配列し、各ホトダイオードにおいて光励
起された電荷に基づいて映像信号を出力する固体撮像素
子において、光励起された電荷に応じた電圧を制御端子
に入力する第１のトランジスタと、キャリアが外部から
前記第１のトランジスタに流入する側の回路に負荷抵抗
として挿入され、ｍｌのトランジスタの閾値電圧と均衡
した閾値電圧を有する第２のトランジスタとから成り、
前記第１のトランジスタと前記第２トランジスタの接続
点の電位を映像信号として出力する増幅回路を設けたこ
とである。 上記のキャリアの流入する側の回路とは、バイポーラト
ランジスタであれば、エミッター側に接続される外部回
路であり、電界効果トランジスタであればソース側に接
続される外部回路である。 また、閾値電圧は飽和領域においてコレクタ電流又はド
レイン電流が零となるペースエミター間電圧又はゲート
ソース間電圧とする。制御端子はベース又はゲートであ
る。
トダイオードを配列し、各ホトダイオードにおいて光励
起された電荷に基づいて映像信号を出力する固体撮像素
子において、光励起された電荷に応じた電圧を制御端子
に入力する第１のトランジスタと、キャリアが外部から
前記第１のトランジスタに流入する側の回路に負荷抵抗
として挿入され、ｍｌのトランジスタの閾値電圧と均衡
した閾値電圧を有する第２のトランジスタとから成り、
前記第１のトランジスタと前記第２トランジスタの接続
点の電位を映像信号として出力する増幅回路を設けたこ
とである。 上記のキャリアの流入する側の回路とは、バイポーラト
ランジスタであれば、エミッター側に接続される外部回
路であり、電界効果トランジスタであればソース側に接
続される外部回路である。 また、閾値電圧は飽和領域においてコレクタ電流又はド
レイン電流が零となるペースエミター間電圧又はゲート
ソース間電圧とする。制御端子はベース又はゲートであ
る。
第２のトランジスタは第１のトランジスタの負荷抵抗と
して挿入されているので、′ｖｇ１のトランジスタを流
れる電流は第２のトランジスタを流れる電流に等しくな
る。第２のトランジスタの制御端子のバイアス電圧を一
定にすると、そのトランジスタを流れる電流はバイアス
電圧と閾値電圧との差に比例した値となる。また、第１
のトランジスタを流れる電流は、そのトランジスタの制
御端子のバイアス電圧と閾値電圧の差により決定される
ため、第２のトランジスタで決定された電流が流れるこ
とにより、逆に制御端子のバイアス電圧がその電流によ
り決定されることになる。ところが、第１のトランジス
タと第２のトランジスタの閾値電圧は均衡（最適条件で
は両者は等しい）されるように構成されていると、相互
に補償して第１のトランジスタの制御端子のバイアス電
圧は閾値電圧に依存しなくなる。したがって、信号の出
力端子である第１のトランジスタと第２のトランジスタ
、との接続点の電位は入力された信号電圧と第２のトラ
ンジスタの制御端子のバイアス電圧との差の電圧となる
。このため、各画素毎の闇値電圧の不均一性による映像
信号の不均一性が解消され、精度の高い映像信号が得ら
れる。また、各画素毎に増幅回路を設けたため、各画素
の信号源が内部イピーダンスの低い電圧源に変換される
のでビデオライン容量による影響が排除でき、従って検
出感度は容量素子及びホトダイオードの８沿と光電流と
の関係で決定されるので、検出感度が向上する。
して挿入されているので、′ｖｇ１のトランジスタを流
れる電流は第２のトランジスタを流れる電流に等しくな
る。第２のトランジスタの制御端子のバイアス電圧を一
定にすると、そのトランジスタを流れる電流はバイアス
電圧と閾値電圧との差に比例した値となる。また、第１
のトランジスタを流れる電流は、そのトランジスタの制
御端子のバイアス電圧と閾値電圧の差により決定される
ため、第２のトランジスタで決定された電流が流れるこ
とにより、逆に制御端子のバイアス電圧がその電流によ
り決定されることになる。ところが、第１のトランジス
タと第２のトランジスタの閾値電圧は均衡（最適条件で
は両者は等しい）されるように構成されていると、相互
に補償して第１のトランジスタの制御端子のバイアス電
圧は閾値電圧に依存しなくなる。したがって、信号の出
力端子である第１のトランジスタと第２のトランジスタ
、との接続点の電位は入力された信号電圧と第２のトラ
ンジスタの制御端子のバイアス電圧との差の電圧となる
。このため、各画素毎の闇値電圧の不均一性による映像
信号の不均一性が解消され、精度の高い映像信号が得ら
れる。また、各画素毎に増幅回路を設けたため、各画素
の信号源が内部イピーダンスの低い電圧源に変換される
のでビデオライン容量による影響が排除でき、従って検
出感度は容量素子及びホトダイオードの８沿と光電流と
の関係で決定されるので、検出感度が向上する。
以下、本発明を具体的な実施例に基づいて説明する。第
１図は実施例のＭＯＳ型固体撮像累子０主要部の構成を
示した電気回路図である。ＸＩは一つの検出セル（第１
検出セル）を表し、Ｗはダミーセルである。ダミーセル
は固体撮像素子において１つ設けられている。 まず、検出セルＸ１について説明する。 ホトダイオードＰＤＩのカソードは、ＭＯＳ−１’ＥＴ
（以下単に「トランジスタ」という）ＦＴ２（エンハン
スメントタイプ）のソースに接続され、ホトダイオード
ＰＤＩのアノードは接地されている。 そして、トランジスタＦＴ２のドレインには正のリファ
レンス電圧Ｖ ｒｅｆが印加されている。また、ホトダ
イオードＰＣＩの陰極はトランジスタＦＴ１（エンハン
スメントタイプ）のソースに接続すれ、そのトランジス
タＦＴＩのドレインは容量素子Ｃ１に接続され、その容
量素子Ｃ１の他の端子は接地されている。この容量素子
Ｃ１はＭＯＳ型の容量素子で構成されている。このトラ
ンジスタＦＴＩと容量素子Ｃ１とで直列回路を構成し、
その直列回路がホトダイオードＰＤＩの両端子間に接続
されている。 また、容量素子Ｃ１の陽極はトランジスタＦＴ３（エン
ハンスメントタイプ）のソースに接続され、そのトラン
ジスタＦＴ３のドレインにはリファレンス電圧Ｖ ｒｅ
ｆが印加されている。さらに、容量素子Ｃ１の陽極はセ
ンス増幅回路Ａ１を構成するトランジスタＦＴ４（ノン
ドープエンハンスメントタイプ）のゲートに接続され、
そのトランジスタＦＴ４のドレインには電圧Ｖ ｒｅｆ
が印加され、そのソースは負荷抵抗を構成するトランジ
スタＦＴ’６（ノンドープエンハンスメントタイプ）の
ドレインに接続されている。トランジスタＦＴ６のソー
スはトランジスタＦＴ７（ノンドープエンハンスメント
タイプ）のドレインに接続され、トランジスタＦＴ７の
ソースは接地されている。 両トランジスタＦＴ６、ＦＴ７のゲートには安定した電
圧が印加されている。また、トランジスタＦＴ４のソー
スはトランジスタＦＴ５（エンハンスメントタイプ）の
ドレインに接続され、そのトランジスタＦＴ５のソース
はビデオラインＶＬに接続されている。 トランジスタＦＴ３はゲートにアクティブハイのリセッ
ト信号Ｓ２を入力しており、リセット信号Ｓ２が高レベ
ルとなると導通する。また、トランジスタＦＴ１はゲー
トにアクティブハイのデータ信号Ｓ１を入力しており、
データ信号Ｓ１が高レベルとなると導通する。また、ト
ランジスタＦＴ５はゲートにアクティブハイのＸ１選択
信号Ｓ３を入力しており、Ｘ１選択信号Ｓ３が高レベル
となると導通する。さらに、トランジスタＦＴ２はデー
タ信号Ｓ１を反転したロック信号Ｓ４が入力しており、
ロック信号Ｓ４が高レベルとなると導通する。 係る構成において、第２図のタイミングチャートに示す
ように、リセット信号Ｓ２が時刻ｔ１で高レベルとなる
と、トランジスタＦＴ３は導通し容量素子Ｃ１は電圧Ｖ
ｒｅｆに充電される。尚、ロック信号Ｓ４は時刻ｔ１
において高レベルであるので、この時ホトダイオードＰ
ＤＩには逆方向に電圧Ｖ ｒｅｆが印加されている。次
に時刻ｔ２において、データ信号Ｓ１が高レベルとなり
ロック信号Ｓ４が低レベルとなると、トランジスタＦＴ
ＩがオンとなりトランジスタＦＴ２がオフとなる。 すると、ホトダイオードＰ Ｄ、 １はトランジスタＦ
、Ｔｌ、ＦＴ３を介して、逆方向に電圧Ｖ ｒｅｆが継
続して印加される。 次に、時刻ｔ３においてリセット信号Ｓ２が低レベルと
なると、トランジスタＦＴ３はオフとなり、トランジス
タＦＴＩのみがオン状態を継続する。すると、ホトダイ
オードＰＤＩにより生じる光電流ＩＬは自己の容量を充
電すると共に、１１で示すように容量素子Ｃ１、トラン
ジスタＦＴＩ、ホトダイオードＰＣＩの閉回路に分流す
る。このため、光電流ＩＬの分流成分により容量素子Ｃ
１は逆方向に充電され、その端子電圧Ｖｃは初期電圧Ｖ
ｒｅｆから漸次減少する。 次に、時刻ｔ４においてデータ信号Ｓ１が低レベルとな
ると、トランジスタＦＴＩがオフとなり、光電流ＩＬの
分流成分による容量素子Ｃ１に対する逆充電が停止し、
容量素子Ｃ１の端子電圧Ｖｃの減少が停止する。このよ
うにして、容量素子Ｃ１の端子電圧Ｖｃは光電流ＩＬの
分流成分の太きさと容量素子Ｃ１を逆方向に充電する期
間（時刻ｔ３〜時刻ｔ４の期間）、即ち、・電荷の蓄積
期間の長さに依存して変化する。 次に、時刻ｔ５において、シフトレジスタで構成された
選択信号出力回路１に、アクティブローのスタート信号
が入力されると、選択信号出力回路１はクロック信号に
同期して、選択信号を順次各セルのトランジスタＦＴ５
のゲートに出力する。 シフトレジスタは、初期状態において全桁が「０」にプ
リセットされており、１桁だけが「１」となり「１」が
下位桁から上位桁ヘクロツタ信号に同期して伝搬す るように構成されている。 時刻ｔ６において、クロック信号に同期してアクティブ
ハイのＸ１選択信号Ｓ３が第１検出セルＸ１のトランジ
スタＦＴ５のゲートに出力されると、そのトランジスタ
ＦＴ５は１クロック周期の間（時刻ｔ６〜ｔ７）オンと
なり、その′ｆ、１検出セルＸ１の容量素子Ｃ１の端子
電圧ＶｃがビデオラインＶＬに出力される。次に、時刻
ｔ７において、クロック信号に同期してアクティブハイ
の選択信号が第２セルのトランジスタＦＴ５のゲートに
出力されると、そのトランジスタＦＴ５は１クロック周
期の間（時刻ｔ７〜ｔ８）オンとなり、その第２検出セ
ルの容量素子Ｃ１の端子電圧ＶｃがビデオラインＶＬに
出力される。このようにして、最終セルに至るまで走査
され、各検出セルの容量素子Ｃ１の端子電圧Ｖｃがビデ
オラインＶＬに映像信号■Ｓとして出力される。最終の
検出セルまで走査が進行すると、エンド信号が選択信号
出力回路１に出力され、時刻ｔ９で検出セルの走査が停
止する。その後、上記した時刻ｔ１か次のサイクルの処
理が繰り返される。゛ 上記処理において、時刻ｔ３〜ｔ４間における光電流に
よる電荷の蓄積の処理は、各検出セルにおいて同時に実
行される。したがって、時系列的に出力された映像信号
■Ｓは、全検出セルにおいて同時性のある受光量を表す
ことになる。また、容量素子Ｃ１に電荷を蓄積している
ため電荷の重積量を多くとることができるので、感度を
向上させることかできる。 尚、上記実施例において、電荷の蓄積期間以外の期間は
、アクティブハイのロック信号Ｓ４によりトランジスタ
ＦＴ２がオンとなり、ホトダイオードＰＤＩに初期電圧
Ｖ ｒｅｆが印加される。この場合には、電荷の蓄積期
間外はホトダイオードＰＤ１により生じる光電流ＩＬは
、Ｉ２で示すようにホトダイオードＰＣＩ等に蓄積され
ることなく電源に流れ込むことになりブルーミングが防
止される。 次に、ダミーセルＷについて述べる。 ダミーセルＷはホトダイオードＰＤＩＩのアパーチャ部
９０がアルミニウム層９−６により遮光されていること
を除き、検出セルＸ１の構成と同一である。即ち、ダミ
ーセルＷのトランジスタＦＴ１１、ＦＴ１２、ＦＴ１３
、ＦＴｉ’４、ＦＴ１５、ＦＴ１６、ＦＴ１７は、それ
ぞれ、検出セルＸ１のトランジスタＦＴＩ、ＦＴ２、Ｆ
Ｔ３、ＦＴ４、ＦＴ５、ＦＴ６、ＦＴ７に対応する。ダ
ミーセルＷは各検出セルと同様に作動し、電荷の蓄積期
間（ｔ３〜ｔ４）にホトダイオードＰＤ１１により生じ
た暗電流ＴＯは自己の容量と容１ｆｆｔ ！ｃ子Ｃ１ｌ
を逆方向に充電し、容量素子Ｃ１ｌの端子電圧■ｄを減
少させる。そして、各検出セルが順次走査され映像信号
■Ｓが順次出力されている走査期間（時刻ｔ６〜ｔ９）
高レベルとなるアクティジノ１イのダミーセル選択信号
Ｓ５がトランジスタＦＴ１５のゲートに入力しているの
で、ダミーセルＷの容量素子Ｃ１１の端子電圧Ｖｄは、
走査期間ダミーラインＤＬに暗信号ＤＳとして出力され
る。 このようにしてビテ゛オラインＶＬに出力された映像信
号■ＳからダミーラインＤＬに出力された暗信号ＤＳを
減算することにより、映像信号■Ｓから暗電流の影響を
除去した信号を得ることができる。 センス増幅回路Ａ１はソースホロワであり、トランジス
タＦＴ６とトランジスタＦＴ７とで定電流源を構成して
いる。トランジスタＦＴ７のゲート電圧を■１、トラン
ジスタＦＴ６のソース電圧を■２、トランジスタＦＴ６
のゲート電圧を■３、トランジスタＦＴ４の閾値電圧を
Ｖｔ４、トランジスタＦＴ６の閾値電圧をＶｔ６、トラ
ンジスタＦＴ７の閾値電圧をＶｔ７、トランジスタＦＴ
４のゲート電圧をＶｉｎ、ソース電圧をＶｏｔとすると
、トランジスタＦＴ４とトランジスタＦＴ７を流れる電
流が等しいことから良く知られたように次式の関係が成
立する。 Ｖｉｎ−Ｖｏｔ−Ｖｔ４＝Ｖ３−Ｖ２−Ｖｔ６＝Ｖ１−
Ｖｔ７ よって Ｖｏｔ＝ Ｖｉｎ−Ｖ １−（Ｖｔ４− Ｖｔ７）とな
り、トランジスタＦＴ４の出力電圧Ｖｏｔは、トランジ
スタＦＴ７のゲート電圧■１だけ減少すると共にトラン
ジスタＦＴ４とトランジスタＦＴ７の闇値電圧の差に依
存する。したがって、トランジスタＦＴ４とトランジス
タＦＴ７を均一に作成すれば、Ｖｔ４−Ｖｔ７を零とす
ることができ、各検出セルの出力する映像信号をトラン
ジスタＦＴ４の閾値電圧に依存しない均一なものとする
ことができる。このとき、各検出セルの映像信号を不均
一とするのは、闇値電圧のミスマツチング、基板効果、
アーリー効果による不均一性がある。ミスマツチングは
トランジスタを同一大きさでパターンを同一とすると、
第１に、ゲート酸化膜の不均一性、第２に、酸化膜中の
可動イオン濃度及び空乏層中の電荷濃度の不均一性、第
３に、チャンネルドープの不均一性により生じる。第１
と第２の不均一性はトランジスタの配設位置を接近させ
ることにより除去できる。また、第３の不均一性はノン
ドープタイプに構成することにより解決された。このノ
ンドープタイプのトランジスタは闇値電圧が略０ボルト
となるため、第３図（ａ）−に示すバイアス電圧発生回
路を用いた。そのバイアス電圧発生回路のトランジスタ
もノンドープタイプのＭＯＳ−１’ｌＥＴを用いた。ま
た、トランジスタＦＴ６とトランジスタＦＴ７の接続は
アーリー効果を低減させるためである。尚、ダミーセル
Ｗのセンス増幅回路Ａｌｌについてもセンス増幅回路Ａ
１と同じ構成である。また、バイアス電圧発生回路は第
３図（ｂ）の回路を使用してもよい。 尚、上記実施例において、容量素子ｃ１をリセットしホ
トダイオードＰＤＩをロックするためにトランジスタＦ
Ｔ３とトランジスタＦＴ２が使用されているが、トラン
ジスタＦＴ３を省略することもできる。省略した場合に
は、トランジスタＦＴ２とトランジスタＦＴＩがオンす
ることにより容量素子Ｃ１がリセットされ、トランジス
タＦＴ２がオンし、トランジスタＦＴＩがオフすること
によりホトダイオードＰＤＩのリセットとロックが行わ
れる。また、トランジスタＦＴ２がオフしトランジスタ
ＦＴＩがオンすることにより、容量素子Ｃ１に電荷の蓄
積が行われる。このことはダミーセルＷについても同様
である。
１図は実施例のＭＯＳ型固体撮像累子０主要部の構成を
示した電気回路図である。ＸＩは一つの検出セル（第１
検出セル）を表し、Ｗはダミーセルである。ダミーセル
は固体撮像素子において１つ設けられている。 まず、検出セルＸ１について説明する。 ホトダイオードＰＤＩのカソードは、ＭＯＳ−１’ＥＴ
（以下単に「トランジスタ」という）ＦＴ２（エンハン
スメントタイプ）のソースに接続され、ホトダイオード
ＰＤＩのアノードは接地されている。 そして、トランジスタＦＴ２のドレインには正のリファ
レンス電圧Ｖ ｒｅｆが印加されている。また、ホトダ
イオードＰＣＩの陰極はトランジスタＦＴ１（エンハン
スメントタイプ）のソースに接続すれ、そのトランジス
タＦＴＩのドレインは容量素子Ｃ１に接続され、その容
量素子Ｃ１の他の端子は接地されている。この容量素子
Ｃ１はＭＯＳ型の容量素子で構成されている。このトラ
ンジスタＦＴＩと容量素子Ｃ１とで直列回路を構成し、
その直列回路がホトダイオードＰＤＩの両端子間に接続
されている。 また、容量素子Ｃ１の陽極はトランジスタＦＴ３（エン
ハンスメントタイプ）のソースに接続され、そのトラン
ジスタＦＴ３のドレインにはリファレンス電圧Ｖ ｒｅ
ｆが印加されている。さらに、容量素子Ｃ１の陽極はセ
ンス増幅回路Ａ１を構成するトランジスタＦＴ４（ノン
ドープエンハンスメントタイプ）のゲートに接続され、
そのトランジスタＦＴ４のドレインには電圧Ｖ ｒｅｆ
が印加され、そのソースは負荷抵抗を構成するトランジ
スタＦＴ’６（ノンドープエンハンスメントタイプ）の
ドレインに接続されている。トランジスタＦＴ６のソー
スはトランジスタＦＴ７（ノンドープエンハンスメント
タイプ）のドレインに接続され、トランジスタＦＴ７の
ソースは接地されている。 両トランジスタＦＴ６、ＦＴ７のゲートには安定した電
圧が印加されている。また、トランジスタＦＴ４のソー
スはトランジスタＦＴ５（エンハンスメントタイプ）の
ドレインに接続され、そのトランジスタＦＴ５のソース
はビデオラインＶＬに接続されている。 トランジスタＦＴ３はゲートにアクティブハイのリセッ
ト信号Ｓ２を入力しており、リセット信号Ｓ２が高レベ
ルとなると導通する。また、トランジスタＦＴ１はゲー
トにアクティブハイのデータ信号Ｓ１を入力しており、
データ信号Ｓ１が高レベルとなると導通する。また、ト
ランジスタＦＴ５はゲートにアクティブハイのＸ１選択
信号Ｓ３を入力しており、Ｘ１選択信号Ｓ３が高レベル
となると導通する。さらに、トランジスタＦＴ２はデー
タ信号Ｓ１を反転したロック信号Ｓ４が入力しており、
ロック信号Ｓ４が高レベルとなると導通する。 係る構成において、第２図のタイミングチャートに示す
ように、リセット信号Ｓ２が時刻ｔ１で高レベルとなる
と、トランジスタＦＴ３は導通し容量素子Ｃ１は電圧Ｖ
ｒｅｆに充電される。尚、ロック信号Ｓ４は時刻ｔ１
において高レベルであるので、この時ホトダイオードＰ
ＤＩには逆方向に電圧Ｖ ｒｅｆが印加されている。次
に時刻ｔ２において、データ信号Ｓ１が高レベルとなり
ロック信号Ｓ４が低レベルとなると、トランジスタＦＴ
ＩがオンとなりトランジスタＦＴ２がオフとなる。 すると、ホトダイオードＰ Ｄ、 １はトランジスタＦ
、Ｔｌ、ＦＴ３を介して、逆方向に電圧Ｖ ｒｅｆが継
続して印加される。 次に、時刻ｔ３においてリセット信号Ｓ２が低レベルと
なると、トランジスタＦＴ３はオフとなり、トランジス
タＦＴＩのみがオン状態を継続する。すると、ホトダイ
オードＰＤＩにより生じる光電流ＩＬは自己の容量を充
電すると共に、１１で示すように容量素子Ｃ１、トラン
ジスタＦＴＩ、ホトダイオードＰＣＩの閉回路に分流す
る。このため、光電流ＩＬの分流成分により容量素子Ｃ
１は逆方向に充電され、その端子電圧Ｖｃは初期電圧Ｖ
ｒｅｆから漸次減少する。 次に、時刻ｔ４においてデータ信号Ｓ１が低レベルとな
ると、トランジスタＦＴＩがオフとなり、光電流ＩＬの
分流成分による容量素子Ｃ１に対する逆充電が停止し、
容量素子Ｃ１の端子電圧Ｖｃの減少が停止する。このよ
うにして、容量素子Ｃ１の端子電圧Ｖｃは光電流ＩＬの
分流成分の太きさと容量素子Ｃ１を逆方向に充電する期
間（時刻ｔ３〜時刻ｔ４の期間）、即ち、・電荷の蓄積
期間の長さに依存して変化する。 次に、時刻ｔ５において、シフトレジスタで構成された
選択信号出力回路１に、アクティブローのスタート信号
が入力されると、選択信号出力回路１はクロック信号に
同期して、選択信号を順次各セルのトランジスタＦＴ５
のゲートに出力する。 シフトレジスタは、初期状態において全桁が「０」にプ
リセットされており、１桁だけが「１」となり「１」が
下位桁から上位桁ヘクロツタ信号に同期して伝搬す るように構成されている。 時刻ｔ６において、クロック信号に同期してアクティブ
ハイのＸ１選択信号Ｓ３が第１検出セルＸ１のトランジ
スタＦＴ５のゲートに出力されると、そのトランジスタ
ＦＴ５は１クロック周期の間（時刻ｔ６〜ｔ７）オンと
なり、その′ｆ、１検出セルＸ１の容量素子Ｃ１の端子
電圧ＶｃがビデオラインＶＬに出力される。次に、時刻
ｔ７において、クロック信号に同期してアクティブハイ
の選択信号が第２セルのトランジスタＦＴ５のゲートに
出力されると、そのトランジスタＦＴ５は１クロック周
期の間（時刻ｔ７〜ｔ８）オンとなり、その第２検出セ
ルの容量素子Ｃ１の端子電圧ＶｃがビデオラインＶＬに
出力される。このようにして、最終セルに至るまで走査
され、各検出セルの容量素子Ｃ１の端子電圧Ｖｃがビデ
オラインＶＬに映像信号■Ｓとして出力される。最終の
検出セルまで走査が進行すると、エンド信号が選択信号
出力回路１に出力され、時刻ｔ９で検出セルの走査が停
止する。その後、上記した時刻ｔ１か次のサイクルの処
理が繰り返される。゛ 上記処理において、時刻ｔ３〜ｔ４間における光電流に
よる電荷の蓄積の処理は、各検出セルにおいて同時に実
行される。したがって、時系列的に出力された映像信号
■Ｓは、全検出セルにおいて同時性のある受光量を表す
ことになる。また、容量素子Ｃ１に電荷を蓄積している
ため電荷の重積量を多くとることができるので、感度を
向上させることかできる。 尚、上記実施例において、電荷の蓄積期間以外の期間は
、アクティブハイのロック信号Ｓ４によりトランジスタ
ＦＴ２がオンとなり、ホトダイオードＰＤＩに初期電圧
Ｖ ｒｅｆが印加される。この場合には、電荷の蓄積期
間外はホトダイオードＰＤ１により生じる光電流ＩＬは
、Ｉ２で示すようにホトダイオードＰＣＩ等に蓄積され
ることなく電源に流れ込むことになりブルーミングが防
止される。 次に、ダミーセルＷについて述べる。 ダミーセルＷはホトダイオードＰＤＩＩのアパーチャ部
９０がアルミニウム層９−６により遮光されていること
を除き、検出セルＸ１の構成と同一である。即ち、ダミ
ーセルＷのトランジスタＦＴ１１、ＦＴ１２、ＦＴ１３
、ＦＴｉ’４、ＦＴ１５、ＦＴ１６、ＦＴ１７は、それ
ぞれ、検出セルＸ１のトランジスタＦＴＩ、ＦＴ２、Ｆ
Ｔ３、ＦＴ４、ＦＴ５、ＦＴ６、ＦＴ７に対応する。ダ
ミーセルＷは各検出セルと同様に作動し、電荷の蓄積期
間（ｔ３〜ｔ４）にホトダイオードＰＤ１１により生じ
た暗電流ＴＯは自己の容量と容１ｆｆｔ ！ｃ子Ｃ１ｌ
を逆方向に充電し、容量素子Ｃ１ｌの端子電圧■ｄを減
少させる。そして、各検出セルが順次走査され映像信号
■Ｓが順次出力されている走査期間（時刻ｔ６〜ｔ９）
高レベルとなるアクティジノ１イのダミーセル選択信号
Ｓ５がトランジスタＦＴ１５のゲートに入力しているの
で、ダミーセルＷの容量素子Ｃ１１の端子電圧Ｖｄは、
走査期間ダミーラインＤＬに暗信号ＤＳとして出力され
る。 このようにしてビテ゛オラインＶＬに出力された映像信
号■ＳからダミーラインＤＬに出力された暗信号ＤＳを
減算することにより、映像信号■Ｓから暗電流の影響を
除去した信号を得ることができる。 センス増幅回路Ａ１はソースホロワであり、トランジス
タＦＴ６とトランジスタＦＴ７とで定電流源を構成して
いる。トランジスタＦＴ７のゲート電圧を■１、トラン
ジスタＦＴ６のソース電圧を■２、トランジスタＦＴ６
のゲート電圧を■３、トランジスタＦＴ４の閾値電圧を
Ｖｔ４、トランジスタＦＴ６の閾値電圧をＶｔ６、トラ
ンジスタＦＴ７の閾値電圧をＶｔ７、トランジスタＦＴ
４のゲート電圧をＶｉｎ、ソース電圧をＶｏｔとすると
、トランジスタＦＴ４とトランジスタＦＴ７を流れる電
流が等しいことから良く知られたように次式の関係が成
立する。 Ｖｉｎ−Ｖｏｔ−Ｖｔ４＝Ｖ３−Ｖ２−Ｖｔ６＝Ｖ１−
Ｖｔ７ よって Ｖｏｔ＝ Ｖｉｎ−Ｖ １−（Ｖｔ４− Ｖｔ７）とな
り、トランジスタＦＴ４の出力電圧Ｖｏｔは、トランジ
スタＦＴ７のゲート電圧■１だけ減少すると共にトラン
ジスタＦＴ４とトランジスタＦＴ７の闇値電圧の差に依
存する。したがって、トランジスタＦＴ４とトランジス
タＦＴ７を均一に作成すれば、Ｖｔ４−Ｖｔ７を零とす
ることができ、各検出セルの出力する映像信号をトラン
ジスタＦＴ４の閾値電圧に依存しない均一なものとする
ことができる。このとき、各検出セルの映像信号を不均
一とするのは、闇値電圧のミスマツチング、基板効果、
アーリー効果による不均一性がある。ミスマツチングは
トランジスタを同一大きさでパターンを同一とすると、
第１に、ゲート酸化膜の不均一性、第２に、酸化膜中の
可動イオン濃度及び空乏層中の電荷濃度の不均一性、第
３に、チャンネルドープの不均一性により生じる。第１
と第２の不均一性はトランジスタの配設位置を接近させ
ることにより除去できる。また、第３の不均一性はノン
ドープタイプに構成することにより解決された。このノ
ンドープタイプのトランジスタは闇値電圧が略０ボルト
となるため、第３図（ａ）−に示すバイアス電圧発生回
路を用いた。そのバイアス電圧発生回路のトランジスタ
もノンドープタイプのＭＯＳ−１’ｌＥＴを用いた。ま
た、トランジスタＦＴ６とトランジスタＦＴ７の接続は
アーリー効果を低減させるためである。尚、ダミーセル
Ｗのセンス増幅回路Ａｌｌについてもセンス増幅回路Ａ
１と同じ構成である。また、バイアス電圧発生回路は第
３図（ｂ）の回路を使用してもよい。 尚、上記実施例において、容量素子ｃ１をリセットしホ
トダイオードＰＤＩをロックするためにトランジスタＦ
Ｔ３とトランジスタＦＴ２が使用されているが、トラン
ジスタＦＴ３を省略することもできる。省略した場合に
は、トランジスタＦＴ２とトランジスタＦＴＩがオンす
ることにより容量素子Ｃ１がリセットされ、トランジス
タＦＴ２がオンし、トランジスタＦＴＩがオフすること
によりホトダイオードＰＤＩのリセットとロックが行わ
れる。また、トランジスタＦＴ２がオフしトランジスタ
ＦＴＩがオンすることにより、容量素子Ｃ１に電荷の蓄
積が行われる。このことはダミーセルＷについても同様
である。
本発明は光励起された電荷に応じた電圧を制御端子に入
力する第１のトランジスタと、キャリアが外部から第１
のトランジスタに流入する側の回路に負荷抵抗として挿
入され、第１のトランジスタの閾値電圧と均衡した閾値
電圧を有する第２のトランジスタとから成り、′ｆＪ１
のトランジスタと第２トランジスタの接続点の電位を映
像信号として出力する増幅回路を有しているので、各ト
ランジスタの閾値電圧は相互に補償することができ、出
力信号をトランジスタの閾値電圧に依存しないようにす
ることができる。このため、各画素において均一な映像
信号が得られるので検出精度が向上する。また、映像信
号は内部インピーダンスの小さな信号電圧源からビデオ
ラインに出力されることになるので、ビデオライン容量
による信号電圧の低下がなくなるため検出感度が向上す
る。
力する第１のトランジスタと、キャリアが外部から第１
のトランジスタに流入する側の回路に負荷抵抗として挿
入され、第１のトランジスタの閾値電圧と均衡した閾値
電圧を有する第２のトランジスタとから成り、′ｆＪ１
のトランジスタと第２トランジスタの接続点の電位を映
像信号として出力する増幅回路を有しているので、各ト
ランジスタの閾値電圧は相互に補償することができ、出
力信号をトランジスタの閾値電圧に依存しないようにす
ることができる。このため、各画素において均一な映像
信号が得られるので検出精度が向上する。また、映像信
号は内部インピーダンスの小さな信号電圧源からビデオ
ラインに出力されることになるので、ビデオライン容量
による信号電圧の低下がなくなるため検出感度が向上す
る。
【図面の簡単な説明】
第１図は本発明の具体的な一実施例に係゛る固体撮像素
子の主要部の構成を示した回路図。第２図は実施例回路
の動作を説明するタイミングチャート。第３図（ａ）、
（ｂ）はその回路のセンス増幅回路にバイアス電圧を与
えるバイアス電圧発生回路を示した回路図。第４図は従
来のＭＯＳ型イメージセンサの１画素の主要部の構成を
示した構成図。第５図はその素子の動作特性を示した波
形図。第６図（ａ）はその素子の構造を示した平面図、
第６図（ｂ）はその素子の構造を示した断面図である。 ＦＴＩ〜ＦＴ？、ＦＴＩＩ〜Ｆ Ｔ １７ ＭＯＳ−Ｐ
ＥＴＰＤＳＰＤＩ、ＰＤＩＩ°ホトダイオードＣＩ、Ｃ
１１−容量素子 Ｘｌ・・・検出セルＷ ダミーセル
Ａｌ、Ａｌｌ °センス増幅回路ＶＬ ビデオライ
ン ＤＬ゛・・ダミーライン９０−アパーチャｌ ９
１””ｎ型基板９２ ソース ９３−ドレイン ９４・
−ゲート９６ ゛°アルミニウム層
子の主要部の構成を示した回路図。第２図は実施例回路
の動作を説明するタイミングチャート。第３図（ａ）、
（ｂ）はその回路のセンス増幅回路にバイアス電圧を与
えるバイアス電圧発生回路を示した回路図。第４図は従
来のＭＯＳ型イメージセンサの１画素の主要部の構成を
示した構成図。第５図はその素子の動作特性を示した波
形図。第６図（ａ）はその素子の構造を示した平面図、
第６図（ｂ）はその素子の構造を示した断面図である。 ＦＴＩ〜ＦＴ？、ＦＴＩＩ〜Ｆ Ｔ １７ ＭＯＳ−Ｐ
ＥＴＰＤＳＰＤＩ、ＰＤＩＩ°ホトダイオードＣＩ、Ｃ
１１−容量素子 Ｘｌ・・・検出セルＷ ダミーセル
Ａｌ、Ａｌｌ °センス増幅回路ＶＬ ビデオライ
ン ＤＬ゛・・ダミーライン９０−アパーチャｌ ９
１””ｎ型基板９２ ソース ９３−ドレイン ９４・
−ゲート９６ ゛°アルミニウム層
Claims (4)
- （１）各画素にホトダイオードを配列し、各ホトダイオ
ードにおいて光励起された電荷に基づいて映像信号を出
力する固体撮像素子において、光励起された電荷に応じ
た電圧を制御端子に入力する第１のトランジスタと、キ
ャリアが外部から前記第１のトランジスタに流入する側
の回路に負荷抵抗として挿入され、第１のトランジスタ
の閾値電圧と均衡した閾値電圧を有する第２のトランジ
スタとから成り、前記第１のトランジスタと前記第２ト
ランジスタの接続点の電位を映像信号として出力する増
幅回路を有する固体撮像素子。 - （２）前記第１のトランジスタ及び第２のトランジスタ
はノンドープのＭＯＳ電界効果トランジスタで同一の閾
値電圧を有するように構成したことを特徴とする特許請
求の範囲第１項記載の固体撮像素子。 - （３）前記第２のトランジスタはチャンネル長を５μｍ
以上としたことを特徴とする特許請求の範囲第２項記載
の固体撮像素子。 - （４）前記ホトダイオードには、少なくともホトダイオ
ードにより光励起された電荷の蓄積期間導通されるスイ
ッチ素子と容量素子からなる直列回路が並列に接続され
ており、前記容量素子の端子電圧を前記第のトランジス
タの入力させたことを特徴とする特許請求の範囲第１項
記載の固体撮像素子。 （４）前記電荷の蓄積期間前に、前記検出セルにおける
前記ホトダイオードは逆電圧が印加され前記容量素子は
その逆電圧で充電されることを特徴とする特許請求の範
囲第１項記載の固体撮像素子。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61309500A JPS63161781A (ja) | 1986-12-25 | 1986-12-25 | 固体撮像素子 |
| US07/135,382 US4839735A (en) | 1986-12-22 | 1987-12-21 | Solid state image sensor having variable charge accumulation time period |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61309500A JPS63161781A (ja) | 1986-12-25 | 1986-12-25 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63161781A true JPS63161781A (ja) | 1988-07-05 |
| JPH0511831B2 JPH0511831B2 (ja) | 1993-02-16 |
Family
ID=17993739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61309500A Granted JPS63161781A (ja) | 1986-12-22 | 1986-12-25 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63161781A (ja) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58168922A (ja) * | 1982-03-30 | 1983-10-05 | Takeomi Suzuki | 光検出回路 |
| JPS596677A (ja) * | 1982-07-02 | 1984-01-13 | Olympus Optical Co Ltd | 光電変換装置 |
-
1986
- 1986-12-25 JP JP61309500A patent/JPS63161781A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58168922A (ja) * | 1982-03-30 | 1983-10-05 | Takeomi Suzuki | 光検出回路 |
| JPS596677A (ja) * | 1982-07-02 | 1984-01-13 | Olympus Optical Co Ltd | 光電変換装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0511831B2 (ja) | 1993-02-16 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4879470A (en) | Photoelectric converting apparatus having carrier eliminating means | |
| US4839735A (en) | Solid state image sensor having variable charge accumulation time period | |
| CA1278079C (en) | Photoelectric conversion device | |
| US4967067A (en) | Signal read-out circuit which lowers diffusion capacitance by limiting emitting current with resistive elements | |
| US4518863A (en) | Static induction transistor image sensor with noise reduction | |
| US4209806A (en) | Solid-state imaging device | |
| EP0226338B1 (en) | Photoelectric conversion device | |
| JPH0435106B2 (ja) | ||
| US11558567B2 (en) | Optical active pixel sensor using TFT pixel circuit | |
| EP0274236B1 (en) | Photoelectric converting apparatus | |
| EP0472066A1 (en) | Solid state imaging device | |
| US4055836A (en) | Charge transfer readout circuits | |
| US5168153A (en) | Integrator and image read device | |
| US4109284A (en) | Self-scanning photo-sensitive circuits | |
| Plummer et al. | MOS electronics for a portable reading aid for the blind | |
| JPH084129B2 (ja) | 光電変換装置 | |
| US7755418B2 (en) | Current source generator utilizing a portion of a targeted analog circuit | |
| JPS63161781A (ja) | 固体撮像素子 | |
| JPS63161780A (ja) | 固体撮像素子 | |
| JPH05244411A (ja) | 光センサアレイの信号変換装置 | |
| JPS63161784A (ja) | 固体撮像素子 | |
| JP2589747B2 (ja) | 固体撮像素子およびその駆動方法 | |
| JPH06105068A (ja) | イメージセンサ | |
| US5514985A (en) | Virtual amplifier | |
| JPS63157581A (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |