JPH05114750A - 光出力デバイスの実装構造およびその実装方法 - Google Patents
光出力デバイスの実装構造およびその実装方法Info
- Publication number
- JPH05114750A JPH05114750A JP3273002A JP27300291A JPH05114750A JP H05114750 A JPH05114750 A JP H05114750A JP 3273002 A JP3273002 A JP 3273002A JP 27300291 A JP27300291 A JP 27300291A JP H05114750 A JPH05114750 A JP H05114750A
- Authority
- JP
- Japan
- Prior art keywords
- light emitting
- emitting element
- control circuit
- wiring board
- circuit element
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48137—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being arranged next to each other, e.g. on a common substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
Landscapes
- Led Device Packages (AREA)
Abstract
(57)【要約】
【目的】本発明は、光出力デバイスの実装構造およびそ
の実装方法に関し、発光素子および制御回路素子を基板
が大型化しないようにして該基板に容易に実装すること
ができるとともに、その歩留りが悪化するのを防止する
ことができ、製造作業の作業性、生産性の向上および製
造コストの低減を図ることができ、かつ放熱性の良好な
光出力デバイスの実装構造および実装方法を提供するこ
とを目的としている。 【構成】配線基板21上に発光素子22およびチップ23を重
ねて実装し、複数のチップ23の裏面に、複数の発光素子
22およびチップ23のブロック毎に当接する複数の放熱器
26を設け、該放熱器26によって配線基板21との間で発光
素子22およびチップ23をブロック毎に保持している。
の実装方法に関し、発光素子および制御回路素子を基板
が大型化しないようにして該基板に容易に実装すること
ができるとともに、その歩留りが悪化するのを防止する
ことができ、製造作業の作業性、生産性の向上および製
造コストの低減を図ることができ、かつ放熱性の良好な
光出力デバイスの実装構造および実装方法を提供するこ
とを目的としている。 【構成】配線基板21上に発光素子22およびチップ23を重
ねて実装し、複数のチップ23の裏面に、複数の発光素子
22およびチップ23のブロック毎に当接する複数の放熱器
26を設け、該放熱器26によって配線基板21との間で発光
素子22およびチップ23をブロック毎に保持している。
Description
【０００１】
【産業上の利用分野】本発明は、光出力デバイスの実装
構造およびその実装方法に関し、詳しくは、配線基板
と、複数の発光素子および制御回路素子からなる光出力
デバイスの実装構造およびその実装方法に関する。
構造およびその実装方法に関し、詳しくは、配線基板
と、複数の発光素子および制御回路素子からなる光出力
デバイスの実装構造およびその実装方法に関する。
【０００２】
【従来の技術】従来のこの種の光出力デバイスの実装構
造としては、例えば、図４に記載されたようなワイヤボ
ンディング構造がある。図４において、１は配線基板で
あり、該基板１には導電性材料からなる電極１ａが設け
られている。また、基板１上には上面に表示部２ａが設
けられたＬＥＤからなる発光素子２とドライブＬＳＩチ
ップ３とがそれぞれ接着剤によって実装されており、こ
れら発光素子２およびチップ３はそれぞれ導電性材料か
らなる電極２ｂ、３ａを介してＡｕ等の導電性材料から
なるワイヤ４によって連結されている。また、電極１ａ
とチップ３上に設けられた電極３ｂはＡｕ等の導電性材
料からなるワイヤ５によって連結されている。
造としては、例えば、図４に記載されたようなワイヤボ
ンディング構造がある。図４において、１は配線基板で
あり、該基板１には導電性材料からなる電極１ａが設け
られている。また、基板１上には上面に表示部２ａが設
けられたＬＥＤからなる発光素子２とドライブＬＳＩチ
ップ３とがそれぞれ接着剤によって実装されており、こ
れら発光素子２およびチップ３はそれぞれ導電性材料か
らなる電極２ｂ、３ａを介してＡｕ等の導電性材料から
なるワイヤ４によって連結されている。また、電極１ａ
とチップ３上に設けられた電極３ｂはＡｕ等の導電性材
料からなるワイヤ５によって連結されている。
【０００３】このような構成を有する光出力デバイスの
実装構造は、外部からの入力信号が電極１ａおよびワイ
ヤ５を介してチップ３に伝達された後、チップ３からワ
イヤ４を介して発光素子２に伝達することにより、該発
光素子２を発光、消光させるようになっている。ところ
が、この光出力デバイスの実装構造にあっては、発光素
子２およびチップ３が配線基板１上にワイヤ４を介して
互いに離隔して実装されているため、発光素子２の発光
ドット密度が大きくなると、すなわち、発光素子２を配
線基板１上に多数個実装すると、発光素子２とチップ３
の電極２ｂ、３ａの接続ピッチが小さくなってしまうた
め、ワイヤ４によって発光素子２およびチップ３を接続
することが不可能になってしまうという不具合が発生し
てしまう。
実装構造は、外部からの入力信号が電極１ａおよびワイ
ヤ５を介してチップ３に伝達された後、チップ３からワ
イヤ４を介して発光素子２に伝達することにより、該発
光素子２を発光、消光させるようになっている。ところ
が、この光出力デバイスの実装構造にあっては、発光素
子２およびチップ３が配線基板１上にワイヤ４を介して
互いに離隔して実装されているため、発光素子２の発光
ドット密度が大きくなると、すなわち、発光素子２を配
線基板１上に多数個実装すると、発光素子２とチップ３
の電極２ｂ、３ａの接続ピッチが小さくなってしまうた
め、ワイヤ４によって発光素子２およびチップ３を接続
することが不可能になってしまうという不具合が発生し
てしまう。
【０００４】このような不具合を解消する実装構造とし
て、例えば図５に示すようなフリップチップ構造があ
る。このものは、公知のフェースダウン方式によってＬ
ＥＤからなる発光素子11およびドライブＬＳＩチップ12
の配線11ａ、11ｂ、12ａ、12ｂをバンプ13ａ〜13ｄを介
して基板14の配線14ａ〜14ｃに直接連結することによ
り、発光素子11およびドライブＬＳＩチップ12を基板14
に実装している。
て、例えば図５に示すようなフリップチップ構造があ
る。このものは、公知のフェースダウン方式によってＬ
ＥＤからなる発光素子11およびドライブＬＳＩチップ12
の配線11ａ、11ｂ、12ａ、12ｂをバンプ13ａ〜13ｄを介
して基板14の配線14ａ〜14ｃに直接連結することによ
り、発光素子11およびドライブＬＳＩチップ12を基板14
に実装している。
【０００５】このものは、発光素子11およびドライブＬ
ＳＩチップ12を直接基板に連結しているため、発光素子
11およびドライブＬＳＩチップ12の接続ピッチを小さく
することができ、発光素子11を多数個基板14上に実装し
て発光ドット密度を大きくすることができる。
ＳＩチップ12を直接基板に連結しているため、発光素子
11およびドライブＬＳＩチップ12の接続ピッチを小さく
することができ、発光素子11を多数個基板14上に実装し
て発光ドット密度を大きくすることができる。
【０００６】
【発明が解決しようとする課題】しかしながら、このよ
うな従来の光出力デバイスの実装構造にあっては、発光
素子11およびドライブＬＳＩチップ12をバンプ13ａ〜13
ｄを介して基板14に実装されていたため、以下のような
問題があった。 （１）発光素子11およびチップ12をバンプ13〜13ｄによ
って基板14に実装していたため、光出力デバイスの接続
工程が増大して製造が面倒であるばかりでなく、その製
造コストが増大してしまう。これに加えて、発光素子11
等をフェースダウン方式によって基板14に実装するた
め、基板14の配設が微細、かつ複雑化すると、高度な実
装技術が要求されることから歩留りが悪化して生産性が
悪化しまう。 （２）発光素子11等をフェースダウン方式によって基板
14に実装するため、パワーの大きな発熱素子11を用いる
と、該素子11の裏面側から放熱が行なわれて基板11側か
らの放熱が行なわれないことから、発熱素子11の放熱方
向が限定されてしまい、該放熱に十分に対処してパワー
の大きな発光素子11を用いることができない。 （３）発光素子11およびチップ12が配線基板14上に互い
に離隔して実装されているため、必然的に基板14が大型
化してしまう。 （４）発光素子11およびチップ12をバンプ13〜13ｄによ
って基板14に実装していたため、発光素子11等と基板14
の熱膨張係数差によってバンプ13ａ〜13ｄに歪が生じて
しまい、発光素子11等の矢印Ｚ方向の高さがばらついて
デバイスの信頼性が悪化してしまう。
うな従来の光出力デバイスの実装構造にあっては、発光
素子11およびドライブＬＳＩチップ12をバンプ13ａ〜13
ｄを介して基板14に実装されていたため、以下のような
問題があった。 （１）発光素子11およびチップ12をバンプ13〜13ｄによ
って基板14に実装していたため、光出力デバイスの接続
工程が増大して製造が面倒であるばかりでなく、その製
造コストが増大してしまう。これに加えて、発光素子11
等をフェースダウン方式によって基板14に実装するた
め、基板14の配設が微細、かつ複雑化すると、高度な実
装技術が要求されることから歩留りが悪化して生産性が
悪化しまう。 （２）発光素子11等をフェースダウン方式によって基板
14に実装するため、パワーの大きな発熱素子11を用いる
と、該素子11の裏面側から放熱が行なわれて基板11側か
らの放熱が行なわれないことから、発熱素子11の放熱方
向が限定されてしまい、該放熱に十分に対処してパワー
の大きな発光素子11を用いることができない。 （３）発光素子11およびチップ12が配線基板14上に互い
に離隔して実装されているため、必然的に基板14が大型
化してしまう。 （４）発光素子11およびチップ12をバンプ13〜13ｄによ
って基板14に実装していたため、発光素子11等と基板14
の熱膨張係数差によってバンプ13ａ〜13ｄに歪が生じて
しまい、発光素子11等の矢印Ｚ方向の高さがばらついて
デバイスの信頼性が悪化してしまう。
【０００７】そこで本発明は、発光素子および制御回路
素子を基板が大型化しないようにして該基板に容易に実
装することができるとともに、その歩留りが悪化するの
を防止することができ、製造作業の作業性、生産性の向
上および製造コストの低減を図ることができ、かつ放熱
性の良好な光出力デバイスの実装構造および実装方法を
提供することを目的としている。
素子を基板が大型化しないようにして該基板に容易に実
装することができるとともに、その歩留りが悪化するの
を防止することができ、製造作業の作業性、生産性の向
上および製造コストの低減を図ることができ、かつ放熱
性の良好な光出力デバイスの実装構造および実装方法を
提供することを目的としている。
【０００８】
【課題を解決するための手段】請求項１記載の発明は、
上記課題を達成するために、配線基板と、該基板に実装
された複数の発光素子と、配線基板に実装され、発光素
子を制御するように発光素子毎に設けられた複数の制御
回路素子と、からなる光出力デバイスであって、前記基
板上に電極面側と反対側が対向するように発光素子およ
び制御回路素子の何れか一方を実装するとともに、該発
光素子および制御回路素子の何れか他方を、その電極面
側が発光素子および制御回路素子の何れか一方の電極面
側に対向するように発光素子および制御回路素子の何れ
か一方上に実装し、配線基板上に実装された発光素子お
よび制御回路素子の何れか一方を発光素子および制御回
路素子の何れか他方よりも大きく形成したことを特徴と
している。
上記課題を達成するために、配線基板と、該基板に実装
された複数の発光素子と、配線基板に実装され、発光素
子を制御するように発光素子毎に設けられた複数の制御
回路素子と、からなる光出力デバイスであって、前記基
板上に電極面側と反対側が対向するように発光素子およ
び制御回路素子の何れか一方を実装するとともに、該発
光素子および制御回路素子の何れか他方を、その電極面
側が発光素子および制御回路素子の何れか一方の電極面
側に対向するように発光素子および制御回路素子の何れ
か一方上に実装し、配線基板上に実装された発光素子お
よび制御回路素子の何れか一方を発光素子および制御回
路素子の何れか他方よりも大きく形成したことを特徴と
している。
【０００９】請求項２記載の発明は、上記課題を達成す
るために、前記請求項１記載の発光素子および制御回路
素子の何れか他方を発光素子および制御回路素子の何れ
か一方に実装する際に、発光素子および制御回路素子の
何れか一方に設けられた位置合わせマークを基準にして
実装することを特徴としている。請求項３記載の発明
は、上記課題を達成するために、前記複数の発光素子お
よび制御回路素子の何れか他方側の裏面に、複数の発光
素子および制御回路素子のブロック毎に当接する複数の
加圧部材を設け、該加圧部材によって発光素子および制
御回路素子の何れか他方を介して発光素子および制御回
路素子の何れか一方を押圧することにより、配線基板と
の間で発光素子および制御回路素子をブロック毎に保持
するとともに、該加圧部材によって発光素子および制御
回路素子の放熱を行なうことを特徴としている。
るために、前記請求項１記載の発光素子および制御回路
素子の何れか他方を発光素子および制御回路素子の何れ
か一方に実装する際に、発光素子および制御回路素子の
何れか一方に設けられた位置合わせマークを基準にして
実装することを特徴としている。請求項３記載の発明
は、上記課題を達成するために、前記複数の発光素子お
よび制御回路素子の何れか他方側の裏面に、複数の発光
素子および制御回路素子のブロック毎に当接する複数の
加圧部材を設け、該加圧部材によって発光素子および制
御回路素子の何れか他方を介して発光素子および制御回
路素子の何れか一方を押圧することにより、配線基板と
の間で発光素子および制御回路素子をブロック毎に保持
するとともに、該加圧部材によって発光素子および制御
回路素子の放熱を行なうことを特徴としている。
【００１０】請求項４記載の発明は、上記課題を達成す
るために、前記発光素子が側面部に発光部を有する端面
発光素子であることを特徴としている。請求項５記載の
発明は、上記課題を達成するために、前記発光素子およ
び制御回路素子の何れか一方が直接配線基板の平面上に
実装されていることを特徴としている。
るために、前記発光素子が側面部に発光部を有する端面
発光素子であることを特徴としている。請求項５記載の
発明は、上記課題を達成するために、前記発光素子およ
び制御回路素子の何れか一方が直接配線基板の平面上に
実装されていることを特徴としている。
【００１１】請求項６記載の発明は、上記課題を達成す
るために、前記発光素子および制御回路素子の何れか一
方が介在物を介して配線基板上に実装されていることを
特徴としている。
るために、前記発光素子および制御回路素子の何れか一
方が介在物を介して配線基板上に実装されていることを
特徴としている。
【００１２】
【作用】請求項１記載の発明では、配線基板上に発光素
子および制御回路素子が重ねられて実装される。したが
って、予め発光素子および制御回路素子を接続した状態
でこれら両素子が配線基板に取付けられるので、配線基
板上の複雑な配線が不要になり、発光素子等の接続工程
が少なる。このため、デバイスの歩留りが向上するとと
もに両素子が配線基板上に容易に取付けられ、その製造
作業の作業性および生産性の向上が図られるとともに、
製造コストが低減する。また、配線基板上に両素子が離
隔して配設されないので、配線基板が小型化される。さ
らに、配線基板上に実装された発光素子および制御回路
素子の何れか一方が何れか他方よりも大きく形成される
ので、発光素子および制御回路素子の一方が配線基板上
に複数個近接して配設され、必然的にその上に発光素子
および制御回路素子の他方が実装される。この結果、発
光素子が配線基板上に多数個実装され、発光ドット密度
が多くなり、高精度な光出力デバイスが得られる。
子および制御回路素子が重ねられて実装される。したが
って、予め発光素子および制御回路素子を接続した状態
でこれら両素子が配線基板に取付けられるので、配線基
板上の複雑な配線が不要になり、発光素子等の接続工程
が少なる。このため、デバイスの歩留りが向上するとと
もに両素子が配線基板上に容易に取付けられ、その製造
作業の作業性および生産性の向上が図られるとともに、
製造コストが低減する。また、配線基板上に両素子が離
隔して配設されないので、配線基板が小型化される。さ
らに、配線基板上に実装された発光素子および制御回路
素子の何れか一方が何れか他方よりも大きく形成される
ので、発光素子および制御回路素子の一方が配線基板上
に複数個近接して配設され、必然的にその上に発光素子
および制御回路素子の他方が実装される。この結果、発
光素子が配線基板上に多数個実装され、発光ドット密度
が多くなり、高精度な光出力デバイスが得られる。
【００１３】請求項２記載の発明では、発光素子および
制御回路素子の何れ一方に設けられた位置合わせマーク
を基準にして該一方側の素子に発光素子および制御回路
素子の何れか他方が実装される。したがって、発光素子
および制御回路素子の何れか一方が何れか他方に高精度
で容易に取付けられる。請求項３記載の発明では、複数
の発光素子および制御回路素子の何れか他方側の裏面
に、複数の発光素子および制御回路素子のブロック毎に
当接するように複数の加圧部材が設けられ、該加圧部材
によって配線基板との間で発光素子および制御回路素子
がブロック毎に保持される。したがって、発熱素子およ
び制御回路素子が電気的に安定して接合されるととも
に、発熱素子および制御回路素子の加圧力がブロック毎
に調整されて配線基板上に安定して保持される。また、
加圧部材によって発光素子および制御回路素子の放熱が
行なわれるので、発熱素子および制御回路素子に発生す
る熱が該両素子の裏面からそれぞれ配線基板および加圧
部材を介して放熱される。したがって、放熱の効率が向
上されパワーの大きな発光素子が用いられる。
制御回路素子の何れ一方に設けられた位置合わせマーク
を基準にして該一方側の素子に発光素子および制御回路
素子の何れか他方が実装される。したがって、発光素子
および制御回路素子の何れか一方が何れか他方に高精度
で容易に取付けられる。請求項３記載の発明では、複数
の発光素子および制御回路素子の何れか他方側の裏面
に、複数の発光素子および制御回路素子のブロック毎に
当接するように複数の加圧部材が設けられ、該加圧部材
によって配線基板との間で発光素子および制御回路素子
がブロック毎に保持される。したがって、発熱素子およ
び制御回路素子が電気的に安定して接合されるととも
に、発熱素子および制御回路素子の加圧力がブロック毎
に調整されて配線基板上に安定して保持される。また、
加圧部材によって発光素子および制御回路素子の放熱が
行なわれるので、発熱素子および制御回路素子に発生す
る熱が該両素子の裏面からそれぞれ配線基板および加圧
部材を介して放熱される。したがって、放熱の効率が向
上されパワーの大きな発光素子が用いられる。
【００１４】請求項４記載の発明では、発光素子が側面
部に発光部を有する端面発光素子であるため、発光素子
および制御回路素子の積層が容易になる。請求項５記載
の発明では、発光素子および制御回路素子の何れか一方
が直接配線基板の平面上に実装されている。したがっ
て、発光素子および制御回路素子の高さのバラツキが生
じず、加圧部材により該両素子が基板が均一な高さで保
持される。
部に発光部を有する端面発光素子であるため、発光素子
および制御回路素子の積層が容易になる。請求項５記載
の発明では、発光素子および制御回路素子の何れか一方
が直接配線基板の平面上に実装されている。したがっ
て、発光素子および制御回路素子の高さのバラツキが生
じず、加圧部材により該両素子が基板が均一な高さで保
持される。
【００１５】請求項６記載の発明では、発光素子および
制御回路素子の何れか一方が介在物を介して配線基板上
に実装される。したがって、発光素子および制御回路素
子の高さのバラツキが生じないとともに、該両素子に加
圧部材の加圧力が安定して付与され、加圧部材により該
両素子が均一な高さで安定して保持される。
制御回路素子の何れか一方が介在物を介して配線基板上
に実装される。したがって、発光素子および制御回路素
子の高さのバラツキが生じないとともに、該両素子に加
圧部材の加圧力が安定して付与され、加圧部材により該
両素子が均一な高さで安定して保持される。
【００１６】
【実施例】以下、本発明を実施例に基づいて説明する。
図１〜３は本発明に係る光出力デバイスの実装構造およ
びその製造方法の一実施例を示す図である。まず、構成
を説明する。図１において、21は配線基板であり、該配
線基板21上には導電性材料からなる電極21ａが設けられ
ている。また、この配線基板21ａの平面上には発光素子
22が直接取付けられており、この発光素子22の上面には
導電性材料からなる電極22ａ〜22ｃが設けられている。
すなわち、発光素子22は電極22ａ〜22ｃが設けられた面
と反対側の面（裏面）が基板21に対向している。また、
この発光素子21は側面側に発光部22ｄを有している。
図１〜３は本発明に係る光出力デバイスの実装構造およ
びその製造方法の一実施例を示す図である。まず、構成
を説明する。図１において、21は配線基板であり、該配
線基板21上には導電性材料からなる電極21ａが設けられ
ている。また、この配線基板21ａの平面上には発光素子
22が直接取付けられており、この発光素子22の上面には
導電性材料からなる電極22ａ〜22ｃが設けられている。
すなわち、発光素子22は電極22ａ〜22ｃが設けられた面
と反対側の面（裏面）が基板21に対向している。また、
この発光素子21は側面側に発光部22ｄを有している。
【００１７】この発光素子22の上部には制御回路素子と
してのドライブＬＳＩチップ23が設けられており、この
チップ23は下面に導電性材料からなる電極23ａ、23ｂが
設けられている。また、発光素子22はチップ23よりも大
きく形成されており、これら素子22およびチップ23はそ
れぞれの電極22ａ、22ｂおよび23ａ、23ｂが導電性材料
からなるバンプ24ａ、24ｂを介して接続されている。こ
のため、チップ23はバンプ24ａ、24ｂを介し、いわゆる
フェースダウン方式で発光素子22に実装されている。
してのドライブＬＳＩチップ23が設けられており、この
チップ23は下面に導電性材料からなる電極23ａ、23ｂが
設けられている。また、発光素子22はチップ23よりも大
きく形成されており、これら素子22およびチップ23はそ
れぞれの電極22ａ、22ｂおよび23ａ、23ｂが導電性材料
からなるバンプ24ａ、24ｂを介して接続されている。こ
のため、チップ23はバンプ24ａ、24ｂを介し、いわゆる
フェースダウン方式で発光素子22に実装されている。
【００１８】また、発光素子22の上面には図示しない位
置合わせマークが設けられており、チップ23が発光素子
22に装着される際に該位置合わせマークを基準にして装
着されるようになっている。電極21ａおよび電極22ｃは
Ａｕ等の導電性材料からなるワイヤ25によって接続され
ており、このワイヤ25は電極21ａを介して送信される外
部信号を発光素子22およびチップ23に伝達されるように
なっている。このため、チップ23によって発光素子22の
発光、消灯が制御される。
置合わせマークが設けられており、チップ23が発光素子
22に装着される際に該位置合わせマークを基準にして装
着されるようになっている。電極21ａおよび電極22ｃは
Ａｕ等の導電性材料からなるワイヤ25によって接続され
ており、このワイヤ25は電極21ａを介して送信される外
部信号を発光素子22およびチップ23に伝達されるように
なっている。このため、チップ23によって発光素子22の
発光、消灯が制御される。
【００１９】また、これら発光素子22およびチップ23は
図２に示すよう（図２ではワイヤ26を省略している）に
複数個配線基板21上に実装されており、チップ23の上面
（裏面）には加圧部材としての放熱器26が複数個当接し
ている。この放熱器26は図２においては１つのみ図示し
ているが、複数の発光素子22およびチップ23のブロック
毎にそれぞれ設けられており、チップ23を介して発光素
子22を押圧することにより、配線基板21との間で発光素
子22およびチップ23をブロック毎に保持している。ま
た、この放熱器26はチップ23に生じる熱を外部に放熱す
るようになっており、一方発熱素子22から発生する熱は
配線基板21から外部に放熱されるようになっている。
図２に示すよう（図２ではワイヤ26を省略している）に
複数個配線基板21上に実装されており、チップ23の上面
（裏面）には加圧部材としての放熱器26が複数個当接し
ている。この放熱器26は図２においては１つのみ図示し
ているが、複数の発光素子22およびチップ23のブロック
毎にそれぞれ設けられており、チップ23を介して発光素
子22を押圧することにより、配線基板21との間で発光素
子22およびチップ23をブロック毎に保持している。ま
た、この放熱器26はチップ23に生じる熱を外部に放熱す
るようになっており、一方発熱素子22から発生する熱は
配線基板21から外部に放熱されるようになっている。
【００２０】このような構成を有する本実施例では、配
線基板21上に発光素子22およびチップ23を重ねて実装し
ているため、予め発光素子22およびチップ23をバンプ24
ａ、24ｂを介して接続した状態でこれら発熱素子22およ
びチップ23を配線基板21に取付けることができ、基板21
上の複雑な配線を不要にすることができる。このため、
発光素子22の接続工程を減少させることができ、デバイ
スの歩留りを向上させることができるとともに両素子を
配線基板上に容易に取付けることができる。この結果、
デバイスの製造作業の作業性および生産性を向上させる
ことができるとともに、その製造コストを低減させるこ
とができる。
線基板21上に発光素子22およびチップ23を重ねて実装し
ているため、予め発光素子22およびチップ23をバンプ24
ａ、24ｂを介して接続した状態でこれら発熱素子22およ
びチップ23を配線基板21に取付けることができ、基板21
上の複雑な配線を不要にすることができる。このため、
発光素子22の接続工程を減少させることができ、デバイ
スの歩留りを向上させることができるとともに両素子を
配線基板上に容易に取付けることができる。この結果、
デバイスの製造作業の作業性および生産性を向上させる
ことができるとともに、その製造コストを低減させるこ
とができる。
【００２１】また、配線基板21上に発熱素子22およびチ
ップ23を離隔して配設していないため、配線基板21を小
型化することができる。また、配線基板21上に実装した
発光素子22をチップ23よりも大きく形成しているため、
発光素子22を配線基板21上に複数個近接して配設するこ
とができ、必然的にその上にチップ23を実装することが
できる。このため、発光素子22を多数個配線基板21上に
実装することができ、発光ドット密度を多くして、高精
度な光出力デバイスを得ることができる。
ップ23を離隔して配設していないため、配線基板21を小
型化することができる。また、配線基板21上に実装した
発光素子22をチップ23よりも大きく形成しているため、
発光素子22を配線基板21上に複数個近接して配設するこ
とができ、必然的にその上にチップ23を実装することが
できる。このため、発光素子22を多数個配線基板21上に
実装することができ、発光ドット密度を多くして、高精
度な光出力デバイスを得ることができる。
【００２２】また、発光素子22の上面に設けられた位置
合わせマークを基準にして発光素子22にチップ23を実装
しているため、チップ22に発光素子23を高精度で容易に
取付けることができる。また、複数のチップ23の裏面
に、複数の発光素子22およびチップ23のブロック毎に当
接する複数の放熱器26を設け、該放熱器26によって配線
基板21との間で発光素子22およびチップ23をブロック毎
に保持しているため、発熱素子22およびチップ23を電気
的に安定して接合することができるとともに、発熱素子
22およびチップ23の加圧力をブロック毎に調整して配線
基板21上に安定して保持することができる。
合わせマークを基準にして発光素子22にチップ23を実装
しているため、チップ22に発光素子23を高精度で容易に
取付けることができる。また、複数のチップ23の裏面
に、複数の発光素子22およびチップ23のブロック毎に当
接する複数の放熱器26を設け、該放熱器26によって配線
基板21との間で発光素子22およびチップ23をブロック毎
に保持しているため、発熱素子22およびチップ23を電気
的に安定して接合することができるとともに、発熱素子
22およびチップ23の加圧力をブロック毎に調整して配線
基板21上に安定して保持することができる。
【００２３】また、放熱器26によって発光素子22および
チップ23の放熱を行なっているため、発熱素子22および
チップ23に発生する熱を発熱素子22およびチップ23の裏
面からそれぞれ配線基板21および放熱器26を介して放熱
することができる。このため、放熱の効率を向上するこ
とができ、パワーの大きな発光素子22を用いることがで
きる。
チップ23の放熱を行なっているため、発熱素子22および
チップ23に発生する熱を発熱素子22およびチップ23の裏
面からそれぞれ配線基板21および放熱器26を介して放熱
することができる。このため、放熱の効率を向上するこ
とができ、パワーの大きな発光素子22を用いることがで
きる。
【００２４】また、発光素子22が側面部に発光部22ｄを
有する端面発光素子であるため、発光素子22およびチッ
プ23の積層を容易にすることができる。さらに、発光素
子22を直接配線基板21の平面上に実装しているため、発
光素子22およびチップ23の高さのバラツキを生じさせな
いようにすることができ、発光素子22およびチップ23を
放熱器26によって均一な高さで保持することができる。
このため、バンプ24ａ、24ｂに表示素子22等の高さを揃
えるための特別の工夫を施さずに表示素子22とチップ23
を電気的に接合するだけの目的で使用することができ
る。
有する端面発光素子であるため、発光素子22およびチッ
プ23の積層を容易にすることができる。さらに、発光素
子22を直接配線基板21の平面上に実装しているため、発
光素子22およびチップ23の高さのバラツキを生じさせな
いようにすることができ、発光素子22およびチップ23を
放熱器26によって均一な高さで保持することができる。
このため、バンプ24ａ、24ｂに表示素子22等の高さを揃
えるための特別の工夫を施さずに表示素子22とチップ23
を電気的に接合するだけの目的で使用することができ
る。
【００２５】なお、本実施例では、配線21上に発光素子
22を実装し、該素子22上にチップ23を実装しているが、
配線基板21上にチップ23を実装し、該チップ23上に発光
素子22を実装するようにしても良い。また、発光素子22
を直接配線基板21に取付けているが、これに限らず、図
３に示すように発光素子22をＵＶ硬化型接着剤31および
導電性スペーサ32からなる介在物を介して配線基板21に
取付けても良い。このようにすれば、発光素子22および
チップ23の高さのバラツキを生じさせないようにするこ
とができるとともに、発光素子22およびチップ23に放熱
器26の加圧力を安定して付与することができ、放熱器26
によって発光素子22およびチップ23を均一な高さで安定
して保持することができる。
22を実装し、該素子22上にチップ23を実装しているが、
配線基板21上にチップ23を実装し、該チップ23上に発光
素子22を実装するようにしても良い。また、発光素子22
を直接配線基板21に取付けているが、これに限らず、図
３に示すように発光素子22をＵＶ硬化型接着剤31および
導電性スペーサ32からなる介在物を介して配線基板21に
取付けても良い。このようにすれば、発光素子22および
チップ23の高さのバラツキを生じさせないようにするこ
とができるとともに、発光素子22およびチップ23に放熱
器26の加圧力を安定して付与することができ、放熱器26
によって発光素子22およびチップ23を均一な高さで安定
して保持することができる。
【００２６】
【発明の効果】請求項１記載の発明によれば、配線基板
上に発光素子および制御回路素子を重ねて実装している
ので、予め発光素子および制御回路素子を接続した状態
でこれら両素子を配線基板に取付けることができ、配線
基板上の複雑な配線を不要にすることができる。このた
め、両素子の接続工程を減少させることができ、デバイ
スの歩留りを向上させることができるとともに両素子を
配線基板上に容易に取付けることができる。この結果、
デバイスの製造作業の作業性および生産性を向上させる
ことができるとともに、その製造コストを低減させるこ
とができる。
上に発光素子および制御回路素子を重ねて実装している
ので、予め発光素子および制御回路素子を接続した状態
でこれら両素子を配線基板に取付けることができ、配線
基板上の複雑な配線を不要にすることができる。このた
め、両素子の接続工程を減少させることができ、デバイ
スの歩留りを向上させることができるとともに両素子を
配線基板上に容易に取付けることができる。この結果、
デバイスの製造作業の作業性および生産性を向上させる
ことができるとともに、その製造コストを低減させるこ
とができる。
【００２７】また、配線基板上に両素子が離隔して配設
していないので、配線基板を小型化することができる。
また、配線基板上に実装した発光素子および制御回路素
子の何れか一方を何れか他方よりも大きく形成している
ので、発光素子および制御回路素子の一方を配線基板上
に複数個近接して配設することができ、必然的にその上
に発光素子および制御回路素子の他方を実装することが
できる。このため、発光素子を配線基板上に多数個実装
して、発光ドット密度を多くすることができ、高精度な
光出力デバイスを得ることができる。
していないので、配線基板を小型化することができる。
また、配線基板上に実装した発光素子および制御回路素
子の何れか一方を何れか他方よりも大きく形成している
ので、発光素子および制御回路素子の一方を配線基板上
に複数個近接して配設することができ、必然的にその上
に発光素子および制御回路素子の他方を実装することが
できる。このため、発光素子を配線基板上に多数個実装
して、発光ドット密度を多くすることができ、高精度な
光出力デバイスを得ることができる。
【００２８】請求項２記載の発明によれば、発光素子お
よび制御回路素子の何れ一方に設けた位置合わせマーク
を基準にして該一方側の素子に発光素子および制御回路
素子の何れか他方を実装しているので、発光素子および
制御回路素子の何れ一方を何れか他方に高精度で容易に
取付けることができる。請求項３記載の発明によれば、
複数の発光素子および制御回路素子の何れか他方側の裏
面に、複数の発光素子および制御回路素子のブロック毎
に当接するように複数の加圧部材を設け、該加圧部材に
よって配線基板との間で発光素子および制御回路素子を
ブロック毎に保持しているので、発熱素子および制御回
路素子を電気的に安定して接合することができるととも
に、発熱素子および制御回路素子の加圧力をブロック毎
に調整して配線基板上に安定して保持することができ
る。
よび制御回路素子の何れ一方に設けた位置合わせマーク
を基準にして該一方側の素子に発光素子および制御回路
素子の何れか他方を実装しているので、発光素子および
制御回路素子の何れ一方を何れか他方に高精度で容易に
取付けることができる。請求項３記載の発明によれば、
複数の発光素子および制御回路素子の何れか他方側の裏
面に、複数の発光素子および制御回路素子のブロック毎
に当接するように複数の加圧部材を設け、該加圧部材に
よって配線基板との間で発光素子および制御回路素子を
ブロック毎に保持しているので、発熱素子および制御回
路素子を電気的に安定して接合することができるととも
に、発熱素子および制御回路素子の加圧力をブロック毎
に調整して配線基板上に安定して保持することができ
る。
【００２９】また、加圧部材によって発光素子および制
御回路素子の放熱を行なっているので、発熱素子および
制御回路素子に発生する熱を該両素子の裏面からそれぞ
れ配線基板および加圧部材を介して放熱することがで
き、放熱の効率を向上させてパワーの大きな発光素子を
用いることができる。請求項４記載の発明によれば、発
光素子としてその側面部に発光部を有する端面発光素子
を用いているので、発光素子および制御回路素子の積層
を容易にすることができる。
御回路素子の放熱を行なっているので、発熱素子および
制御回路素子に発生する熱を該両素子の裏面からそれぞ
れ配線基板および加圧部材を介して放熱することがで
き、放熱の効率を向上させてパワーの大きな発光素子を
用いることができる。請求項４記載の発明によれば、発
光素子としてその側面部に発光部を有する端面発光素子
を用いているので、発光素子および制御回路素子の積層
を容易にすることができる。
【００３０】請求項５記載の発明によれば、発光素子お
よび制御回路素子の何れか一方を直接配線基板の平面上
に実装しているので、発光素子および制御回路素子の高
さのバラツキを生じさせないようにすることができ、該
両素子を均一な高さで加圧部材により保持することがで
きる。請求項６記載の発明によれば、発光素子および制
御回路素子の何れか一方を介在物を介して配線基板上に
実装しているので、発光素子および制御回路素子の高さ
のバラツキを生じさせないようにすることができ、該両
素子に加圧部材の加圧力を安定して付与し、加圧部材に
よって該両素子を均一な高さで安定して保持することが
できる。
よび制御回路素子の何れか一方を直接配線基板の平面上
に実装しているので、発光素子および制御回路素子の高
さのバラツキを生じさせないようにすることができ、該
両素子を均一な高さで加圧部材により保持することがで
きる。請求項６記載の発明によれば、発光素子および制
御回路素子の何れか一方を介在物を介して配線基板上に
実装しているので、発光素子および制御回路素子の高さ
のバラツキを生じさせないようにすることができ、該両
素子に加圧部材の加圧力を安定して付与し、加圧部材に
よって該両素子を均一な高さで安定して保持することが
できる。
【図１】本発明に係る光出力デバイスの実装構造の一実
施例を示す図である。
施例を示す図である。
【図２】一実施例の配線基板上に発光素子等が複数個実
装される状態を示す図である。
装される状態を示す図である。
【図３】本発明に係る光出力デバイスの実装構造の他の
態様を示すその介在物の構成図である。
態様を示すその介在物の構成図である。
【図４】従来の光出力デバイスの実装構造を示す図であ
る。
る。
【図５】従来の光出力デバイスの実装構造を示す図であ
る。
る。
21 配線基板 22 発光素子 22ａ、22ｂ 電極 22ｄ 発光部 23 ドライブＬＳＩチップ（制御回路素子） 23ａ、23ｂ 電極 26 放熱器（加圧部材） 31 接着剤（介在物） 32 スペーサ（介在物）
Claims (6)
- 【請求項１】配線基板と、該基板に実装された複数の発
光素子と、配線基板に実装され、発光素子を制御するよ
うに発光素子毎に設けられた複数の制御回路素子と、か
らなる光出力デバイスであって、前記基板上に電極面側
と反対側が対向するように発光素子および制御回路素子
の何れか一方を実装するとともに、該発光素子および制
御回路素子の何れか他方を、その電極面側が発光素子お
よび制御回路素子の何れか一方の電極面側に対向するよ
うに発光素子および制御回路素子の何れか一方上に実装
し、配線基板上に実装された発光素子および制御回路素
子の何れか一方を発光素子および制御回路素子の何れか
他方よりも大きく形成したことを特徴とする光出力デバ
イスの実装構造。 - 【請求項２】前記請求項１記載の発光素子および制御回
路素子の何れか他方を発光素子および制御回路素子の何
れか一方に実装する際に、発光素子および制御回路素子
の何れか一方に設けられた位置合わせマークを基準にし
て実装することを特徴とする光出力デバイスの実装方
法。 - 【請求項３】前記複数の発光素子および制御回路素子の
何れか他方側の裏面に、複数の発光素子および制御回路
素子のブロック毎に当接する複数の加圧部材を設け、該
加圧部材によって発光素子および制御回路素子の何れか
他方を介して発光素子および制御回路素子の何れか一方
を押圧することにより、配線基板との間で発光素子およ
び制御回路素子をブロック毎に保持するとともに、該加
圧部材によって発光素子および制御回路素子の放熱を行
なうことを特徴とする請求項１記載の光出力デバイスの
実装構造。 - 【請求項４】前記発光素子が側面部に発光部を有する端
面発光素子であることを特徴とする請求項１または３記
載の光出力デバイスの実装構造。 - 【請求項５】前記発光素子および制御回路素子の何れか
一方が直接配線基板の平面上に実装されていることを特
徴とする請求項３記載の光出力デバイスの実装構造。 - 【請求項６】前記発光素子および制御回路素子の何れか
一方が介在物を介して配線基板上に実装されていること
を特徴とする請求項３記載の光出力デバイスの実装構
造。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27300291A JP3201791B2 (ja) | 1991-10-22 | 1991-10-22 | 光出力デバイスの実装構造およびその実装方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP27300291A JP3201791B2 (ja) | 1991-10-22 | 1991-10-22 | 光出力デバイスの実装構造およびその実装方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05114750A true JPH05114750A (ja) | 1993-05-07 |
| JP3201791B2 JP3201791B2 (ja) | 2001-08-27 |
Family
ID=17521784
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP27300291A Expired - Fee Related JP3201791B2 (ja) | 1991-10-22 | 1991-10-22 | 光出力デバイスの実装構造およびその実装方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3201791B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1923627A1 (de) * | 2006-11-16 | 2008-05-21 | Robert Bosch Gmbh | Integrierte Ansteuerung von LED-Anordnungen |
-
1991
- 1991-10-22 JP JP27300291A patent/JP3201791B2/ja not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP1923627A1 (de) * | 2006-11-16 | 2008-05-21 | Robert Bosch Gmbh | Integrierte Ansteuerung von LED-Anordnungen |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3201791B2 (ja) | 2001-08-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7443678B2 (en) | Flexible circuit board with heat sink | |
| JPH0548000A (ja) | 半導体装置 | |
| JPH08222690A (ja) | マイクロプロセッサ用半導体モジュール | |
| KR20040043839A (ko) | 더미 와이어를 이용한 열방출형 적층 칩 패키지 | |
| JP2678944B2 (ja) | 半導体チツプを基板に結合する方法 | |
| JP2002124607A (ja) | ディスプレイドライバモジュール | |
| JP2000305469A (ja) | 表示装置 | |
| JPH10226107A (ja) | 光プリントヘッド | |
| JP2790832B2 (ja) | Ｌｅｄプリントヘッド | |
| JP3201791B2 (ja) | 光出力デバイスの実装構造およびその実装方法 | |
| TWI227078B (en) | Optical transmitter module | |
| CN114488419A (zh) | 一种光模块封装结构 | |
| US6639251B1 (en) | Light emitting element array module and printer head and micro-display using the same | |
| JPS63190363A (ja) | パワ−パツケ−ジ | |
| JP2002372647A (ja) | 光源装置 | |
| JP2000031582A (ja) | 光モジュール | |
| KR101437930B1 (ko) | 발광장치 및 그 제조방법 | |
| JPH07131076A (ja) | Ｌｅｄアレイ装置 | |
| JPH06230731A (ja) | Ｌｅｄ表示装置 | |
| JPH08228045A (ja) | 半導体レーザのマウント構造 | |
| JP4238864B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| JPH06140673A (ja) | 光素子の実装法 | |
| JPS63302076A (ja) | Ｌｅｄアレイプリンタヘツド | |
| JP2531125B2 (ja) | Ｉｃチップキャリアモジュ―ル | |
| JP2006186000A (ja) | 高出力半導体装置及びその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |