JPH05110888A - 偏向歪補正回路 - Google Patents
偏向歪補正回路Info
- Publication number
- JPH05110888A JPH05110888A JP3293740A JP29374091A JPH05110888A JP H05110888 A JPH05110888 A JP H05110888A JP 3293740 A JP3293740 A JP 3293740A JP 29374091 A JP29374091 A JP 29374091A JP H05110888 A JPH05110888 A JP H05110888A
- Authority
- JP
- Japan
- Prior art keywords
- current
- vertical deflection
- circuit
- deflection
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
- H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
- H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
- H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
- H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
- H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Details Of Television Scanning (AREA)
Abstract
(57)【要約】
【目的】 特殊なトランスを不要にし、高精度な垂直ピ
ン歪補正を実現する。 【構成】 垂直偏向出力回路１から流出した電流は、ま
ず、コンデンサＣ2に蓄積される。次に、水平帰線区間
４にはスイッチＳＷがＯＮし、コイルＬ2を通してコン
デンサＣ2の電荷が放電する。その後、コイルＬ2の電流
が０となった時、制御信号によってスイッチＳＷを切る
ような回路定数に設定してある。この時、水平走査区間
６には、コンデンサＣ2と垂直偏向ヨークＶ−ＤＹで共
振したパラボラ波電流Ｉ2がダンピング回路２を介して
垂直偏向ヨークＶ−ＤＹに流れる。
ン歪補正を実現する。 【構成】 垂直偏向出力回路１から流出した電流は、ま
ず、コンデンサＣ2に蓄積される。次に、水平帰線区間
４にはスイッチＳＷがＯＮし、コイルＬ2を通してコン
デンサＣ2の電荷が放電する。その後、コイルＬ2の電流
が０となった時、制御信号によってスイッチＳＷを切る
ような回路定数に設定してある。この時、水平走査区間
６には、コンデンサＣ2と垂直偏向ヨークＶ−ＤＹで共
振したパラボラ波電流Ｉ2がダンピング回路２を介して
垂直偏向ヨークＶ−ＤＹに流れる。
Description
【０００１】
【産業上の利用分野】本発明は、例えば大型テレビなど
の受像機において、高精度に垂直偏向歪を補正する場合
に用いて好適な偏向歪補正回路に関するものである。
の受像機において、高精度に垂直偏向歪を補正する場合
に用いて好適な偏向歪補正回路に関するものである。
【０００２】
【従来の技術】従来より、テレビなどの受像機の偏向歪
みには垂直（上下）ピン歪み（糸巻き状歪み）が知られ
ている。図９は垂直ピン歪みの画面例を示す図である。
図９において、画面６０は受像機の正面画面を示してお
り、ラスタ６１は糸巻き状に歪んだラスタを示してい
る。本来、画面６０とラスタ６１は平行となり、一致す
べきであるが、実際には、図１０に示すように糸巻き状
にラスタが歪み、映像が歪むことがある。
みには垂直（上下）ピン歪み（糸巻き状歪み）が知られ
ている。図９は垂直ピン歪みの画面例を示す図である。
図９において、画面６０は受像機の正面画面を示してお
り、ラスタ６１は糸巻き状に歪んだラスタを示してい
る。本来、画面６０とラスタ６１は平行となり、一致す
べきであるが、実際には、図１０に示すように糸巻き状
にラスタが歪み、映像が歪むことがある。
【０００３】そこで、従来では、図９に示すような垂直
偏向歪補正回路を用いて、垂直ピン歪を補正するように
している。図１０において、垂直偏向出力回路７０は垂
直偏向ヨークＶ−ＤＹに接続され、垂直偏向ヨークＶ−
ＤＹは共振回路７１に接続されている。共振回路７１は
コンデンサＣと、位相調整コイルＰＡＣおよび共振トラ
ンス（過飽和トランス）Ｖ．ＰＣＴの２次コイルの直列
回路との並列回路により構成されている。また、共振ト
ランスＶ．ＰＣＴの１次コイルにはには水平偏向周期の
パルスが入力し、共振回路７１に共振電流（歪補正電
流）Ｉ2が流れるようになっている。そして、この共振
電流Ｉ2が垂直偏向出力回路７０により発生された鋸歯
状波の垂直偏向電流Ｉ1と重畳されるようになってい
る。
偏向歪補正回路を用いて、垂直ピン歪を補正するように
している。図１０において、垂直偏向出力回路７０は垂
直偏向ヨークＶ−ＤＹに接続され、垂直偏向ヨークＶ−
ＤＹは共振回路７１に接続されている。共振回路７１は
コンデンサＣと、位相調整コイルＰＡＣおよび共振トラ
ンス（過飽和トランス）Ｖ．ＰＣＴの２次コイルの直列
回路との並列回路により構成されている。また、共振ト
ランスＶ．ＰＣＴの１次コイルにはには水平偏向周期の
パルスが入力し、共振回路７１に共振電流（歪補正電
流）Ｉ2が流れるようになっている。そして、この共振
電流Ｉ2が垂直偏向出力回路７０により発生された鋸歯
状波の垂直偏向電流Ｉ1と重畳されるようになってい
る。
【０００４】以下、その動作を説明する。垂直偏向出力
回路７０より垂直偏向周期で鋸歯状波に変化する垂直偏
向電流Ｉ1が出力される。また、共振トランスＶ．ＰＣ
Ｔの１次コイルにパルスが入力されると、共振トランス
Ｖ．ＰＣＴの２次コイル、位相調整コイルＰＡＣおよび
コンデンサＣよりなる共振回路７１に正弦波状の共振電
流（歪補正電流）Ｉ2が流れる。そこで、垂直偏向ヨー
クＶ−ＤＹには鋸歯状波の垂直偏向電流Ｉ1に歪補正電
流Ｉ2が重畳された電流が流れる。
回路７０より垂直偏向周期で鋸歯状波に変化する垂直偏
向電流Ｉ1が出力される。また、共振トランスＶ．ＰＣ
Ｔの１次コイルにパルスが入力されると、共振トランス
Ｖ．ＰＣＴの２次コイル、位相調整コイルＰＡＣおよび
コンデンサＣよりなる共振回路７１に正弦波状の共振電
流（歪補正電流）Ｉ2が流れる。そこで、垂直偏向ヨー
クＶ−ＤＹには鋸歯状波の垂直偏向電流Ｉ1に歪補正電
流Ｉ2が重畳された電流が流れる。
【０００５】図１１は、このようにして垂直偏向コイル
Ｖ−ＤＹに流れる電流の波形を示している。図１１にお
いて、鋸歯状波８０は本来の垂直偏向電流Ｉ1の波形、
正弦波形８１乃至正弦波形８３は、図９の画面６０のそ
れぞれ上端部乃至下端部に対応する歪補正電流Ｉ2の波
形である。電流Ｉ1は垂直偏向周期８４で変化し、電流
Ｉ2は水平偏向周期８５で変化する。
Ｖ−ＤＹに流れる電流の波形を示している。図１１にお
いて、鋸歯状波８０は本来の垂直偏向電流Ｉ1の波形、
正弦波形８１乃至正弦波形８３は、図９の画面６０のそ
れぞれ上端部乃至下端部に対応する歪補正電流Ｉ2の波
形である。電流Ｉ1は垂直偏向周期８４で変化し、電流
Ｉ2は水平偏向周期８５で変化する。
【０００６】図１１に示すように、垂直偏向電流の総合
波形は鋸歯状波８０の上に正弦波形を重畳した形になっ
ている。正弦波形８１乃至正弦波形８３は、その極性が
垂直偏向電流波形に対応し、またそのレベルが垂直偏向
電流Ｉ1のレベルに比例する。図６の画面６０の上端部
及び下端部側における正弦波形８１，８３のレベルは大
きくなり、反対に画面６０の中央部側における正弦波形
８２のレベルが小さくなる。また、画面６０の上端部と
下端部における、それぞれ正弦波形８１と正弦波形８３
の極性は相互に反対になる。
波形は鋸歯状波８０の上に正弦波形を重畳した形になっ
ている。正弦波形８１乃至正弦波形８３は、その極性が
垂直偏向電流波形に対応し、またそのレベルが垂直偏向
電流Ｉ1のレベルに比例する。図６の画面６０の上端部
及び下端部側における正弦波形８１，８３のレベルは大
きくなり、反対に画面６０の中央部側における正弦波形
８２のレベルが小さくなる。また、画面６０の上端部と
下端部における、それぞれ正弦波形８１と正弦波形８３
の極性は相互に反対になる。
【０００７】
【発明が解決しようとする課題】従来の垂直偏向歪補正
回路は、このように過飽和トランスという特殊なトラン
スが必要であり、また、垂直偏向電流や水平偏向パルス
に対する直線性が悪い課題があった。また、位相にバラ
ツキがあるなど、高精度なピン歪補正が困難であった。
さらに、偏向歪補正波形として正弦波を使用していたた
め、水平台形補正が不可能であった。
回路は、このように過飽和トランスという特殊なトラン
スが必要であり、また、垂直偏向電流や水平偏向パルス
に対する直線性が悪い課題があった。また、位相にバラ
ツキがあるなど、高精度なピン歪補正が困難であった。
さらに、偏向歪補正波形として正弦波を使用していたた
め、水平台形補正が不可能であった。
【０００８】本発明はこのような状況に鑑みてなされた
ものであり、垂直偏向電流や水平偏向パルスに対して直
線性がよく、位相のバラツキが少なく、高精度なピン歪
補正を実現することができるようにするものである。
ものであり、垂直偏向電流や水平偏向パルスに対して直
線性がよく、位相のバラツキが少なく、高精度なピン歪
補正を実現することができるようにするものである。
【０００９】
【課題を解決するための手段】本発明の偏向歪補正回路
は、共振回路３にスイッチング素子（スイッチＳＷ）を
設け、スイッチング素子（スイッチＳＷ）を水平偏向周
期（水平偏向周期５）でＯＮ−ＯＦＦし、共振回路３で
共振した電流を垂直偏向周期で鋸歯状波に変化する偏向
電流（垂直偏向電流Ｉ1）に重畳して垂直偏向ヨーク
（垂直偏向ヨークＶ−ＤＹ）に流すことによって垂直偏
向の歪みを補正することを特徴とする。
は、共振回路３にスイッチング素子（スイッチＳＷ）を
設け、スイッチング素子（スイッチＳＷ）を水平偏向周
期（水平偏向周期５）でＯＮ−ＯＦＦし、共振回路３で
共振した電流を垂直偏向周期で鋸歯状波に変化する偏向
電流（垂直偏向電流Ｉ1）に重畳して垂直偏向ヨーク
（垂直偏向ヨークＶ−ＤＹ）に流すことによって垂直偏
向の歪みを補正することを特徴とする。
【００１０】
【作用】上記構成の偏向歪補正回路においては、共振回
路３に設けられたスイッチング素子（スイッチＳＷ）が
水平偏向周期でＯＮ−ＯＦＦされ、上記共振回路３で共
振の結果発生したパラボラ状の電流が偏向電流（垂直偏
向電流Ｉ1）に重畳されて偏向ヨーク（垂直偏向ヨーク
Ｖ−ＤＹ）に流される。従って、垂直偏向の歪みが補正
される。
路３に設けられたスイッチング素子（スイッチＳＷ）が
水平偏向周期でＯＮ−ＯＦＦされ、上記共振回路３で共
振の結果発生したパラボラ状の電流が偏向電流（垂直偏
向電流Ｉ1）に重畳されて偏向ヨーク（垂直偏向ヨーク
Ｖ−ＤＹ）に流される。従って、垂直偏向の歪みが補正
される。
【００１１】
【実施例】図１は、本発明の偏向歪補正回路の一実施例
の構成図である。図１において、アンプＡを内蔵する垂
直偏向出力回路１は、垂直偏向ヨークＶ−ＤＹ及びダン
ピング回路２に接続されている。抵抗Ｒ1はコンデンサ
Ｃ1に並列に接続されてダンピング回路２を構成してい
る。コイルＬ2は、スイッチＳＷを介してコンデンサＣ2
に並列に接続されて共振回路３を構成している。共振回
路３は垂直偏向ヨークＶ−ＤＹ及びダンピング回路２に
接続されている。ダンピング回路２と共振回路３は、電
流検出用抵抗Ｒ2を介して接地されている。また、垂直
偏向電流Ｉ1は垂直偏向出力回路１より出力される電流
であり、パラボラ波電流Ｉ2はダンピング回路２及び垂
直偏向ヨークＶ−ＤＹを流れる補正電流である。スイッ
チＳＷは制御信号でＯＮ−ＯＦＦされる。制御信号は水
平偏向周期５で変化し、その帰線区間４の間論理Ｈとな
り、残りの走査区間６の間論理Ｌとなる。
の構成図である。図１において、アンプＡを内蔵する垂
直偏向出力回路１は、垂直偏向ヨークＶ−ＤＹ及びダン
ピング回路２に接続されている。抵抗Ｒ1はコンデンサ
Ｃ1に並列に接続されてダンピング回路２を構成してい
る。コイルＬ2は、スイッチＳＷを介してコンデンサＣ2
に並列に接続されて共振回路３を構成している。共振回
路３は垂直偏向ヨークＶ−ＤＹ及びダンピング回路２に
接続されている。ダンピング回路２と共振回路３は、電
流検出用抵抗Ｒ2を介して接地されている。また、垂直
偏向電流Ｉ1は垂直偏向出力回路１より出力される電流
であり、パラボラ波電流Ｉ2はダンピング回路２及び垂
直偏向ヨークＶ−ＤＹを流れる補正電流である。スイッ
チＳＷは制御信号でＯＮ−ＯＦＦされる。制御信号は水
平偏向周期５で変化し、その帰線区間４の間論理Ｈとな
り、残りの走査区間６の間論理Ｌとなる。
【００１２】以下に、図１の実施例の動作を説明をす
る。図１示すように、この回路においては、垂直偏向出
力回路１から流出した鋸歯状波の電流Ｉ1は、まず、垂
直偏向ヨークＶ−ＤＹ、共振回路３および抵抗Ｒ2の経
路で流れる。このときコンデンサＣ2にエネルギーが蓄
積される。次に、水平帰線区間４でスイッチＳＷがＯＮ
し、コイルＬ2を通してコンデンサＣ2の電荷が放電す
る。その後、コイルＬ2とコンデンサＣ2の共振により、
コンデンサＣ2の両端電圧が０となった後も共振回路３
の電流は流れ続けようとする。しかし、コイルＬ2の電
流が０となった時、制御信号によってスイッチＳＷを切
るような回路定数に設定してある。この時、コンデンサ
Ｃ2の両端に発生する鋸歯電圧は、垂直偏向電流Ｉ1に比
例し、その極性も対応する。
る。図１示すように、この回路においては、垂直偏向出
力回路１から流出した鋸歯状波の電流Ｉ1は、まず、垂
直偏向ヨークＶ−ＤＹ、共振回路３および抵抗Ｒ2の経
路で流れる。このときコンデンサＣ2にエネルギーが蓄
積される。次に、水平帰線区間４でスイッチＳＷがＯＮ
し、コイルＬ2を通してコンデンサＣ2の電荷が放電す
る。その後、コイルＬ2とコンデンサＣ2の共振により、
コンデンサＣ2の両端電圧が０となった後も共振回路３
の電流は流れ続けようとする。しかし、コイルＬ2の電
流が０となった時、制御信号によってスイッチＳＷを切
るような回路定数に設定してある。この時、コンデンサ
Ｃ2の両端に発生する鋸歯電圧は、垂直偏向電流Ｉ1に比
例し、その極性も対応する。
【００１３】また、水平走査区間６にはスイッチＳＷが
ＯＦＦされ、垂直偏向ヨークＶ−ＤＹ、共振回路３（コ
ンデンサＣ2）、ダンピング回路２の経路で共振したパ
ラボラ波電流Ｉ2が流れる。
ＯＦＦされ、垂直偏向ヨークＶ−ＤＹ、共振回路３（コ
ンデンサＣ2）、ダンピング回路２の経路で共振したパ
ラボラ波電流Ｉ2が流れる。
【００１４】ここでダンピング回路２は、水平偏向周波
数成分のパラボラ波電流Ｉ2を垂直偏向出力回路１に対
してバイパスする。このことによって、垂直偏向電流の
発振及びリンギングを防止する。また、ダンピング回路
２がないと、垂直偏向ヨークＶ−ＤＹの端子に１６０Ｖ
近い電圧が発生するので、垂直偏向出力回路１のアンプ
Ａはこれに耐えられるものを用いる必要がある。しか
し、ダンピング回路２を接続すると、パラボラ波電流Ｉ
2が図１に示すように流れるため、アンプＡにはせいぜ
い５０Ｖ程度の電圧が印加されるにとどまる。
数成分のパラボラ波電流Ｉ2を垂直偏向出力回路１に対
してバイパスする。このことによって、垂直偏向電流の
発振及びリンギングを防止する。また、ダンピング回路
２がないと、垂直偏向ヨークＶ−ＤＹの端子に１６０Ｖ
近い電圧が発生するので、垂直偏向出力回路１のアンプ
Ａはこれに耐えられるものを用いる必要がある。しか
し、ダンピング回路２を接続すると、パラボラ波電流Ｉ
2が図１に示すように流れるため、アンプＡにはせいぜ
い５０Ｖ程度の電圧が印加されるにとどまる。
【００１５】図２は、以上のようにして垂直偏向ヨーク
Ｖ−ＤＹに流れる電流波形を示している。同図に示すよ
うに、鋸歯状波の電流Ｉ1は垂直偏向周期で変化してい
る。そして、この電流Ｉ1にパラボラ状の電流Ｉ2が重畳
されている。パラボラ状の電流Ｉ2は、鋸歯状波の電流
Ｉ1のレベルが大きいときそのレベルが大きくなり、鋸
歯状波の電流Ｉ1のレベルが小さいときそのレベルも小
さくなる。また、極性も鋸歯状波の電流Ｉ1が正のと
き、パラボラ状の電流Ｉ2も正となり、鋸歯状波の電流
Ｉ1が負となったとき、パラボラ状の電流Ｉ2の極性も負
となる。この実施例の場合、鋸歯状波の電流Ｉ1は画面
上端部において正となり、画面下端部において負となる
ようになされているため、パラボラ状の電流Ｉ2も画面
上端部において正、画面下端部において負となる。そし
て画面中央においては、ほぼ０となるのである。図２よ
り水平帰線区間において、スイッチＳＷがＯＮしたタイ
ミングにおいてコイルＬ2に電流ＩL2がパルス状に流れ
ていることが判る。
Ｖ−ＤＹに流れる電流波形を示している。同図に示すよ
うに、鋸歯状波の電流Ｉ1は垂直偏向周期で変化してい
る。そして、この電流Ｉ1にパラボラ状の電流Ｉ2が重畳
されている。パラボラ状の電流Ｉ2は、鋸歯状波の電流
Ｉ1のレベルが大きいときそのレベルが大きくなり、鋸
歯状波の電流Ｉ1のレベルが小さいときそのレベルも小
さくなる。また、極性も鋸歯状波の電流Ｉ1が正のと
き、パラボラ状の電流Ｉ2も正となり、鋸歯状波の電流
Ｉ1が負となったとき、パラボラ状の電流Ｉ2の極性も負
となる。この実施例の場合、鋸歯状波の電流Ｉ1は画面
上端部において正となり、画面下端部において負となる
ようになされているため、パラボラ状の電流Ｉ2も画面
上端部において正、画面下端部において負となる。そし
て画面中央においては、ほぼ０となるのである。図２よ
り水平帰線区間において、スイッチＳＷがＯＮしたタイ
ミングにおいてコイルＬ2に電流ＩL2がパルス状に流れ
ていることが判る。
【００１６】このようにして、鋸歯状波の垂直偏向電流
に水平偏向周期で変化するパラボラ状の補正電流が流れ
るため、垂直ピン歪が補正される。
に水平偏向周期で変化するパラボラ状の補正電流が流れ
るため、垂直ピン歪が補正される。
【００１７】次に、図１におけるスイッチＳＷの具体的
構成例について説明する。図３は、スイッチＳＷをＦＥ
Ｔを用いて構成した場合を示している。この実施例にお
いては、２つのＦＥＴ（パワーＭＯＳ ＦＥＴ）３０，
３１がそのソースを共通に接続するように接続されてい
る。そして各ドレインソース間には寄生ダイオード３
２，３３が接続されている。ＦＥＴ３０，３１の各ゲー
トはトランス３４の２次コイルの一方の端子に接続さ
れ、各ソースはトランス３４の２次コイルの他方の端子
に接続されている。
構成例について説明する。図３は、スイッチＳＷをＦＥ
Ｔを用いて構成した場合を示している。この実施例にお
いては、２つのＦＥＴ（パワーＭＯＳ ＦＥＴ）３０，
３１がそのソースを共通に接続するように接続されてい
る。そして各ドレインソース間には寄生ダイオード３
２，３３が接続されている。ＦＥＴ３０，３１の各ゲー
トはトランス３４の２次コイルの一方の端子に接続さ
れ、各ソースはトランス３４の２次コイルの他方の端子
に接続されている。
【００１８】トランス３４の１次コイルに論理Ｈのパル
ス３５が入力されると、ＦＥＴ３０，３１は両方ともＯ
Ｎする。その結果、例えば正方向の電流はＦＥＴ３０の
ドレインソースおよびＦＥＴ３１の寄生ダイオード３３
の経路で流れ、負方向の電流はＦＥＴ３１のドレインソ
ースおよびＦＥＴ３０の寄生ダイオード３２の経路で流
れることになる。トランス３４より供給されるパルスが
論理Ｌとなったとき、ＦＥＴ３０，３１は両方ともＯＦ
Ｆする。このとき、寄生ダイオード３２と３３がそれぞ
れ逆方向に接続されているため、いずれの方向の電流も
完全に阻止されることになる。
ス３５が入力されると、ＦＥＴ３０，３１は両方ともＯ
Ｎする。その結果、例えば正方向の電流はＦＥＴ３０の
ドレインソースおよびＦＥＴ３１の寄生ダイオード３３
の経路で流れ、負方向の電流はＦＥＴ３１のドレインソ
ースおよびＦＥＴ３０の寄生ダイオード３２の経路で流
れることになる。トランス３４より供給されるパルスが
論理Ｌとなったとき、ＦＥＴ３０，３１は両方ともＯＦ
Ｆする。このとき、寄生ダイオード３２と３３がそれぞ
れ逆方向に接続されているため、いずれの方向の電流も
完全に阻止されることになる。
【００１９】これに対して、例えばパワーＭＯＳ ＦＥ
Ｔを１個のみ用いると、そのＦＥＴをＯＦＦしたとして
も寄生ダイオードを介して電流が流れてしまい、経路を
完全にＯＦＦすることが困難になる。そこで実施例のよ
うに、ＦＥＴを２個直列に接続するようにしてスイッチ
を構成するのが好ましい。
Ｔを１個のみ用いると、そのＦＥＴをＯＦＦしたとして
も寄生ダイオードを介して電流が流れてしまい、経路を
完全にＯＦＦすることが困難になる。そこで実施例のよ
うに、ＦＥＴを２個直列に接続するようにしてスイッチ
を構成するのが好ましい。
【００２０】図４は、図１のスイッチＳＷにサイリスタ
（ＳＣＲ）を利用した構成例を示している。この例にお
いては、サイリスタ４０のアノードが一方の入力端子に
接続され、サイリスタ４０のゲートが抵抗４２を介して
他方の入力端子に接続されている。そしてサイリスタ４
０のカソードは、トランス４４の２次コイル４４ａの一
方の端子に接続され、２次コイル４４ａの他方の端子が
抵抗４２の他方の端子に接続されている。同様に、もう
１つのサイリスタ４１のカソードが抵抗４３を介して一
方の入力端子に接続され、そのアノードが他方の端子に
接続されている。そしてサイリスタ４１のカソードは、
トランス４４の２次コイル４４ｂの一方の端子に接続さ
れ、２次コイル４４ｂの他方の端子は抵抗４３と一方の
入力端子に接続されている。そしてトランス４４の１次
コイル４４ｃから所定の制御信号が供給されるようにな
されている。
（ＳＣＲ）を利用した構成例を示している。この例にお
いては、サイリスタ４０のアノードが一方の入力端子に
接続され、サイリスタ４０のゲートが抵抗４２を介して
他方の入力端子に接続されている。そしてサイリスタ４
０のカソードは、トランス４４の２次コイル４４ａの一
方の端子に接続され、２次コイル４４ａの他方の端子が
抵抗４２の他方の端子に接続されている。同様に、もう
１つのサイリスタ４１のカソードが抵抗４３を介して一
方の入力端子に接続され、そのアノードが他方の端子に
接続されている。そしてサイリスタ４１のカソードは、
トランス４４の２次コイル４４ｂの一方の端子に接続さ
れ、２次コイル４４ｂの他方の端子は抵抗４３と一方の
入力端子に接続されている。そしてトランス４４の１次
コイル４４ｃから所定の制御信号が供給されるようにな
されている。
【００２１】トランス４４の１次コイル４４ｃに制御信
号が入力され、その２次コイル４４ａ，４４ｂにパルス
が発生する。このパルスはサイリスタ４０，４１のカソ
ードに印加されることになる。これにより、サイリスタ
４０，４１がＯＮし、例えば正方向の電流がサイリスタ
４０のアノード、ゲートおよび抵抗４２を介して流れ、
負方向の電流がサイリスタ４１のアノード、ゲートおよ
び抵抗４３を介して流れることになる。
号が入力され、その２次コイル４４ａ，４４ｂにパルス
が発生する。このパルスはサイリスタ４０，４１のカソ
ードに印加されることになる。これにより、サイリスタ
４０，４１がＯＮし、例えば正方向の電流がサイリスタ
４０のアノード、ゲートおよび抵抗４２を介して流れ、
負方向の電流がサイリスタ４１のアノード、ゲートおよ
び抵抗４３を介して流れることになる。
【００２２】サイリスタは、そのゲートとカソードに所
定の電圧を印加することにより点弧するのが普通であ
る。そして図５（ａ）に示すように、その印加する電圧
が所定の電圧Ｖ1を超えたときサイリスタはＯＮする。
即ち、カソードとゲート間の電圧がその所定の電圧Ｖ1
に達するまでの区間Ｗは不感帯なる。従って、図４に示
すように２つのサイリスタを用いて正方向および逆方向
に電流を流すことができるようにするには、図５（ｂ）
に示すように±Ｗの区間の不感帯が発生する。従って、
電圧を順次変化させることにより電流を連続的に流すよ
うにするには、例えば電圧が負の方向から次第に大きく
なって−Ｖ1まで達したとき、次の瞬間には＋Ｖ1まで電
圧をステップ状に変化させる必要がある。このようにし
ないと、画面上における走査線のピッチがその不感帯の
部分で局部的に変化してしまうために、例えば図６に示
すように画面上に横に線が現れてしまうことになる。
定の電圧を印加することにより点弧するのが普通であ
る。そして図５（ａ）に示すように、その印加する電圧
が所定の電圧Ｖ1を超えたときサイリスタはＯＮする。
即ち、カソードとゲート間の電圧がその所定の電圧Ｖ1
に達するまでの区間Ｗは不感帯なる。従って、図４に示
すように２つのサイリスタを用いて正方向および逆方向
に電流を流すことができるようにするには、図５（ｂ）
に示すように±Ｗの区間の不感帯が発生する。従って、
電圧を順次変化させることにより電流を連続的に流すよ
うにするには、例えば電圧が負の方向から次第に大きく
なって−Ｖ1まで達したとき、次の瞬間には＋Ｖ1まで電
圧をステップ状に変化させる必要がある。このようにし
ないと、画面上における走査線のピッチがその不感帯の
部分で局部的に変化してしまうために、例えば図６に示
すように画面上に横に線が現れてしまうことになる。
【００２３】本実施例においては、これを防止するため
にサイリスタ４０，４１をゲートを介して点弧させるの
ではなく、カソードを介して点弧させるようにしてい
る。即ち、サイリスタは図７に示すように、アノードを
Ａ、カソードをＫ、ゲートをＧとするとき、アノード・
カソード間の電圧ＶAK、カソード・ゲート間の電圧
ＶKG、およびアノード・ゲート間の電位差ＶAGは、その
大きさを比較するとＶAKが最も大きい。そしてＶKGが次
に大きく、ＶAGが最も小さい。上述したように本実施例
においては、アノード・カソード間ではなく、アノード
・ゲート間を信号経路として用いているため、その順方
向電位差は最も小さくなる。従って、不感帯の幅を小さ
くすることができ、図４に示すように正逆両方向に電流
を流すようにした場合において、ステップ状に変化させ
る電圧の幅が小さくなる。その結果、トランス４４の１
次コイル４４ｃにステップ状に変化する信号を印加した
場合においても、サイリスタ４０，４１がそれに迅速に
応答することができ、図６に示すような横線が画面上に
現れることが防止される。
にサイリスタ４０，４１をゲートを介して点弧させるの
ではなく、カソードを介して点弧させるようにしてい
る。即ち、サイリスタは図７に示すように、アノードを
Ａ、カソードをＫ、ゲートをＧとするとき、アノード・
カソード間の電圧ＶAK、カソード・ゲート間の電圧
ＶKG、およびアノード・ゲート間の電位差ＶAGは、その
大きさを比較するとＶAKが最も大きい。そしてＶKGが次
に大きく、ＶAGが最も小さい。上述したように本実施例
においては、アノード・カソード間ではなく、アノード
・ゲート間を信号経路として用いているため、その順方
向電位差は最も小さくなる。従って、不感帯の幅を小さ
くすることができ、図４に示すように正逆両方向に電流
を流すようにした場合において、ステップ状に変化させ
る電圧の幅が小さくなる。その結果、トランス４４の１
次コイル４４ｃにステップ状に変化する信号を印加した
場合においても、サイリスタ４０，４１がそれに迅速に
応答することができ、図６に示すような横線が画面上に
現れることが防止される。
【００２４】本実施例においては、上述したようにスイ
ッチＳＷをスイッチングすることにより、鋸歯状波に重
畳するパラボラ状の補正電流を発生するようにしてい
る。従って、スイッチＳＷのスイッチングのタイミング
を適宜調整することにより、図８に示すような水平台形
歪を補正することが可能になる。即ち、例えば図８に示
すように、画面の右上の高さが高くなり、画面の左の高
さが低くなるような水平台形歪を有するラスタ５０を、
正しいラスタ５１に補正するには水平走査周期における
パラボラ波の発生タイミングを早くするようにすればよ
い。また逆に、画面の左側における画像が高くなり、右
側における画像が低くなるような水平台形歪を補正する
には、パラボラ波の発生タイミングを遅らせるようにす
ればよいことになる。
ッチＳＷをスイッチングすることにより、鋸歯状波に重
畳するパラボラ状の補正電流を発生するようにしてい
る。従って、スイッチＳＷのスイッチングのタイミング
を適宜調整することにより、図８に示すような水平台形
歪を補正することが可能になる。即ち、例えば図８に示
すように、画面の右上の高さが高くなり、画面の左の高
さが低くなるような水平台形歪を有するラスタ５０を、
正しいラスタ５１に補正するには水平走査周期における
パラボラ波の発生タイミングを早くするようにすればよ
い。また逆に、画面の左側における画像が高くなり、右
側における画像が低くなるような水平台形歪を補正する
には、パラボラ波の発生タイミングを遅らせるようにす
ればよいことになる。
【００２５】なお、鋸歯状波にパラボラ波を重畳した信
号をあらかじめ生成し、これを垂直偏向コイルＶ−ＤＹ
に供給するようにすることも考えられるが、そのように
すると、大きな電力が消費されてしまう。しかし、本発
明の構成によれば共振電流を利用しているため、消費電
力は少なくて済む。
号をあらかじめ生成し、これを垂直偏向コイルＶ−ＤＹ
に供給するようにすることも考えられるが、そのように
すると、大きな電力が消費されてしまう。しかし、本発
明の構成によれば共振電流を利用しているため、消費電
力は少なくて済む。
【００２６】
【発明の効果】以上のように本発明の偏向歪補正回路に
よれば、スイッチング素子をスイッチングすることによ
り補正電流を発生させるようにしたので、過飽和トラン
スなどの特殊なトランスが不要となる。また、垂直偏向
電流や水平偏向パルスに対する直線性がよくなる。そし
て位相のバラツキを調整できるため、高精度なピン歪補
正を実現することができる。また、パラボラ波が発生さ
れるため、水平台形歪の補正が可能となる。
よれば、スイッチング素子をスイッチングすることによ
り補正電流を発生させるようにしたので、過飽和トラン
スなどの特殊なトランスが不要となる。また、垂直偏向
電流や水平偏向パルスに対する直線性がよくなる。そし
て位相のバラツキを調整できるため、高精度なピン歪補
正を実現することができる。また、パラボラ波が発生さ
れるため、水平台形歪の補正が可能となる。
【図１】本発明の偏向歪補正回路の一実施例の構成を示
す回路図である。
す回路図である。
【図２】図１の各部の電流波形を説明する図である。
【図３】図１のスイッチＳＷにＦＥＴを利用した回路例
を示す図である。
を示す図である。
【図４】図１のスイッチＳＷにＳＣＲを利用した回路例
を示す図である。
を示す図である。
【図５】サイリスタの特性を説明する図である。
【図６】サイリスタを図１の実施例のスイッチＳＷとし
て用いた場合の課題を説明する図である。
て用いた場合の課題を説明する図である。
【図７】サイリスタの電位差を説明する図である。
【図８】図１の実施例における水平台形歪補正を説明す
る図である。
る図である。
【図９】垂直ピン歪みの画面例を示す図である。
【図１０】従来の偏向歪補正回路の一例の構成を示す回
路図である。
路図である。
【図１１】図１０の例の偏向歪補正回路の垂直偏向電流
波形を説明する図である。
波形を説明する図である。
１ 垂直偏向出力回路 ２ ダンピング回路 Ｖ−ＤＹ 垂直偏向ヨーク ３ 共振回路 Ｃ2 コンデンサ Ｌ2 コイル ＳＷ スイッチ
Claims (1)
- 【請求項１】 共振回路で共振した電流を垂直偏向電流
に重畳して垂直偏向ヨークに流すことによって垂直偏向
の歪みを補正する偏向歪補正回路において、 上記共振回路にスイッチング素子を設け、上記スイッチ
ング素子を水平偏向周期でＯＮ−ＯＦＦし、上記共振回
路で共振した電流を垂直偏向電流に重畳して上記垂直偏
向ヨークに流すことによって垂直偏向の歪みを補正する
ことを特徴とする偏向歪補正回路。
Priority Applications (5)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3293740A JPH05110888A (ja) | 1991-10-14 | 1991-10-14 | 偏向歪補正回路 |
| CA002079667A CA2079667C (en) | 1991-10-14 | 1992-10-01 | Deflection distortion correction circuit |
| US07/956,345 US5260628A (en) | 1991-10-14 | 1992-10-05 | Deflection distortion correction circuit |
| DE69219722T DE69219722T2 (de) | 1991-10-14 | 1992-10-13 | Schaltung zur Korrektur der Ablenkverzerrung für Fernsehgerät |
| EP92309300A EP0539078B1 (en) | 1991-10-14 | 1992-10-13 | Deflection distortion correcting circuit for television set |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3293740A JPH05110888A (ja) | 1991-10-14 | 1991-10-14 | 偏向歪補正回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05110888A true JPH05110888A (ja) | 1993-04-30 |
Family
ID=17798629
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3293740A Pending JPH05110888A (ja) | 1991-10-14 | 1991-10-14 | 偏向歪補正回路 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US5260628A (ja) |
| EP (1) | EP0539078B1 (ja) |
| JP (1) | JPH05110888A (ja) |
| CA (1) | CA2079667C (ja) |
| DE (1) | DE69219722T2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007141781A (ja) * | 2005-11-22 | 2007-06-07 | Hitachi High-Technologies Corp | 電磁偏向回路を有する走査電子線装置 |
Families Citing this family (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06233149A (ja) * | 1993-01-29 | 1994-08-19 | Sony Corp | 上下ピン歪み補正回路 |
| KR960012492B1 (ko) * | 1993-11-03 | 1996-09-20 | 엘지전자 주식회사 | 와이드 티브이 수상기의 수직 위치 가변회로 |
| US6285397B1 (en) | 1997-01-16 | 2001-09-04 | Display Laboratories, Inc. | Alignment of cathode ray tube video displays using a host computer processor |
| US6437829B1 (en) | 1997-01-16 | 2002-08-20 | Display Laboratories, Inc. | Alignment of cathode ray tube displays using a video graphics controller |
| US6201358B1 (en) | 1998-08-28 | 2001-03-13 | Sony Corporation | Waveform correction using inductance-controllable inductor |
| FR2820589B1 (fr) * | 2001-02-07 | 2003-04-25 | St Microelectronics Sa | Dispositif de commande de circuit de deviation verticale d'un spot balayant un ecran |
| KR100671203B1 (ko) * | 2005-03-08 | 2007-01-19 | 삼성전자주식회사 | 음극선관 디스플레이장치 |
| KR100670583B1 (ko) * | 2005-03-08 | 2007-01-17 | 삼성전자주식회사 | 음극선관 디스플레이장치 |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3479554A (en) * | 1967-08-14 | 1969-11-18 | Motorola Inc | Raster distortion correction circuit |
| NL6808845A (ja) * | 1968-06-22 | 1969-12-24 | ||
| US3949269A (en) * | 1974-09-06 | 1976-04-06 | Gte Sylvania Incorporated | Raster distortion correction circuitry |
| JPS52118551A (en) * | 1976-03-31 | 1977-10-05 | Omron Tateisi Electronics Co | Solid state relay |
| US4118656A (en) * | 1977-08-31 | 1978-10-03 | Rca Corporation | North-south pincushion distortion correction circuit |
| US4668897A (en) * | 1984-04-04 | 1987-05-26 | Rca Corporation | North-south pincushion corrected deflection circuit |
-
1991
- 1991-10-14 JP JP3293740A patent/JPH05110888A/ja active Pending
-
1992
- 1992-10-01 CA CA002079667A patent/CA2079667C/en not_active Expired - Fee Related
- 1992-10-05 US US07/956,345 patent/US5260628A/en not_active Expired - Lifetime
- 1992-10-13 EP EP92309300A patent/EP0539078B1/en not_active Expired - Lifetime
- 1992-10-13 DE DE69219722T patent/DE69219722T2/de not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007141781A (ja) * | 2005-11-22 | 2007-06-07 | Hitachi High-Technologies Corp | 電磁偏向回路を有する走査電子線装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US5260628A (en) | 1993-11-09 |
| CA2079667A1 (en) | 1993-04-15 |
| DE69219722D1 (de) | 1997-06-19 |
| DE69219722T2 (de) | 1997-09-04 |
| CA2079667C (en) | 2002-07-16 |
| EP0539078A2 (en) | 1993-04-28 |
| EP0539078A3 (en) | 1993-08-04 |
| EP0539078B1 (en) | 1997-05-14 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH05110888A (ja) | 偏向歪補正回路 | |
| US4516058A (en) | Linearity corrected horizontal deflection circuit | |
| US4733141A (en) | Horizontal output circuit for correcting pin cushion distortion of a raster | |
| US4859915A (en) | Line deflection circuit with dynamic S correction | |
| US4041354A (en) | Pincushion correction circuit | |
| KR100374053B1 (ko) | 내측래스터왜곡보정회로 | |
| US5994852A (en) | Wide band high voltage stabilizing circuit | |
| US4037137A (en) | Centering circuit for a television deflection system | |
| EP1135927B1 (en) | Dynamic s-correction | |
| JP3082423B2 (ja) | 水平偏向電流の制御回路およびその回路を備えた水平偏向回路と高電圧・水平偏向一体型回路と糸巻き歪補正回路 | |
| US3980927A (en) | Deflection circuit | |
| EP0236064A2 (en) | Pincushion correction in deflection circuit | |
| JP3326618B2 (ja) | サイン波偏向回路 | |
| US5111120A (en) | Raster corrected vertical deflection circuit | |
| US6320332B1 (en) | Raster distortion correction circuit | |
| JP2688853B2 (ja) | コンバージェンス補正回路 | |
| GB2098424A (en) | Horizontal driver and linearity circuit | |
| US5343100A (en) | Thyristor ignition circuit | |
| JP2539399B2 (ja) | 高圧発生回路 | |
| JP2000106633A (ja) | テレビジョン偏向装置 | |
| JP3858444B2 (ja) | 水平偏向回路 | |
| JPH11317884A (ja) | 水平偏向回路 | |
| JPH0591361A (ja) | 偏向回路 | |
| JPH09139318A (ja) | 水平偏向回路 | |
| JPH09247700A (ja) | 歪補正装置及びダイナミックフォーカス装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20010710 |