JP2539399B2 - 高圧発生回路 - Google Patents
高圧発生回路Info
- Publication number
- JP2539399B2 JP2539399B2 JP61269622A JP26962286A JP2539399B2 JP 2539399 B2 JP2539399 B2 JP 2539399B2 JP 61269622 A JP61269622 A JP 61269622A JP 26962286 A JP26962286 A JP 26962286A JP 2539399 B2 JP2539399 B2 JP 2539399B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- pulse
- high voltage
- generation circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Details Of Television Scanning (AREA)
Description
〔産業上の利用分野〕 本発明は、テレビジョン受像機において、高圧発生回
路のノイズがチューナ又はアンテナ線を介し画面左側に
発生するいわゆる黒スジの対策に関するものである。 〔従来の技術〕 従来の黒スジ低減回路は実用新案出願公告昭53−7609
に記載される回路が知られている。この従来回路は、黒
スジ発生の源である水平偏向出力トランジスタ、ダンパ
ダイオード等の大電力スイッチング素子において、ノイ
ズ発生ループを小さくするために複数のダンパーダイオ
ードを設け、チューナやアンテナ線への高調波ノイズの
流出を低減している。 又、他の例として上記大電力スイッチング素子の出力
端子部にフェライトビーズを挿入する事や、小容量コン
デンサをスイッチング素子の両端に配置させ黒スジ低減
を行なう事が知られている。 又、一方上記大電力スイッチング回路のパターン設計
を行なう場合、大電流の流れるパターン部を太く又、ル
ープ面積を小さくする事も良く知られている事実であ
る。 しかしながら上述した従来技術は、その対策の最適値
を見出すために、極めて長い検討期間を必要とするばか
りでなく、完全に黒スジを抑圧する事が不可能な場合も
あった。 〔発明が解決しようとする問題点〕 本発明の目的は、上述した従来技術の欠点を解決する
ために高圧発生回路で生ずる高調波ノイズの位相を、水
平帰線パルス期間内に設定し、画面上に黒スジを発生さ
せない高圧発生回路を提供することにある。 〔問題点を解決するための手段〕 上記目的を達成するために、本発明は水平偏向パルス
電圧を鋸歯状波電圧波形に変換する積分回路と、該鋸歯
状波電圧を入力信号としたパルス発生回路で構成される
位相遅延回路の出力電圧を、高圧パルス発生回路の同期
信号又は駆動用発振パルスとした事に大きな特徴を有す
る。 〔作用〕 従って本発明によれば、黒スジの発生位置が水平帰線
期間内に存在するために、画面上には黒スジは完く現わ
れないのである。 以下、図面を用い本発明を詳細に説明する。 〔実施例〕 第１図は本発明の一実施例を示した回路図であり、一
点鎖線で示した領域が本発明の主要部である。第２図は
第１図で示した本発明をブロック図で示したものであ
る。又、第３図は第１図で示した本発明の主要部での動
作電圧波形を示し、図中で示した記号と第１図に示した
記号とは対応している。第１図において、１は水平出力
トランジスタ、２はダンパダイオード、３は共振コンデ
ンサ、４は偏向ヨーク、５はＳ字コンデンサ、６はHOT
（水平出力トランス）を示し、上述した部品で水平偏向
回路を構成している。又、７は積分抵抗、８は積分コン
デンサ、10,12はレベルシフト抵抗、11はレベルシフト
ダイオード、13は入力抵抗、14はパルス発生トランジス
タを示し、７〜15の部品で位相遅延回路を構成してい
る。16はドライブトランジスタ、18はドライブトラン
ス、19は高圧出力トランジスタ、20はダンパダイオー
ド、21は共振コンデンサ、22はダミーDY、23はＳ字コン
デンサ、24はFBT、25,26は高圧分圧抵抗、27は電圧制御
回路を示し、16〜27の部品で高圧発生回路を構成する。 第３図において、はHOT6の２次巻線における水平パ
ルス電圧波形を、は積分抵抗７の出力電圧波形を、
はレベルシフトダイオード11のカソード出力電圧波形
を、はパルス発生トランジスタ14の出力電圧波形を、
又は高圧発生回路における高圧出力トランジスタ19の
コレクタパルス電圧波形を示す。 第１図及び第３図を用い本発明の動作をさらに詳細に
説明する。 第３図において、積分抵抗７と積分コンデンサ８で水
平偏向パルスを積分し、鋸歯状波電圧を作る。に
おいて、t1〜t2の帰線期間はコンデンサ９の充電期間と
なるために電圧は上昇し、t2〜t3の走査期間は放電期間
となるために、電圧は徐々に低下し、概略で示す電圧
波形となる。さらに、コンデンサ９、抵抗10,12及びレ
ベルシフトダイオード11により鋸歯状波電圧の直流レベ
ルを上げ波形のようにする。この結果、で示すよう
にに比べ電圧波形の
路のノイズがチューナ又はアンテナ線を介し画面左側に
発生するいわゆる黒スジの対策に関するものである。 〔従来の技術〕 従来の黒スジ低減回路は実用新案出願公告昭53−7609
に記載される回路が知られている。この従来回路は、黒
スジ発生の源である水平偏向出力トランジスタ、ダンパ
ダイオード等の大電力スイッチング素子において、ノイ
ズ発生ループを小さくするために複数のダンパーダイオ
ードを設け、チューナやアンテナ線への高調波ノイズの
流出を低減している。 又、他の例として上記大電力スイッチング素子の出力
端子部にフェライトビーズを挿入する事や、小容量コン
デンサをスイッチング素子の両端に配置させ黒スジ低減
を行なう事が知られている。 又、一方上記大電力スイッチング回路のパターン設計
を行なう場合、大電流の流れるパターン部を太く又、ル
ープ面積を小さくする事も良く知られている事実であ
る。 しかしながら上述した従来技術は、その対策の最適値
を見出すために、極めて長い検討期間を必要とするばか
りでなく、完全に黒スジを抑圧する事が不可能な場合も
あった。 〔発明が解決しようとする問題点〕 本発明の目的は、上述した従来技術の欠点を解決する
ために高圧発生回路で生ずる高調波ノイズの位相を、水
平帰線パルス期間内に設定し、画面上に黒スジを発生さ
せない高圧発生回路を提供することにある。 〔問題点を解決するための手段〕 上記目的を達成するために、本発明は水平偏向パルス
電圧を鋸歯状波電圧波形に変換する積分回路と、該鋸歯
状波電圧を入力信号としたパルス発生回路で構成される
位相遅延回路の出力電圧を、高圧パルス発生回路の同期
信号又は駆動用発振パルスとした事に大きな特徴を有す
る。 〔作用〕 従って本発明によれば、黒スジの発生位置が水平帰線
期間内に存在するために、画面上には黒スジは完く現わ
れないのである。 以下、図面を用い本発明を詳細に説明する。 〔実施例〕 第１図は本発明の一実施例を示した回路図であり、一
点鎖線で示した領域が本発明の主要部である。第２図は
第１図で示した本発明をブロック図で示したものであ
る。又、第３図は第１図で示した本発明の主要部での動
作電圧波形を示し、図中で示した記号と第１図に示した
記号とは対応している。第１図において、１は水平出力
トランジスタ、２はダンパダイオード、３は共振コンデ
ンサ、４は偏向ヨーク、５はＳ字コンデンサ、６はHOT
（水平出力トランス）を示し、上述した部品で水平偏向
回路を構成している。又、７は積分抵抗、８は積分コン
デンサ、10,12はレベルシフト抵抗、11はレベルシフト
ダイオード、13は入力抵抗、14はパルス発生トランジス
タを示し、７〜15の部品で位相遅延回路を構成してい
る。16はドライブトランジスタ、18はドライブトラン
ス、19は高圧出力トランジスタ、20はダンパダイオー
ド、21は共振コンデンサ、22はダミーDY、23はＳ字コン
デンサ、24はFBT、25,26は高圧分圧抵抗、27は電圧制御
回路を示し、16〜27の部品で高圧発生回路を構成する。 第３図において、はHOT6の２次巻線における水平パ
ルス電圧波形を、は積分抵抗７の出力電圧波形を、
はレベルシフトダイオード11のカソード出力電圧波形
を、はパルス発生トランジスタ14の出力電圧波形を、
又は高圧発生回路における高圧出力トランジスタ19の
コレクタパルス電圧波形を示す。 第１図及び第３図を用い本発明の動作をさらに詳細に
説明する。 第３図において、積分抵抗７と積分コンデンサ８で水
平偏向パルスを積分し、鋸歯状波電圧を作る。に
おいて、t1〜t2の帰線期間はコンデンサ９の充電期間と
なるために電圧は上昇し、t2〜t3の走査期間は放電期間
となるために、電圧は徐々に低下し、概略で示す電圧
波形となる。さらに、コンデンサ９、抵抗10,12及びレ
ベルシフトダイオード11により鋸歯状波電圧の直流レベ
ルを上げ波形のようにする。この結果、で示すよう
にに比べ電圧波形の
〔０〕レベルが見掛け上下がった
波形が、パルス発生トランジスタ14のベースに加わるた
めに、パルス発生トランジスタ14のコレクタには、で
示すように、t1よりもtd位相の遅れたt4の位置で立上が
るパルス電圧が得られる。このパルス電圧を高圧発生回
路の発振パルスとして用い、ドライブトランジスタ16の
ベースに加え、高圧出力トランジスタ19を駆動させ、
で示す電圧コレクタパルスを得る。つまり、の電圧波
形において、高圧出力トランジスタ19の高圧コレクタパ
ルス電圧の立上がりt5は、t4よりさらにドライブトラン
ジスタ16と高圧出力トランジスタ19のストレージタイム
tsが加わった位置まで遅延する。この結果、で示す高
圧コレクタパルスの立上がり、t5は水平偏向パルスの立
上がり、t1よりもtd＋tsの位相遅くれが生ずる。従っ
て、で示す高圧コレクタパルス電圧は、で示す水平
偏向パルスの帰線期間内に位置することになる。ここで
tdは上述した位相遅延回路で発生する遅延時間、tsはド
ライブトランジスタ16及び高圧出力トランジスタ19のス
トレージタイムを示す。 一方、黒スジは第３図で示す高圧パルスの・印の位
置で発生する。つまり黒スジＩはFBTの高圧整流ダイオ
ード241の導通時に、及び黒スジIIはダンパダイオード2
0の導通時に発生する事が明らかとなっている。しかし
ながら第３図の位相から明らかなように、黒スジは帰線
期間の範囲内に存在し、走査期間には存在しない事がわ
かる。つまり、黒スジは画面上に現われないのである。 又、上述の高圧発生回路の構成や部品がかわり、黒ス
ジの位相が異なった場合、積分抵抗７、レベルシフト抵
抗10,12等の定数をかえて遅延時間tdを最適化し、黒ス
ジを帰線期間内に押し込めば良いのである。 第４図は本発明の他の実施例を示したものである。第
１図と同様の部品には同一番号を付している。第１図と
異なる点は、の波形が負極性の水平偏向パルスを用い
ている事である。そのために、第４図ではレベルシフト
ダイオード11の極性を逆にし、パルス発生トランジスタ
141がＰ形であり、さらに極性反転トランジスタ142を付
加している。第4A図に第４図の主要部の電圧波形を示
す。第３図の〜の極性が逆転している以外は、第4A
図の波形は第３図と同様であり、その動作状況は第３図
と同様である。 又、上述した第１図及び第４図の発明は、第２図のブ
ロック図で示すように位相遅延回路の出力パルスを直接
高圧発生回路の発振パルスとして使用する構成になって
いるが、第５図で示すように、位相遅延回路の出力を微
分しトリガパルスを作成し、このトリガパルスを高圧発
生回路の同期信号とする高圧発生回路の場合でも同様の
事が成りたつ事はいうまでもない。 第６図は本発明の他の実施例であり、第２図で示した
位相遅延回路及びパルス発生器としてモノマルチIC31を
用いている点に特徴がある。又、第6A図に第６図の主要
部の電圧波形を示す。モノマルチIC31は２個のモノマル
チ回路から成り、その中の１つのモノマルチＩは第6A図
ので示す水平偏向パルスの立上がりt1をトリガとして
幅tdのパルス電圧を発生し、そのパルス電圧の立下がり
t4をトリガとしてモノマルチIIはt4で立上がるパルス電
圧を発生する。 この結果、第１図及び第３図で説明した内容と同様
に、で示す高圧コレクタパルス電圧は、で示す水平
偏向パルスの帰線期間内に位置することになる。 ここで、パルス幅td,tpは外付け抵抗33,コンデンサ32
及び抵抗34,コンデンサ35で決定できる。 又、上述した回路は全て位相遅延回路の入力信号とし
て水平偏向パルスを用いているが、第７図で示すように
水平ドライブパルスを用いても同様の働きを有する。 第7A図に第７図の主要部の電圧波形を示す。第７図に
示す水平ドライブトランジスタ32のコレクタ電圧波形を
第7A図の′に示す。第７図では′で示す水平ドライ
ブパルス電圧を、第１図の一点鎖線で示した回路と同様
の回路を適用し、第7A図の，，，で示す位相関
係の波形を発生させている。動作については第１図，第
３図で説明した内容と同様である。ただし第７図ではコ
ンデンサ8,抵抗7,10,12の値を変えて、位相遅延時間td
を調整し、で示す高圧コレクタパルス電圧がで示す
水平偏向パルスの帰線期間内に位置するように設定して
いる。 〔発明の効果〕 以上述べた事から明らかなように、実用的なTV受像機
の構成に際して、従来どうしても避けることが出来なか
った黒スジの発生を容易に完全に抑圧除去する事を可能
としたものであって、本発明によれば特性の優れたTV受
像機を低コストに提供する事ができる。
波形が、パルス発生トランジスタ14のベースに加わるた
めに、パルス発生トランジスタ14のコレクタには、で
示すように、t1よりもtd位相の遅れたt4の位置で立上が
るパルス電圧が得られる。このパルス電圧を高圧発生回
路の発振パルスとして用い、ドライブトランジスタ16の
ベースに加え、高圧出力トランジスタ19を駆動させ、
で示す電圧コレクタパルスを得る。つまり、の電圧波
形において、高圧出力トランジスタ19の高圧コレクタパ
ルス電圧の立上がりt5は、t4よりさらにドライブトラン
ジスタ16と高圧出力トランジスタ19のストレージタイム
tsが加わった位置まで遅延する。この結果、で示す高
圧コレクタパルスの立上がり、t5は水平偏向パルスの立
上がり、t1よりもtd＋tsの位相遅くれが生ずる。従っ
て、で示す高圧コレクタパルス電圧は、で示す水平
偏向パルスの帰線期間内に位置することになる。ここで
tdは上述した位相遅延回路で発生する遅延時間、tsはド
ライブトランジスタ16及び高圧出力トランジスタ19のス
トレージタイムを示す。 一方、黒スジは第３図で示す高圧パルスの・印の位
置で発生する。つまり黒スジＩはFBTの高圧整流ダイオ
ード241の導通時に、及び黒スジIIはダンパダイオード2
0の導通時に発生する事が明らかとなっている。しかし
ながら第３図の位相から明らかなように、黒スジは帰線
期間の範囲内に存在し、走査期間には存在しない事がわ
かる。つまり、黒スジは画面上に現われないのである。 又、上述の高圧発生回路の構成や部品がかわり、黒ス
ジの位相が異なった場合、積分抵抗７、レベルシフト抵
抗10,12等の定数をかえて遅延時間tdを最適化し、黒ス
ジを帰線期間内に押し込めば良いのである。 第４図は本発明の他の実施例を示したものである。第
１図と同様の部品には同一番号を付している。第１図と
異なる点は、の波形が負極性の水平偏向パルスを用い
ている事である。そのために、第４図ではレベルシフト
ダイオード11の極性を逆にし、パルス発生トランジスタ
141がＰ形であり、さらに極性反転トランジスタ142を付
加している。第4A図に第４図の主要部の電圧波形を示
す。第３図の〜の極性が逆転している以外は、第4A
図の波形は第３図と同様であり、その動作状況は第３図
と同様である。 又、上述した第１図及び第４図の発明は、第２図のブ
ロック図で示すように位相遅延回路の出力パルスを直接
高圧発生回路の発振パルスとして使用する構成になって
いるが、第５図で示すように、位相遅延回路の出力を微
分しトリガパルスを作成し、このトリガパルスを高圧発
生回路の同期信号とする高圧発生回路の場合でも同様の
事が成りたつ事はいうまでもない。 第６図は本発明の他の実施例であり、第２図で示した
位相遅延回路及びパルス発生器としてモノマルチIC31を
用いている点に特徴がある。又、第6A図に第６図の主要
部の電圧波形を示す。モノマルチIC31は２個のモノマル
チ回路から成り、その中の１つのモノマルチＩは第6A図
ので示す水平偏向パルスの立上がりt1をトリガとして
幅tdのパルス電圧を発生し、そのパルス電圧の立下がり
t4をトリガとしてモノマルチIIはt4で立上がるパルス電
圧を発生する。 この結果、第１図及び第３図で説明した内容と同様
に、で示す高圧コレクタパルス電圧は、で示す水平
偏向パルスの帰線期間内に位置することになる。 ここで、パルス幅td,tpは外付け抵抗33,コンデンサ32
及び抵抗34,コンデンサ35で決定できる。 又、上述した回路は全て位相遅延回路の入力信号とし
て水平偏向パルスを用いているが、第７図で示すように
水平ドライブパルスを用いても同様の働きを有する。 第7A図に第７図の主要部の電圧波形を示す。第７図に
示す水平ドライブトランジスタ32のコレクタ電圧波形を
第7A図の′に示す。第７図では′で示す水平ドライ
ブパルス電圧を、第１図の一点鎖線で示した回路と同様
の回路を適用し、第7A図の，，，で示す位相関
係の波形を発生させている。動作については第１図，第
３図で説明した内容と同様である。ただし第７図ではコ
ンデンサ8,抵抗7,10,12の値を変えて、位相遅延時間td
を調整し、で示す高圧コレクタパルス電圧がで示す
水平偏向パルスの帰線期間内に位置するように設定して
いる。 〔発明の効果〕 以上述べた事から明らかなように、実用的なTV受像機
の構成に際して、従来どうしても避けることが出来なか
った黒スジの発生を容易に完全に抑圧除去する事を可能
としたものであって、本発明によれば特性の優れたTV受
像機を低コストに提供する事ができる。
第１図は本発明の回路図、第２図は本発明のブロック
図、第３図は主要部の電圧波形を示す波形図、第４図は
他の実施例の回路図、第５図は他の実施例のブロック
図、第６図は他の実施例の回路図、第７図は他の実施例
の回路図、第4A図は第４図の回路図の動作波形を示す波
形図、第6A図は第６図の回路図の動作波形を示す波形
図、第7A図は第７図の回路図の動作波形を示す波形図で
ある。 7:積分抵抗 8:積分コンデンサ 14:パルス発生トランジスタ 19:高圧出力トランジスタ 31:モノマルチIC 32:水平ドライブトランジスタ
図、第３図は主要部の電圧波形を示す波形図、第４図は
他の実施例の回路図、第５図は他の実施例のブロック
図、第６図は他の実施例の回路図、第７図は他の実施例
の回路図、第4A図は第４図の回路図の動作波形を示す波
形図、第6A図は第６図の回路図の動作波形を示す波形
図、第7A図は第７図の回路図の動作波形を示す波形図で
ある。 7:積分抵抗 8:積分コンデンサ 14:パルス発生トランジスタ 19:高圧出力トランジスタ 31:モノマルチIC 32:水平ドライブトランジスタ
Claims (1)
- 【請求項１】水平偏向パルス発生回路と高圧パルス発生
回路とを備えた高圧発生回路であって、 前記高圧パルス発生回路の高圧出力トランジスタ及びダ
ンパーダイオードの導通開始位置が、前記水平偏向パル
ス発生回路から発生する水平偏向パルスの立ち下がり位
置よりも早くなるように、 水平偏向パルス電圧を鋸歯状波電圧波形に変換する積分
回路と、 前記積分回路で得られた鋸歯状波電圧波形を入力信号と
したパルス発生回路で構成された位相遅延回路とを有
し、 前記高圧パルス発生回路は、前記位相遅延回路の出力信
号を同期信号または駆動用信号として入力する手段を有
していることを特徴とする高圧発生回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61269622A JP2539399B2 (ja) | 1986-11-14 | 1986-11-14 | 高圧発生回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61269622A JP2539399B2 (ja) | 1986-11-14 | 1986-11-14 | 高圧発生回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63124683A JPS63124683A (ja) | 1988-05-28 |
| JP2539399B2 true JP2539399B2 (ja) | 1996-10-02 |
Family
ID=17474914
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61269622A Expired - Fee Related JP2539399B2 (ja) | 1986-11-14 | 1986-11-14 | 高圧発生回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2539399B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3732281B2 (ja) | 1996-08-30 | 2006-01-05 | シチズン時計株式会社 | 多機能時計 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS607588Y2 (ja) * | 1979-10-04 | 1985-03-14 | 三洋電機株式会社 | 水平偏向回路 |
-
1986
- 1986-11-14 JP JP61269622A patent/JP2539399B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63124683A (ja) | 1988-05-28 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0631923B2 (ja) | 映像信号表示システム用偏向回路 | |
| US4385263A (en) | Television receiver, push-pull inverter, ferroresonant transformer power supply synchronized with horizontal deflection | |
| US4625154A (en) | Deflection circuit with a switched mode modulator circuit | |
| CA1043904A (en) | Horizontal deflection circuits which include a switched mode power supply | |
| JP3617669B2 (ja) | テレビジョン偏向装置 | |
| CA1217858A (en) | Multiple scan rate deflection circuit incorporating scan compensation | |
| US4305023A (en) | Raster distortion corrected deflection circuit | |
| JPS58191572A (ja) | 電源兼変調偏向回路 | |
| US4733141A (en) | Horizontal output circuit for correcting pin cushion distortion of a raster | |
| JP2539399B2 (ja) | 高圧発生回路 | |
| US5550442A (en) | Horizontal deflection circuit | |
| JPH05110888A (ja) | 偏向歪補正回路 | |
| JPS6053504B2 (ja) | 調整偏向回路 | |
| US5939844A (en) | High-frequency horizontal deflection/high-voltage generation apparatus for cathode ray tube | |
| US4607195A (en) | Picture display device comprising a power supply circuit and a line deflection circuit | |
| US4572993A (en) | Television deflection circuit with raster width stabilization | |
| US4169988A (en) | Raster distortion correction circuit | |
| JP4565790B2 (ja) | ダイナミックｓ補正 | |
| US5142206A (en) | Slow turn-on in a deflection circuit | |
| GB2045564A (en) | Commutated switched regulator with line isolation for transistor deflection | |
| JPH07123288B2 (ja) | ディスプレイ装置 | |
| JP3082423B2 (ja) | 水平偏向電流の制御回路およびその回路を備えた水平偏向回路と高電圧・水平偏向一体型回路と糸巻き歪補正回路 | |
| JPS5851708B2 (ja) | 映像管用偏向装置 | |
| JPS639285A (ja) | ビデオ表示装置のスイッチング電源用駆動回路 | |
| JP3137118B2 (ja) | テレビジョン偏向装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |