KR100374053B1 - 내측래스터왜곡보정회로 - Google Patents

내측래스터왜곡보정회로 Download PDF

Info

Publication number
KR100374053B1
KR100374053B1 KR1019950000935A KR19950000935A KR100374053B1 KR 100374053 B1 KR100374053 B1 KR 100374053B1 KR 1019950000935 A KR1019950000935 A KR 1019950000935A KR 19950000935 A KR19950000935 A KR 19950000935A KR 100374053 B1 KR100374053 B1 KR 100374053B1
Authority
KR
South Korea
Prior art keywords
deflection
distortion correction
retrace
capacitor
raster
Prior art date
Application number
KR1019950000935A
Other languages
English (en)
Other versions
KR950035298A (ko
Inventor
페터에듀아르드하페를
Original Assignee
알씨에이 라이센싱 코오포레이숀
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 알씨에이 라이센싱 코오포레이숀 filed Critical 알씨에이 라이센싱 코오포레이숀
Publication of KR950035298A publication Critical patent/KR950035298A/ko
Application granted granted Critical
Publication of KR100374053B1 publication Critical patent/KR100374053B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N3/00—Scanning details of television systems; Combination thereof with generation of supply voltages
    • H04N3/10—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical
    • H04N3/16—Scanning details of television systems; Combination thereof with generation of supply voltages by means not exclusively optical-mechanical by deflecting electron beam in cathode-ray tube, e.g. scanning corrections
    • H04N3/22—Circuits for controlling dimensions, shape or centering of picture on screen
    • H04N3/23—Distortion correction, e.g. for pincushion distortion correction, S-correction
    • H04N3/233—Distortion correction, e.g. for pincushion distortion correction, S-correction using active elements

Abstract

본 발명의 보정 회로의 내측 래스터의 왜곡을 보정하기 위한 편향 권선(LH)양단의 전압을 변조시키기 위해서 S자 형성 커패시터(C23)에 보정 전류(i2)를 공급한다. 보정 전류의 주파수는 내측 핀쿠션 또는 배럴 왜곡을 보정하기 위한 라인 주파수(line frequency)보다도 낮다. 2 차 내측 핀쿠션 또는 배럴 왜곡을 보정하기 위한 주파수는 라인 주파수보다도 높다. S자 커패시터 내의 보정 전류의 방향은 편향 전류의 방향과 동일 또는 역방향 중 어느 하나의 방향이더라도 좋기 때문에 가산 보정 또는 감산 보정을 얻을 수 있다. 내측 보정량은 외측 래스터 보정과 관계없이 조정할 수 있다. 변조 회로는 편향 에너지에 의해 구동되고, 플라이백 변압기(T20)에는 의존하지 않는다.

Description

내측 래스터 왜곡 보정 회로{INNER RASTER DISTORTION CORRECTION CIRCUIT}
본 발명은 음극선관(CRT)의 편향 장치에 관한 것으로, 특히 대형 화면의 CRT 디스플레이 장치의 내측 래스터 왜곡을 보정하기 위한 보정 회로를 구비하는 편향 장치에 관한 것이다.
대형 화면의 CRT 디스플레이 장치는 적절한 래스터 직선성을 얻기 위해서 큰 내측 래스터 왜곡을 보정할 필요가 있다. 다이오드 변조기를 이용한 통상적으로 이용되는 E-W(East-West) 핀쿠션(pin cushion) 왜곡 보정 회로로는 내측 핀쿠션 왜곡의 일부를 보정할 수 있다. 그러나, 큰 내측 래스터 왜곡 오차를 보정하는 것은 어렵다고 알려져 있다. 또한, 종래 기술에 따라서 내측 래스터 왜곡을 보정하는 경우 그 조정이 어렵거나 불가능하기 때문에 만족스럽지 못한 결과를 자주 발생시킨다.
수평 편향 회로는 통상적으로 공진 트레이스(resonant trace) 및 공진 리트레이스(resonant retrace)의 원리를 이용한다. 리트레이스 구간중에 편향 회로는 고주파 병렬 공진 회로를 형성하고, 에너지는 플라이백 변압기의 1 차 권선으로부터 편향 회로에 공급된다. 트레이스 구간중에 편향 스위치는 편향 요크 권선 및 S자 형성(s-shaping) 커패시터에 의해 형성된 저주파 직렬 공진 회로를 제공한다. 그 결과, 에너지는 편향 요크 권선으로부터 S자 형성 커패시터로 순환되고, 1 트레이스 주기중에 편향 요크 권선으로 복귀한다. 이것에 의해, 약 115°의 개시점으로부터 약 245°의 종료점까지 대략 130°의 전도각을 갖는 사인파 형상의 편향 전류를 생성한다. 리트레이스는 트레이스의 종료부로 알려져 있는 245°의 위치로부터 트레이스의 개시부로 알려져 있는 130°의 위치로 편향 전류를 고속으로 복귀시킨다.
S자 형성 커패시터의 값은 편향 전류의 전도각 또는 S자 형성을 결정한다. 따라서, S자 형성 커패시터는 최상의 수평 방향 직선성을 얻을 수 있도록 선택된다. S자 형성 커패시터의 양단의 전압은 코사인 형상이다. 그 진폭은 트레이스의 중앙부에서 가장 큰 데, 이 때 편향 전류는 0이다. 내측 래스터의 왜곡 보정에는 래스터식 디스플레이 장치의 수직축, 즉 래스터의 중앙부의 상부로부터 중앙부의 하부에 따른 거리의 함수로서 S자 형성을 변조할 필요가 있다. 이것은 S자 형성 커패시터의 양단의 전압을 변조함으로써 달성된다. 또한, 이 변조된 전압은 수평 편향 요크의 양단에도 나타나고 편향 전류를 변조시킨다.
본 발명의 목적은 보정 진폭 및 S자 형성의 전체를 조정할 수 있는 내측 래스터 보정 회로를 제공하는 데에 있다. 편향 권선은 S자 보정 트레이스 커패시터에 직렬로 결합된다. 편향 스위치는 편향 권선에 접속되어, 편향 레이트와 관련된 제1 주파수의 입력 신호의 소스에 응답하여 편향 권선에 트레이스 구간중에 트레이스 전류를 발생시키고 리트레이스 구간중에 리트레이스 전압을 발생시킨다. 내측 래스터 왜곡 보정 회로는 S자 보정 트레이스 커패시터의 양단에 접속되어 S자 보정 트레이스 커패시터에 의해 제공되는 S자 보정량을 변화시킨다. 이 내측 래스터 왜곡 보정 회로는 제2 주파수의 변조 신호의 소스값의 함수로서 전도성 및 비전도성이 되는 왜곡 보정 스위치를 포함한다.
도 1a 내지 도 1c는 상이한 내측 래스터 왜곡을 갖는 래스터 디스플레이 장치를 도시한다. 또한, 도 1d 내지 도 1f는 S자 형성 커패시터의 양단의 전압 및 변조 포락선의 파형을 도시한다. 외측 핀쿠션 왜곡은 편향 전류의 진폭 변조에 의해 보정된다. 이 보정은 도 1a 내지 도 1c에 도시된 래스터 디스플레이 장치의 가장 좌측과 우측에 직선상의 수직선으로 도시되어 있다.
도 1a는 내측 핀쿠션 왜곡 오차를 도시한다. 도 1d에 도시된 바와 같이, 보정은 상부 및 하부에서보다 중앙부에서 더욱 S자로 구부러져야 한다.
도 1b는 내측 배럴(barrel) 왜곡 오차를 도시한다. 도 1e에 도시된 바와 같이, 보정은 중앙부에서보다 상부 및 하부에서 더욱 S자로 구부러져야 한다.
도 1c는 2 차 내측 핀쿠션 왜곡 오차를 도시한다. 수직선간의 평균 간격은 중앙부와 상부/하부 사이에서 서로 상이하다. 도 1f에 도시된 바와 같이, 보정은 상부 및 하부에서 핀쿠션이 보다 작고 더 편평한 파형 형상을 필요로 한다. 이 보정은 라인 주파수(line frequency)보다 더 높은 변조 주파수에 의해 얻어진다.
도 2는 외측 핀쿠션 왜곡을 보정하고, 내측 핀쿠션 왜곡과 같은 내측 래스터 왜곡을 보정하는 본 발명의 편향 회로를 구비하는 수평 편향 회로를 도시하는 회로도이다. 이 수평 편향 회로는 형식 번호 A68JYL61X의 소니 트리니트론 수상관의 편향 전류를 발생시키기 위해서 이용되고 있다.
도 3a 내지 도 3h는 도 2에 도시된 회로의 수평 레이트의 파형을 도시하고, 도 3i 내지 도 3o는 도 2에 도시된 회로의 수직 레이트의 파형을 도시한다.
플라이백 변압기(T20)의 1 차 권선은 E-W 스위치 트랜지스터(Q20)를 통하여 스위치 트랜지스터(Q21), 리트레이스 커패시터(C22), 선형 코일(LLIN), 수평 요크 권선(LH) 및 S자 형성 트레이스 커패시터(C23)(이하, S자 보정 트레이스 커패시터라고도 칭함)로 구성된 수평 편향 회로에 에너지를 공급한다. 수평 발진기 및 구동기를 이용하여 종래의 방법으로 스위치 트랜지스터(Q21)를 구동한다. E-W 제어 회로가 리트레이스 구간의 전반부 절반중 제어가능한 시점에 E-W 스위치 트랜지스터(Q20)를 턴오프하고, 리트레이스 커패시터(C22)의 양단의 리트레이스 전압(V2)을 진폭 변조한후, 편향 전류(i1)는 수평 요크 권선(LH)을 통하여 흐른다. E-W 스위치커패시터(C20)는 플라이백 변압기(T20)의 1 차 권선에 대해서 리트레이스 커패시터로서 기능한다. 변압기 리트레이스 회로(T20, C20)는 스위치 커패시터(C21)에 의해 편향 리트레이스 회로(C22, LH, C23)에 결합된다. 리트레이스 전압(V2)은 클램핑 다이오드(D20)의 양단에서 저전압의 리트레이스 펄스(V6)(이하, 편향 리트레이스 전압이라고도 칭함)를 얻기 위해서 커패시터(C24, C25)에 의해 분압된다.
도 3a는 안정된 전원 전압(+135V)에 기인하여 변조되지 않은 플라이백 변압기(T20)의 리트레이스 전압(V1)의 파형을 도시한다.
도 3b는 E-W 스위치 트랜지스터(Q20)의 동작에 의해 변조된 편향 회로의 리트레이스 전압(V2)의 파형을 도시한다.
도 3c는 외측 핀쿠션 왜곡을 보정하기 위해서 진폭 변조된 편향 전류(i1)의 파형을 도시한다. 도 3j는 수직 레이트의 포물선 형상의 포락선의 파형을 도시한다.
내측 핀쿠션 보정 회로는 공진 회로(L1, C1), 리트레이스 커패시터(C3), 스위치 트랜지스터(Q1), 다이오드(D1, D2) 및 커패시터(C2)로 구성된다. 트랜지스터(Q4∼Q7)는 스위치 트랜지스터(Q1)에 게이트 펄스를 발생시킨다. 트랜지스터(Q2, Q3)는 선형 동작을 위한 피드백을 제공한다. 보정 전류(i2)는 트레이스 구간중에 스위치 트랜지스터(Q1), 공진 회로(L1, C1) 및 S자 보정 트레이스 커패시터(C23)를 통하여 흐른다. 스위치 트랜지스터(Q1)는 리트레이스 구간(t1∼t2)의 전반부 절반중 변조된 시점에 턴오프되고, 구간(t2∼t3)중 스위치 트랜지스터(Q1)의 집적화된 역병렬(anti parallel) 다이오드가 순방향으로 바이어싱된 시점에 턴온된다. 스위치 트랜지스터(Q1)가 턴오프되면, 보정 전류(i2)는 리트레이스 커패시터(C3)를 통하여 흐르고, 도 3g에 도시된 바와 같이 리트레이스 전압(V4)을 생성한다. 변조된 구간(t1∼t2)중에 편향 에너지를 커패시터(C2) 및 다이오드(D2)를 통해서 리트레이스 커패시터(C3)에 공급하여 보정 전류(i2)의 진폭 변조를 증가시킨다.
도 3e는 변조된 보정 전류(i2)의 포락선의 파형을 도시한다. 보정 전류(i2)의 작은 진폭은 스위치 트랜지스터(Q1)를 턴오프하지 않은 경우 또는 t2직전에 스위치 트랜지스터(Q1)를 턴오프하는 경우에 얻어진다. ta및 ta'에서 최고의 진폭을 갖는 사인파 형상의 보정 전류(i2)는 S자 형성 트레이스 커패시터(C23)의 양단의 전압(V3)에 의해 발생된다. 스위치 트랜지스터(Q1)의 턴오프되는 시점이 t1쪽으로 진행되는 경우에 보정 전류(i2)의 진폭이 증가한다. 리트레이스 구간(t1∼t3)중에 보정 전류(i2)의 전류 경로는 리트레이스 커패시터(C3)를 삽입함으로써 고주파수로 전환된다. 상기 리트레이스 구간(t1∼t3) 사이의 급속한 전류 변화로 인하여 구간(t3∼t1') 사이에 보정 전류(i2)의 주파수가 감소하게 되는 데, 이것은 진폭의 최대값이 ta로부터 tb로 및 ta'로부터 tb'로 이동하는 것으로부터 알 수 있다.
tb및 tb'에서 최대값을 갖는 보정 전류(i2)의 전류 파형은 보정 전류(i2)의 전류 경로의 공진 주파수에 보다 근접함에 따라서 ta및 ta'에서 최대값을 갖는 파형보다 더 큰 진폭을 갖는다. 따라서, L1은 보정 전류(i2)의 포락선보다 약간 낮은 공진 주파수, 즉 2(t4∼t'0)-1로 조정된다. 편향 리트레이스 전류(i3)에 의해 보정 전류(i2)의 진폭 변조가 더 증가된다. 구간(t0∼t1)중에 하향으로 경사진(down-ramping) 편향 리트레이스 전류(i3)는 스위치 트랜지스터(Q1)를 통하여 흐른다. 스위치 트랜지스터(Q1)가 t1에서 개방될 때, 편향 리트레이스 전류(i3)는 리트레이스 커패시터(C3), 공진 회로(L1, C1) 및 S자 형성 트레이스 커패시터(C23)에 의해 형성된 임피던스에 기초하여 감소한다. 구간(t1∼t2)중에 편향 리트레이스 전류(i3)는 리트레이스 커패시터(C3)를 충전시키고, 리트레이스 전압(V4) 및 보정 전류(i2)를 증가시킨다. 스위치 트랜지스터(Q1)의 턴오프되는 시점이 t2쪽으로 지연되는 경우, 편향 리트레이스 전류(i3)가 리트레이스 커패시터(C3)를 충전하는 구간이 짧아지고,리트레이스 전압(V4)의 진폭이 감소된다. 구간(t2∼t3)중에 다이오드(D2)는 비전도상태이다. 이 구간(t2∼t3)중에 커패시터(C2)는 다이오드(D1)를 통하여 방전된다.
스위치 트랜지스터(Q1)의 턴오프되는 시점을 래스터의 상부의 t2로부터 래스터의 중앙부의 t1까지 포물선 형상으로 진행하고, 래스터의 중앙부의 t1으로부터 래스터의 하부의 t2로 지연하여, 도 3e에 도시된 보정 전류(i2)의 포락선의 파형과 도 3g에 도시된 리트레이스 전압(V4)의 포락선의 파형을 생성한다. 도 3a 내지 도 3o중 우측면에 있는 수직 레이트의 파형(도 3i 내지 도 3o)은 트랜지스터(Q7)의 베이스의 입력 전압과 유사한 포물선 상의 변조를 나타낸다. 도 3d에 도시된 파형의 전압(V3)을 변조시키기 위해서 S자 형성 트레이스 커패시터(C23)에 전류(i1, i2)를 인가한다.
그 결과, 도 3c에 도시된 편향 전류(i1)의 파형은 수직 레이트에 있어서 변조된 S자 형성을 나타낸다. 편향 전류(i1)는 래스터의 상부 및 하부(작은 진폭)에서 보다 래스터의 중앙부(높은 진폭)에서 S자 형성을 더 잘 형성시킬 필요가 있다.
도 3h에 도시된 점선 파형의 편향 리트레이스 전압(V6)은 구간(t0∼t4)중에 저항(R9)을 통하여 게이트 턴오프 회로(Q4, Q5, Q6)를 인에이블시킨다. 편향 리트레이스 전압(V6)은 다이오드(D4)를 통하여 커패시터(C7)를 충전시킨다. 충전 전류 펄스의 상승 에지는 트랜지스터(Q4, Q5)를 턴온시키고, 스위치 트랜지스터(Q1)를 턴오프시킨다. 트랜지스터(Q4, Q5)는 트랜지스터(Q6)가 턴오프되는 시점 t4까지 정피드백(positive feedback)에 의해 전도 상태를 유지한다. 트랜지스터(Q7)의 포물선 상의 콜렉터 전류는 도 3h의 실선 파형의 전압(V5)으로 도시된 바와 같이 구간(t1∼t2)중에 다이오드(D4) 및 트랜지스터(Q5, Q4)가 변조된 시점에 전도 상태가 되도록 커패시터(C7)를 방전시킨다. 도 3h에 점선 파형으로 도시된 편향 리트레이스 전압(V6)은 외측 핀쿠션 보정 회로에 기인하여 진폭 변조된다. 트랜지스터(Q7)는 하향으로 경사진 전압(V5)으로서 도 3h에 실선 파형으로 도시된 바와 같이 래스터의 상부 및 하부에서보다 래스터의 중앙부에서 더 한층 급속히 커패시터(C7)를 방전시킨다. 트레이스의 종단부에 있어서 전압(V5)의 진폭은 다이오드(D4) 및 트랜지스터(Q5, Q4)의 턴온 시점을 결정한다. 저항(R1), 평활화 커패시터(C4) 및 저항(R3)으로 이루어진 피드백 경로는 내측 핀쿠션 보정 회로의 동작을 선형화시킨다. 보정 진폭은 가변 저항(R12)에 의해 조정가능하다. 트랜지스터(Q7)의 동작점은 도 3e에 도시된 바와 같은 보정 전류(i2)의 포락선의 파형을 얻기 위해서 리트레이스 전압(V4)이 래스터의 상부 및 하부에서 최소가 되도록 트랜지스터(Q2, Q3)에 의해 제어된다. 트랜지스터(Q2)는 커패시터(C4)의 양단의 리트레이스 전압(V4)의 수직 레이트 포락선의 최저 전압으로 낮아질 때까지 다이오드(D3)를 통하여 커패시터(C5)를 방전시킨다. 커패시터(C5)의 양단의 전압은 콜렉터 전류를 감소시키고, 래스터의 상부 및 하부에서 리트레이스 전압(V4)을 최소화시키기 위해서 에미터 폴로워(Q3, Q4)를 통하여 트랜지스터(Q7)의 에미터에 공급된다.
L1을 미세하게 조정하여 수평 편향 회로의 전체의 S자 형성을 최적화시킬 수 있다. 이것에 의해, 도 3d 및 도 3e의 파형 포락선의 진폭의 일부를 변화시킨다. L1조정의 한계는 이하와 같다. L1이 대단히 작은 경우에는 트레이스의 종단부에서 편향 압축을 초래한다.
L1이 대단히 큰 경우에는 부적절한 내측 핀쿠션 보정이 발생한다.
S자 형성 커패시터 내의 보정 전류의 방향은 편향 전류와 동일한 방향 또는 역방향이 될 수 있는 것에 기인하여 가산 보정 또는 감산 보정이 이루어질 수 있음을 주목해야만 한다. 이러한 방식으로, 내측 핀쿠션 왜곡 또는 내측 배럴 왜곡 중 어느 하나의 왜곡에 대해서 보정을 행할 수 있다.
도 4는 음전압(V4')을 얻기 위해서 리트레이스 커패시터(C3)의 양단이 변압기(T1)를 사용하는 본 발명의 다른 실시예를 도시한다. 변조된 보정 전류(i2)의 포락선은 도 3e에 도시된 바와 같이 0으로 감소되고, 이 0으로부터 역위상으로 증가한다. 따라서, S자 형성 트레이스 커패시터(C23)에 있어서 편향 전류(i1)로부터 보정 전류(i2)를 감산한다. 이것에 의해, S자 형성 트레이스 커패시터(C23), 공진 회로(L1, C1) 및 리트레이스 커패시터(C3)의 소자의 값은 변압기(T1)를 설치함에 따라 더욱 작아지게 된다.
전술한 바와 같이, 본 발명은 외측 래스터 보정과 별도로 내측 래스터 보정량을 조정할 수 있다. 또한, 내측 래스터 보정 회로는 플라이백 변압기와 관계가 없기 때문에, 내측 래스터 보정은 디스플레이 장치의 스크린의 휘도 변화와 같은 플라이백 변압기의 부하 변화에 영향을 받지 않는다.
도 1a 내지 도 1f는 상이한 래스터 왜곡을 갖는 래스터 디스플레이와 상기 래스터 왜곡을 보정하기 위해서 필요한 S자 보정의 변화를 도시하는 도면.
도 2는 본 발명의 바람직한 일 실시예의 편향 회로를 개략적으로 도시하는 블록 회로도.
도 3a 내지 도 3o는 도 2에 도시된 회로의 복수의 지점에 있어서의 전류 파형과 전압 파형을 도시하는 도면.
도 4는 본 발명의 다른 실시예를 도시하는 도면.

Claims (13)

  1. a) S자 보정 트레이스 커패시터(C23)와 직렬로 결합된 편향 권선(LH)과, 이 일련의 조합이 리트레이스 커패시터(C22)의 양단에 결합되고;
    b) 편향 레이트의 제1 주파수의 입력 신호(synch)의 소스와;
    c) 상기 편향 권선(LH)에 결합되어 상기 입력 신호의 소스에 응답하여 상기 편향 권선(LH)에 트레이스 구간중에 트레이스 전류(i1)를 발생시키고 리트레이스 구간중에 리트레이스 전압(V2)을 발생시키는 편향 스위치(Q21)와;
    d) 제2 주파수의 변조 신호의 소스를 포함하는 래스터의 왜곡을 보정하는 편향 장치에 있어서,
    e) 상기 리트레이스 커패시터(C22)에 결합되어 상기 변조 신호의 함수로서 상기 리트레이스 커패시터(C22)의 전하를 변경하는 제1 래스터 왜곡 보정 스위치 회로 수단(Q20)과;
    f) 상기 S자 보정 트레이스 커패시터(C23)에 결합되며 상기 보조 신호의 함수로서 상기 S자 보정 트레이스 커패시터(C23)의 전하를 변경하는 제2 래스터 왜곡 보정 스위치 회로 수단(Q1)과;
    g) 상기 S자 보정 트레이스 커패시터(C23)로부터 상기 제2 래스터 왜곡 보정스위치 회로 수단(Q1)에 결합되는 공진 회로(L1, C1)를 포함하는 것을 특징으로 하는 편향 장치.
  2. 제1항에 있어서, 상기 제2 래스터 왜곡 보정 스위치 회로 수단(Q1)은 왜곡 보정 리트레이스 커패시터(C3)를 상기 공진 회로(L1, C1)와 직렬로 결합시키는 것인 편향 장치.
  3. 제2항에 있어서, 상기 제2 래스터 왜곡 보정 스위치 회로 수단(Q1)은 상기 왜곡 보정 리트레이스 커패시터(C3)의 양단에 결합되는 것인 편향 장치.
  4. 제2항에 있어서, 상기 제2 래스터 왜곡 보정 스위치 수단(Q1)은 [변압기(T1)를 통하여] 상기 왜곡 보정 리트레이스 커패시터(C3)의 양단에 결합된 것인 편향 장치.
  5. 제1항에 있어서, 상기 제2 래스터 왜곡 보정 스위치 수단(Q1)은 제어가능한 스위치를 포함하고, 상기 제2 래스터 왜곡 보정 스위치 수단(Q1)의 주전류전도 단자로부터 상기 제2 래스터 왜곡 보정 스위치 수단(Q1)의 제어 단자에 결합된 피드백수단(Q2, Q3, Q4, Q5, Q7)을 포함하는 것인 편향 장치.
  6. 제5항에 있어서, 상기 피드백 수단(Q2, Q3, Q4, Q5, Q7)은 트랜지스터 증폭기를 포함하는 것인 편향 장치.
  7. 제1항에 있어서, 상기 제1 래스터 왜곡 보정 스위치 회로 수단(Q20)은 외측 래스터 왜곡을 보정하는 것인 편향 장치.
  8. 제7항에 있어서, 편향 변압기(T20)를 포함하고, 상기 제1 래스터 왜곡 보정 스위치 회로 수단(Q20)은 상기 편향 변압기(T20)를 통하여 상기 편향 스위치(Q21)와 전원(+135V) 사이에 결합되는 것인 편향 장치.
  9. 제8항에 있어서, 상기 편향 레이트는 수평 편향 주파수이고, 상기 제1 래스터 왜곡 보정 스위치 회로 수단은 수직 편향 함수로서 제어되는 스위치(Q20)를 포함하는 것인 편향 장치.
  10. 제1항에 있어서, 상기 편향 레이트는 수평 편향 주파수이고, 상기 제2 주파수는 수직 편향 주파수와 관련된 것인 편향 장치.
  11. 제5항에 있어서, 제어 가능한 상기 제2 래스터 왜곡 보정 스위치 수단(Q1)의 양단에 결합된 왜곡 보정 리트레이스 커패시터(C3)를 포함하는 것인 편향 장치.
  12. 제5항에 있어서, 제어 가능한 상기 제2 래스터 왜곡 보정 스위치 수단(Q1)은 상기 트레이스 구간중에 전도성이고 상기 리트레이스 구간중에 비전도성인 것인 편향 장치.
  13. 제12항에 있어서, 제어 가능한 상기 제2 래스터 왜곡 보정 스위치 수단(Q1)은 상기 리트레이스 구간의 전반부의 절반중에 가변 시점에서 비전도성으로 되는 것인 편향 장치.
KR1019950000935A 1994-01-25 1995-01-20 내측래스터왜곡보정회로 KR100374053B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
GB9401364.6 1994-01-25
GB9401364A GB9401364D0 (en) 1994-01-25 1994-01-25 Deflection circuits with distortion correction

Publications (2)

Publication Number Publication Date
KR950035298A KR950035298A (ko) 1995-12-30
KR100374053B1 true KR100374053B1 (ko) 2003-04-26

Family

ID=10749264

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019950000935A KR100374053B1 (ko) 1994-01-25 1995-01-20 내측래스터왜곡보정회로

Country Status (10)

Country Link
US (1) US5661375A (ko)
EP (1) EP0664644B1 (ko)
JP (1) JPH07264433A (ko)
KR (1) KR100374053B1 (ko)
CN (1) CN1076922C (ko)
DE (1) DE69518257T2 (ko)
GB (1) GB9401364D0 (ko)
MY (1) MY115331A (ko)
SG (1) SG45245A1 (ko)
TW (1) TW365084B (ko)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE69711783D1 (de) * 1996-08-07 2002-05-16 Victor Company Of Japan Horizontale S-Form-Korrektionsschaltung
FR2775549B1 (fr) * 1998-02-27 2000-03-31 Thomson Multimedia Sa Procede de correction de deformation d'image et dispositif mettant en oeuvre ce procede
EP1042780B1 (en) 1998-06-05 2004-08-04 Koninklijke Philips Electronics N.V. A deflection correction
US6621240B2 (en) * 2001-03-29 2003-09-16 Thomson Licensing S.A. Centering circuit
US6586895B2 (en) * 2001-05-08 2003-07-01 Thomson Licensing S.A. Raster distortion correction circuit
US6605909B2 (en) 2001-08-10 2003-08-12 Thomson Licensing S.A. Dynamic horizontal linearity correction
EP1713251A1 (en) * 2005-04-15 2006-10-18 TTE Germany GmbH Raster distortion correction circuit

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0332091A2 (en) * 1988-03-10 1989-09-13 Rca Licensing Corporation Raster distortion corrected deflection circuit

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SE8405770L (sv) * 1983-11-25 1985-05-26 Rca Corp Krets for korrigering av distorsion i televisionsraster
US4533855A (en) * 1983-12-16 1985-08-06 Rca Corporation Switched capacitor S-correction circuit
PT84306B (pt) * 1986-02-27 1989-10-04 Gen Electric Dispositivo de deflexao
GB8604865D0 (en) * 1986-02-27 1986-04-03 Rca Corp Raster correction circuit
US5115171A (en) * 1991-01-04 1992-05-19 Rca Licensing Corporation Raster distortion correction circuit
GB9124745D0 (en) * 1991-11-21 1992-01-15 Rca Thomson Licensing Corp Inside barrel correction

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0332091A2 (en) * 1988-03-10 1989-09-13 Rca Licensing Corporation Raster distortion corrected deflection circuit

Also Published As

Publication number Publication date
DE69518257D1 (de) 2000-09-14
KR950035298A (ko) 1995-12-30
EP0664644B1 (en) 2000-08-09
SG45245A1 (en) 1998-01-16
MY115331A (en) 2003-05-31
US5661375A (en) 1997-08-26
TW365084B (en) 1999-07-21
EP0664644A3 (en) 1995-08-16
CN1114484A (zh) 1996-01-03
EP0664644A2 (en) 1995-07-26
CN1076922C (zh) 2001-12-26
DE69518257T2 (de) 2000-12-21
JPH07264433A (ja) 1995-10-13
GB9401364D0 (en) 1994-03-23

Similar Documents

Publication Publication Date Title
EP0146345B1 (en) Switched capacitor s-correction circuit
US4687972A (en) Raster distortion correction circuitry for a video display apparatus that includes a square-planar picture tube
KR940001826B1 (ko) 래스터 왜곡 보정회로
US5475286A (en) Deflection waveform correction circuit
US4101814A (en) Side pincushion distortion correction circuit
EP0240141B1 (en) S-correction circuit for a video display
KR100374053B1 (ko) 내측래스터왜곡보정회로
US5194784A (en) Raster correction circuit
US4859915A (en) Line deflection circuit with dynamic S correction
US4868464A (en) Linearity correction circuit for television receiver
CA1111552A (en) Side pincushion correction circuit
US4423358A (en) Horizontal deflection circuit with linearity correction
US5949201A (en) Horizontal linearity correcting circuit
JPH05110888A (ja) 偏向歪補正回路
US3962602A (en) Side pincushion correction system
JP3366327B2 (ja) 陰極線管のスクリーン上の幾何学ひずみを補正する方法および装置
EP1135927B1 (en) Dynamic s-correction
KR100499991B1 (ko) 래스터보정을갖는수평편향회로
US6218791B1 (en) Deflection correction
EP0487795A1 (en) Linearity correction apparatus
US6320332B1 (en) Raster distortion correction circuit
USRE30271E (en) Side pincushion correction system
JPH11317884A (ja) 水平偏向回路

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20090209

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee