JPH05107317A - 集積回路試験装置 - Google Patents
集積回路試験装置Info
- Publication number
- JPH05107317A JPH05107317A JP3298105A JP29810591A JPH05107317A JP H05107317 A JPH05107317 A JP H05107317A JP 3298105 A JP3298105 A JP 3298105A JP 29810591 A JP29810591 A JP 29810591A JP H05107317 A JPH05107317 A JP H05107317A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- output
- logical value
- circuit
- terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
(57)【要約】
【目的】 集積回路を実際の使用状態と同様な試験条件
で試験することによって正確な良否判定を行うことがで
きるともに、試験時間を短縮することのできる優れた集
積回路試験装置を実現する。 【構成】 ドットマトリクス型液晶ディスプレイ駆動用
集積回路２におけるコモン端子とセグメント端子の二つ
の出力端子からの信号をオペアンプ３3に入力して電位
差を求め、これを論理値変換回路４の２個のコンパレー
タ３1，３2の非反転入力端子にそれぞれ入力する。この
論理値変換回路４からの論理値出力について、論理値判
定回路５がマイクロプロセッサ等から出力される期待値
と合致するか否かを、ストローブ信号に応じて時分割的
に比較判定してマイクロプロセッサ等に判定結果を出力
する。比較判定回路６は論理値変換回路４と論理値判定
回路５とから構成される。
で試験することによって正確な良否判定を行うことがで
きるともに、試験時間を短縮することのできる優れた集
積回路試験装置を実現する。 【構成】 ドットマトリクス型液晶ディスプレイ駆動用
集積回路２におけるコモン端子とセグメント端子の二つ
の出力端子からの信号をオペアンプ３3に入力して電位
差を求め、これを論理値変換回路４の２個のコンパレー
タ３1，３2の非反転入力端子にそれぞれ入力する。この
論理値変換回路４からの論理値出力について、論理値判
定回路５がマイクロプロセッサ等から出力される期待値
と合致するか否かを、ストローブ信号に応じて時分割的
に比較判定してマイクロプロセッサ等に判定結果を出力
する。比較判定回路６は論理値変換回路４と論理値判定
回路５とから構成される。
Description
【０００１】
【産業上の利用分野】本発明は、液晶ディスプレイを駆
動する集積回路等を検査するための、いわゆるＩＣテス
ターと称される集積回路試験装置に係り、特に集積回路
等を実際の使用状態と同様な試験条件で試験することに
よって正確な良否判定が行えるとともに、試験時間を短
縮することのできる優れた集積回路試験装置に関する。
動する集積回路等を検査するための、いわゆるＩＣテス
ターと称される集積回路試験装置に係り、特に集積回路
等を実際の使用状態と同様な試験条件で試験することに
よって正確な良否判定が行えるとともに、試験時間を短
縮することのできる優れた集積回路試験装置に関する。
【０００２】
【従来の技術】従来、ＩＣ、ＬＳＩ等のデバイスにあっ
ては、製造最終工程や機器に組込む前に正常に駆動する
か否かについて１個ずつ検査している。そして、上記デ
バイスの中でもドットマトリクス型液晶ディスプレイを
駆動する集積回路等にあっては、出力端子数が多く且つ
時分割的に極めて多くの組合せの出力信号が出力される
ことから集積回路試験装置により念入りに試験されてい
る。
ては、製造最終工程や機器に組込む前に正常に駆動する
か否かについて１個ずつ検査している。そして、上記デ
バイスの中でもドットマトリクス型液晶ディスプレイを
駆動する集積回路等にあっては、出力端子数が多く且つ
時分割的に極めて多くの組合せの出力信号が出力される
ことから集積回路試験装置により念入りに試験されてい
る。
【０００３】すなわち、図３に示す如く、上記ドットマ
トリクス型液晶ディスプレイ駆動用集積回路２を集積回
路試験装置１１に接続し、上記集積回路２の出力端子か
らの信号を２個のコンパレータ３1，３2からなる論理値
変換回路４に入力するとともに、この論理値変換回路４
から出力される論理値を論理値判定回路５に入力して判
定結果を得るものである。
トリクス型液晶ディスプレイ駆動用集積回路２を集積回
路試験装置１１に接続し、上記集積回路２の出力端子か
らの信号を２個のコンパレータ３1，３2からなる論理値
変換回路４に入力するとともに、この論理値変換回路４
から出力される論理値を論理値判定回路５に入力して判
定結果を得るものである。
【０００４】上記集積回路２から論理値変換回路４に出
力する信号は、任意の一つの出力端子とグランド端子間
の電位差による出力信号である。またコンパレータ３1
は、反転入力端子に高電位（Ｈｉｇｈ）と判定されるべ
き動作敷居値電圧（ＶＯＨ）を基準値として入力すると
ともに、非反転入力端子に集積回路２からの出力電圧を
入力する。そして、コンパレータ３2は、反転入力端子
に低電位（Ｌｏｗ）と判定されるべき動作敷居値電圧
（ＶＯＬ）を基準値として入力するとともに、非反転入
力端子に集積回路２からの出力電圧を入力する。
力する信号は、任意の一つの出力端子とグランド端子間
の電位差による出力信号である。またコンパレータ３1
は、反転入力端子に高電位（Ｈｉｇｈ）と判定されるべ
き動作敷居値電圧（ＶＯＨ）を基準値として入力すると
ともに、非反転入力端子に集積回路２からの出力電圧を
入力する。そして、コンパレータ３2は、反転入力端子
に低電位（Ｌｏｗ）と判定されるべき動作敷居値電圧
（ＶＯＬ）を基準値として入力するとともに、非反転入
力端子に集積回路２からの出力電圧を入力する。
【０００５】上記コンパレータ３1，３2の非反転入力端
子は、共通接続されており、集積回路２の出力電圧が動
作敷居値電圧（ＶＯＨ）よりも大なるときはコンパレー
タ３1，３2がともに論理値「１」を出力し、また集積回
路２の出力電圧が動作敷居値電圧（ＶＯＬ）よりも小な
るときはコンパレータ３1，３2がともに論理値「０」を
出力する。そして、集積回路２の出力電圧が動作敷居値
電圧（ＶＯＬ）と動作敷居値電圧（ＶＯＨ）と間の場合
には、コンパレータ３1は論理値「０」を出力し、コン
パレータ３2は論理値「１」を出力する。
子は、共通接続されており、集積回路２の出力電圧が動
作敷居値電圧（ＶＯＨ）よりも大なるときはコンパレー
タ３1，３2がともに論理値「１」を出力し、また集積回
路２の出力電圧が動作敷居値電圧（ＶＯＬ）よりも小な
るときはコンパレータ３1，３2がともに論理値「０」を
出力する。そして、集積回路２の出力電圧が動作敷居値
電圧（ＶＯＬ）と動作敷居値電圧（ＶＯＨ）と間の場合
には、コンパレータ３1は論理値「０」を出力し、コン
パレータ３2は論理値「１」を出力する。
【０００６】そして、論理値判定回路５は、コンパレー
タ３1，３2からなる論理値変換回路４からの信号が、図
示しないマイクロプロセッサ等から出力される期待値と
合致するか否かをストローブ信号（ｓｔｒｏｂｅ）に応
じて時分割的に判定し、この判定結果をマイクロプロセ
ッサ等に出力するものである。
タ３1，３2からなる論理値変換回路４からの信号が、図
示しないマイクロプロセッサ等から出力される期待値と
合致するか否かをストローブ信号（ｓｔｒｏｂｅ）に応
じて時分割的に判定し、この判定結果をマイクロプロセ
ッサ等に出力するものである。
【０００７】このようにして、集積回路２の全ての出力
端子において論理値出力が適正であるか否かについての
動作機能試験を行った後、今度は集積回路２の出力電圧
が液晶ディスプレイを駆動し得る電圧か否かを判定する
電圧試験を行っている。
端子において論理値出力が適正であるか否かについての
動作機能試験を行った後、今度は集積回路２の出力電圧
が液晶ディスプレイを駆動し得る電圧か否かを判定する
電圧試験を行っている。
【０００８】
【発明が解決しようとする課題】しかしながら、上記ド
ットマトリクス型液晶ディスプレイ駆動用集積回路にあ
っては、グランド端子と出力端子間の電位差による信号
で液晶ディスプレイを駆動するのではなく、出力端子中
のコモン端子（ドットマトリクスにおける段を駆動す
る）とセグメント端子（ドットマトリクスにおける桁を
駆動する）との電位差による信号で液晶ディスプレイを
駆動するものである。
ットマトリクス型液晶ディスプレイ駆動用集積回路にあ
っては、グランド端子と出力端子間の電位差による信号
で液晶ディスプレイを駆動するのではなく、出力端子中
のコモン端子（ドットマトリクスにおける段を駆動す
る）とセグメント端子（ドットマトリクスにおける桁を
駆動する）との電位差による信号で液晶ディスプレイを
駆動するものである。
【０００９】したがって、上述した従来の集積回路試験
装置は、コモン端子とセグメント端子との電位差による
信号の良否を判定するのに、グランド端子とコモン端子
との電位差、及びグランド端子とセグメント端子との電
位差として２度に分けて試験して、その結果を計算する
ことから、試験時間が長くかかるばかりでなく、例えば
動作機能試験において「否」となる集積回路が、電圧試
験においては「良」となる可能性があり、必ずしも判定
が正確とはいえないものであった。
装置は、コモン端子とセグメント端子との電位差による
信号の良否を判定するのに、グランド端子とコモン端子
との電位差、及びグランド端子とセグメント端子との電
位差として２度に分けて試験して、その結果を計算する
ことから、試験時間が長くかかるばかりでなく、例えば
動作機能試験において「否」となる集積回路が、電圧試
験においては「良」となる可能性があり、必ずしも判定
が正確とはいえないものであった。
【００１０】また、従来の集積回路試験装置は、動作機
能試験と電圧試験とは連続して行えないため、集積回路
の動作を一旦停止させるのであるが、集積回路の種類に
よっては一旦動作を停止するとその動作を保証し得ない
ものがあり、このような集積回路にあっては動作機能試
験を一旦停止して電圧試験を行うことは不可能であっ
た。
能試験と電圧試験とは連続して行えないため、集積回路
の動作を一旦停止させるのであるが、集積回路の種類に
よっては一旦動作を停止するとその動作を保証し得ない
ものがあり、このような集積回路にあっては動作機能試
験を一旦停止して電圧試験を行うことは不可能であっ
た。
【００１１】本発明は、上述の点に鑑み案出されたもの
で、集積回路を実際の使用状態と同様な試験条件で試験
することによって正確な良否判定が行えるとともに、試
験時間を短縮することのできる優れた集積回路試験装置
の実現を目的とする。
で、集積回路を実際の使用状態と同様な試験条件で試験
することによって正確な良否判定が行えるとともに、試
験時間を短縮することのできる優れた集積回路試験装置
の実現を目的とする。
【００１２】
【課題を解決するための手段】上述の目的を達成するた
め、本発明の集積回路試験装置は、集積回路に対して駆
動信号を出力し、この駆動信号に応じて出力される集積
回路の出力端子からの信号を比較判定回路にて良否判定
する集積回路試験装置において、上記比較判定回路に入
力する信号は、上記集積回路における二つの出力端子間
の電位差による出力信号としたことを特徴とするもので
ある。
め、本発明の集積回路試験装置は、集積回路に対して駆
動信号を出力し、この駆動信号に応じて出力される集積
回路の出力端子からの信号を比較判定回路にて良否判定
する集積回路試験装置において、上記比較判定回路に入
力する信号は、上記集積回路における二つの出力端子間
の電位差による出力信号としたことを特徴とするもので
ある。
【００１３】
【作用】比較判定回路に入力する信号を、集積回路にお
ける二つの出力端子間の電位差による出力信号としたこ
とで、ドットマトリクス型液晶ディスプレイ駆動用集積
回路の如く、コモン端子とセグメント端子との電位差に
よる信号で液晶ディスプレイを駆動する集積回路を、実
際の使用状態と同様な試験条件にて試験することができ
ることにより、正確な良否判定を行うことができる。
ける二つの出力端子間の電位差による出力信号としたこ
とで、ドットマトリクス型液晶ディスプレイ駆動用集積
回路の如く、コモン端子とセグメント端子との電位差に
よる信号で液晶ディスプレイを駆動する集積回路を、実
際の使用状態と同様な試験条件にて試験することができ
ることにより、正確な良否判定を行うことができる。
【００１４】また、従来の集積回路試験装置の如く、動
作機能試験と電圧試験とを２度に分けて行うことなく１
度でできることから、試験時間を短縮させることができ
るとともに、従来電圧試験を行う際に動作停止すること
で動作が保証されないことから正確な良否判定を行うこ
とのできなかった集積回路であっても正確な良否判定を
行うことができる。
作機能試験と電圧試験とを２度に分けて行うことなく１
度でできることから、試験時間を短縮させることができ
るとともに、従来電圧試験を行う際に動作停止すること
で動作が保証されないことから正確な良否判定を行うこ
とのできなかった集積回路であっても正確な良否判定を
行うことができる。
【００１５】
【実施例】図１は、本発明の集積回路試験装置を接続し
た状態を示す回路図である。図中１は本発明の集積回路
試験装置、２は集積回路試験装置１に接続されて試験さ
れるドットマトリクス型液晶ディスプレイ駆動用集積回
路であり、４は２個のコンパレータ３1，３2からなる論
理値変換回路、５は論理値変換回路４からの論理値が図
示しないマイクロプロセッサ等から出力される期待値と
合致するか否かを、ストローブ信号に応じて時分割的に
比較判定してマイクロプロセッサ等に判定結果を出力す
るする論理値判定回路、６は論理値変換回路４と論理値
判定回路５とからなる比較判定回路である。
た状態を示す回路図である。図中１は本発明の集積回路
試験装置、２は集積回路試験装置１に接続されて試験さ
れるドットマトリクス型液晶ディスプレイ駆動用集積回
路であり、４は２個のコンパレータ３1，３2からなる論
理値変換回路、５は論理値変換回路４からの論理値が図
示しないマイクロプロセッサ等から出力される期待値と
合致するか否かを、ストローブ信号に応じて時分割的に
比較判定してマイクロプロセッサ等に判定結果を出力す
るする論理値判定回路、６は論理値変換回路４と論理値
判定回路５とからなる比較判定回路である。
【００１６】上記集積回路２の出力端子中の任意のコモ
ン端子（ドットマトリクスにおける段を駆動する）と任
意のセグメント端子（ドットマトリクスにおける桁を駆
動する）の出力をそれぞれオペアンプ３3に入力する。
オペアンプ３3はこれらの電位差を、この値以上となる
と高電位（Ｈｉｇｈ）と判定されるべき動作敷居値電圧
（ＶＯＨ）を反転入力端子に入力するコンパレータ３1
と、この値以下となると低電位（Ｌｏｗ）と判定される
べき動作敷居値電圧（ＶＯＬ）を反転入力端子に入力す
るコンパレータ３2とのそれぞれの非反転入力端子に出
力する。
ン端子（ドットマトリクスにおける段を駆動する）と任
意のセグメント端子（ドットマトリクスにおける桁を駆
動する）の出力をそれぞれオペアンプ３3に入力する。
オペアンプ３3はこれらの電位差を、この値以上となる
と高電位（Ｈｉｇｈ）と判定されるべき動作敷居値電圧
（ＶＯＨ）を反転入力端子に入力するコンパレータ３1
と、この値以下となると低電位（Ｌｏｗ）と判定される
べき動作敷居値電圧（ＶＯＬ）を反転入力端子に入力す
るコンパレータ３2とのそれぞれの非反転入力端子に出
力する。
【００１７】そして、集積回路２のコモン端子とセグメ
ント端子との電位差が、動作敷居値電圧（ＶＯＨ）より
も大なるときはコンパレータ３1，３2がともに論理値
「１」を論理値判定回路５に出力し、また集積回路２の
出力電圧が動作敷居値電圧（ＶＯＬ）よりも小なるとき
はコンパレータ３1，３2がともに論理値「０」を論理値
判定回路５に出力する。
ント端子との電位差が、動作敷居値電圧（ＶＯＨ）より
も大なるときはコンパレータ３1，３2がともに論理値
「１」を論理値判定回路５に出力し、また集積回路２の
出力電圧が動作敷居値電圧（ＶＯＬ）よりも小なるとき
はコンパレータ３1，３2がともに論理値「０」を論理値
判定回路５に出力する。
【００１８】そして、論理値判定回路５は、コンパレー
タ３1，３2からなる論理値変換回路４からの信号が、図
示しないマイクロプロセッサ等から出力される期待値と
合致するか否かをストローブ信号に応じて時分割的に判
定し、合致する場合を「良」、合致しない場合を「否」
としてマイクロプロセッサ等に出力する。
タ３1，３2からなる論理値変換回路４からの信号が、図
示しないマイクロプロセッサ等から出力される期待値と
合致するか否かをストローブ信号に応じて時分割的に判
定し、合致する場合を「良」、合致しない場合を「否」
としてマイクロプロセッサ等に出力する。
【００１９】図２は、本発明の他の実施例を示し、コン
パレータ３1，３2とオペアンプ３3との間にスイッチ７
を設けることで、本発明の二つの出力端子間の電位差に
よる出力信号の良否を判定する試験モードと、従来の一
つの出力端子とグランド端子間の電位差による出力信号
の良否を判定する試験モードとを自在に切り替えられる
ものである。
パレータ３1，３2とオペアンプ３3との間にスイッチ７
を設けることで、本発明の二つの出力端子間の電位差に
よる出力信号の良否を判定する試験モードと、従来の一
つの出力端子とグランド端子間の電位差による出力信号
の良否を判定する試験モードとを自在に切り替えられる
ものである。
【００２０】尚、本実施例にあっては、集積回路試験装
置１で試験する集積回路をドットマトリクス型液晶ディ
スプレイ駆動用集積回路としたが、勿論出力端子間の電
位差による信号の良否を判定するのであるならばどのよ
うな集積回路であってもよいものである。
置１で試験する集積回路をドットマトリクス型液晶ディ
スプレイ駆動用集積回路としたが、勿論出力端子間の電
位差による信号の良否を判定するのであるならばどのよ
うな集積回路であってもよいものである。
【００２１】
【発明の効果】以上詳述の如く、本発明の集積回路試験
装置によれば、比較判定回路に入力する信号を、集積回
路における二つの出力端子間の電位差による出力信号と
したことで、ドットマトリクス型液晶ディスプレイ駆動
用集積回路の如く、コモン端子とセグメント端子との電
位差による信号で液晶ディスプレイを駆動する集積回路
を、実際の使用状態と同様な試験条件にて試験すること
ができることにより、正確な良否判定を行うことができ
る。
装置によれば、比較判定回路に入力する信号を、集積回
路における二つの出力端子間の電位差による出力信号と
したことで、ドットマトリクス型液晶ディスプレイ駆動
用集積回路の如く、コモン端子とセグメント端子との電
位差による信号で液晶ディスプレイを駆動する集積回路
を、実際の使用状態と同様な試験条件にて試験すること
ができることにより、正確な良否判定を行うことができ
る。
【００２２】また、従来の集積回路試験装置の如く、動
作機能試験と電圧試験とを２度に分けて行うことなく１
度でできることから、試験時間を短縮させることができ
るとともに、従来電圧試験を行う際に動作停止すること
で動作が保証されずに正確な良否判定が行えなかった集
積回路であっても正確な良否判定を行うことができるも
のである。
作機能試験と電圧試験とを２度に分けて行うことなく１
度でできることから、試験時間を短縮させることができ
るとともに、従来電圧試験を行う際に動作停止すること
で動作が保証されずに正確な良否判定が行えなかった集
積回路であっても正確な良否判定を行うことができるも
のである。
【図１】本発明の集積回路試験装置の一実施例を示す回
路図である。
路図である。
【図２】本発明の集積回路試験装置の他の実施例を示す
回路図である。
回路図である。
【図３】従来の集積回路試験装置を示す回路図である。
１ 集積回路試験装置 ２ 集積回路 ４ 論理値変換回路 ５ 論理値判定回路 ６ 比較判定回路
Claims (1)
- 【請求項１】 集積回路に対して駆動信号を出力し、こ
の駆動信号に応じて出力される集積回路の出力端子から
の信号を比較判定回路にて良否判定する集積回路試験装
置において、上記比較判定回路に入力する信号は、上記
集積回路における二つの出力端子間の電位差による出力
信号としたことを特徴とする集積回路試験装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3298105A JPH05107317A (ja) | 1991-10-18 | 1991-10-18 | 集積回路試験装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3298105A JPH05107317A (ja) | 1991-10-18 | 1991-10-18 | 集積回路試験装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH05107317A true JPH05107317A (ja) | 1993-04-27 |
Family
ID=17855225
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3298105A Pending JPH05107317A (ja) | 1991-10-18 | 1991-10-18 | 集積回路試験装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH05107317A (ja) |
-
1991
- 1991-10-18 JP JP3298105A patent/JPH05107317A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7159159B2 (en) | Circuit and method for adding parametric test capability to digital boundary scan | |
| US4862069A (en) | Method of in-circuit testing | |
| JPH05107317A (ja) | 集積回路試験装置 | |
| JPS645461B2 (ja) | ||
| JP2000221242A (ja) | 半導体試験装置 | |
| US5999013A (en) | Method and apparatus for testing variable voltage and variable impedance drivers | |
| JP4061533B2 (ja) | Ｉｃテスタ | |
| US5841965A (en) | System and method for automatically determining test point for DC parametric test | |
| JPS6329277A (ja) | 論理集積回路の試験装置 | |
| JP3598643B2 (ja) | 半導体集積回路測定装置および半導体集積回路装置 | |
| KR0140439B1 (ko) | 반도체 디바이스 검사장비의 핀카드 구조 | |
| JP2003098221A (ja) | 半導体装置、半導体装置の試験方法及び半導体装置の試験装置 | |
| JP2944307B2 (ja) | Ａ／ｄコンバータの非直線性の検査方法 | |
| JPS62237367A (ja) | ハイ・インピ−ダンス機能素子を備えた論理回路の測定装置 | |
| JPH0511015A (ja) | 半導体集積回路のテスト回路 | |
| JP2983109B2 (ja) | 抵抗検査装置 | |
| JPH07183346A (ja) | 半導体テスト装置 | |
| JP2963234B2 (ja) | 高速デバイス試験方法 | |
| JPH0465144A (ja) | 半導体試験装置 | |
| JPH07198795A (ja) | 入出力バッファテスト回路 | |
| JPS61156828A (ja) | 半導体装置 | |
| JPH10112651A (ja) | ディジタルテスタを用いたｄ／ａ変換器の検査方法 | |
| JPH10288650A (ja) | 半導体集積回路 | |
| JPH06289104A (ja) | Ｉｃ検査装置 | |
| JPH04366777A (ja) | 論理集積回路の入力閾値電圧測定方法および入力閾値電圧特性の良・不良判定方法 |