JPH0497549A - 樹脂封止型半導体装置 - Google Patents
樹脂封止型半導体装置Info
- Publication number
- JPH0497549A JPH0497549A JP2216084A JP21608490A JPH0497549A JP H0497549 A JPH0497549 A JP H0497549A JP 2216084 A JP2216084 A JP 2216084A JP 21608490 A JP21608490 A JP 21608490A JP H0497549 A JPH0497549 A JP H0497549A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- resin
- semiconductor device
- sealed semiconductor
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 10
- 229920005989 resin Polymers 0.000 abstract description 7
- 239000011347 resin Substances 0.000 abstract description 7
- 230000003071 parasitic effect Effects 0.000 abstract description 6
- 238000007789 sealing Methods 0.000 abstract description 6
- 239000008188 pellet Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
- H01L2924/1815—Shape
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は樹脂封止型半導体装置に関し、特に超高周波用
の樹脂封止型半導体装置に関する。
の樹脂封止型半導体装置に関する。
第3図(a)は従来の樹脂封止型トランジスタの平面図
、第3図(b)は第3図(a)のX−X線断面図である
。
、第3図(b)は第3図(a)のX−X線断面図である
。
放熱板を兼ねるコレクタリード3の幅広部にトランジス
タベレット4を搭載し、トランジスタベレットのベース
電極、エミッタ電極をそれぞれベースリード6、エミッ
タリード2とボンディングワイヤ5−1.5−2で結線
し、樹脂封止している。
タベレット4を搭載し、トランジスタベレットのベース
電極、エミッタ電極をそれぞれベースリード6、エミッ
タリード2とボンディングワイヤ5−1.5−2で結線
し、樹脂封止している。
上述した従来の樹脂封止型半導体装1ではリード間を封
止樹脂で充填しているが、この封止樹脂として多用され
ているエポキシ樹脂の比誘電率が3.5〜5.0と大き
いのでリード間、特にベースリードとコレクタリード間
に寄生容量を持ち高周波特性を悪化させるという欠点が
ある。
止樹脂で充填しているが、この封止樹脂として多用され
ているエポキシ樹脂の比誘電率が3.5〜5.0と大き
いのでリード間、特にベースリードとコレクタリード間
に寄生容量を持ち高周波特性を悪化させるという欠点が
ある。
本発明は、複数のリードを備えた樹脂封止型半導体装置
において、隣接する前記リード間に低誘電率領域が設け
られているというものである。
において、隣接する前記リード間に低誘電率領域が設け
られているというものである。
次に本発明について図面を参照して説明する。
第1図(a)は本発明の第1の実施例である表面実装用
の樹脂封止型半導体装置の平面図、第1図(b)は第1
図(a)のX−X線断面図である。
の樹脂封止型半導体装置の平面図、第1図(b)は第1
図(a)のX−X線断面図である。
この実施例では、ベースリード6とコレクタリード3の
間に封止樹脂1aの裏面からコレクタリードの厚さと同
程度の渭7aを入れる等によって形成された空気層から
なる低比誘電率領域を設けている。これにより、ベース
リード・コレクタリード間の寄生容量を1/3〜1/2
程度に低減できる。
間に封止樹脂1aの裏面からコレクタリードの厚さと同
程度の渭7aを入れる等によって形成された空気層から
なる低比誘電率領域を設けている。これにより、ベース
リード・コレクタリード間の寄生容量を1/3〜1/2
程度に低減できる。
第2図(a)は本発明の第2の実施例を示す平面図、第
2図(b)は第2図(a)のX−X線断面図である。
2図(b)は第2図(a)のX−X線断面図である。
この実施例は、ベースリード6とコレクタリード3の間
だけでなくエミッタリード2のコレクタリード3との間
にそれぞれ溝7b−1,7b−2が設けられている。又
、これらの溝は機械的強度の低下を防ぐため封止樹脂1
bを完全には横断していない。パッケージによるコレク
タ・ベース間及びコレクタ・エミッタ間両方の寄生容量
の低減を図っているなめ更に高周波特性が向上できると
いう利点がある。
だけでなくエミッタリード2のコレクタリード3との間
にそれぞれ溝7b−1,7b−2が設けられている。又
、これらの溝は機械的強度の低下を防ぐため封止樹脂1
bを完全には横断していない。パッケージによるコレク
タ・ベース間及びコレクタ・エミッタ間両方の寄生容量
の低減を図っているなめ更に高周波特性が向上できると
いう利点がある。
〔発明の効果〕
以上説明したように本発明は隣接するリード間に低誘電
率領域を設けることによりパッケージ寄生容量の低減が
でき、半導体装置の高周波特性を向上できる効果がある
。
率領域を設けることによりパッケージ寄生容量の低減が
でき、半導体装置の高周波特性を向上できる効果がある
。
第1図(a)は本発明の第1の実施例の平面図、第1図
(b)は第1図(a)のX−X線断面図、第2図(a)
は第2の実施例の平面図、第2図(b)は第2図(a)
のX−X線断面図、第3図(a)は従来例の平面図、第
3図(b)は第3図(a>のX−X線断面図である。 1、la、lb・・・封止樹脂、2・・・エミッタリー
ド、3・・・コレクタリード、4・・・トランジスタペ
レット、5−1.5−2・・・ボンディングワイヤ、6
・・・ベースリード、7 a 、 7 b −1、7
b 2−溝。
(b)は第1図(a)のX−X線断面図、第2図(a)
は第2の実施例の平面図、第2図(b)は第2図(a)
のX−X線断面図、第3図(a)は従来例の平面図、第
3図(b)は第3図(a>のX−X線断面図である。 1、la、lb・・・封止樹脂、2・・・エミッタリー
ド、3・・・コレクタリード、4・・・トランジスタペ
レット、5−1.5−2・・・ボンディングワイヤ、6
・・・ベースリード、7 a 、 7 b −1、7
b 2−溝。
Claims (1)
- 複数のリードを備えた樹脂封止型半導体装置において、
隣接する前記リード間に低誘電率領域が設けられている
ことを特徴とする樹脂封止型半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2216084A JPH0497549A (ja) | 1990-08-16 | 1990-08-16 | 樹脂封止型半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2216084A JPH0497549A (ja) | 1990-08-16 | 1990-08-16 | 樹脂封止型半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0497549A true JPH0497549A (ja) | 1992-03-30 |
Family
ID=16683001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2216084A Pending JPH0497549A (ja) | 1990-08-16 | 1990-08-16 | 樹脂封止型半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0497549A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019187183A1 (ja) * | 2018-03-29 | 2019-10-03 | アオイ電子株式会社 | 半導体装置 |
-
1990
- 1990-08-16 JP JP2216084A patent/JPH0497549A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2019187183A1 (ja) * | 2018-03-29 | 2019-10-03 | アオイ電子株式会社 | 半導体装置 |
JP2019176066A (ja) * | 2018-03-29 | 2019-10-10 | アオイ電子株式会社 | 半導体装置 |
CN111937142A (zh) * | 2018-03-29 | 2020-11-13 | 青井电子株式会社 | 半导体装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6118176A (en) | Stacked chip assembly utilizing a lead frame | |
US5103283A (en) | Packaged integrated circuit with in-cavity decoupling capacitors | |
JPH07312405A (ja) | 半導体装置 | |
JP2871041B2 (ja) | 半導体装置 | |
JP2905609B2 (ja) | 樹脂封止型半導体装置 | |
JPH0497549A (ja) | 樹脂封止型半導体装置 | |
JP2908350B2 (ja) | 半導体装置 | |
US3471752A (en) | Semiconductor device with an insulating body interposed between a semiconductor element and a part of a casing | |
JPH0590486A (ja) | 半導体装置 | |
JPS60154652A (ja) | 半導体装置 | |
JPH0521694A (ja) | 半導体装置 | |
JPH0621319A (ja) | 半導体装置用リードフレーム | |
JP2963952B2 (ja) | 半導体装置 | |
KR20010058586A (ko) | 반도체패키지 및 이를 이용한 실장방법 | |
JPH04207062A (ja) | 半導体装置 | |
JPH0432761Y2 (ja) | ||
JPS6354736A (ja) | 半導体装置 | |
JP3670863B2 (ja) | 半導体装置 | |
KR940002445B1 (ko) | 반도체 리이드 프레임 | |
JP2629461B2 (ja) | 樹脂封止形半導体装置 | |
JPH0717159Y2 (ja) | 樹脂封止型半導体装置 | |
JPH06232180A (ja) | 半導体装置 | |
JPH11121677A (ja) | 樹脂封止型半導体装置 | |
JPH02112242A (ja) | 半導体装置 | |
JPS63198341A (ja) | 半導体装置 |