JPH0494536A - レジストパターンの形成方法 - Google Patents
レジストパターンの形成方法Info
- Publication number
- JPH0494536A JPH0494536A JP21242790A JP21242790A JPH0494536A JP H0494536 A JPH0494536 A JP H0494536A JP 21242790 A JP21242790 A JP 21242790A JP 21242790 A JP21242790 A JP 21242790A JP H0494536 A JPH0494536 A JP H0494536A
- Authority
- JP
- Japan
- Prior art keywords
- opening
- forming
- resist pattern
- side wall
- narrowed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000015572 biosynthetic process Effects 0.000 title description 3
- 238000000034 method Methods 0.000 claims abstract description 27
- 239000000758 substrate Substances 0.000 claims abstract description 14
- 238000005530 etching Methods 0.000 claims abstract description 10
- 239000011248 coating agent Substances 0.000 claims description 11
- 238000000576 coating method Methods 0.000 claims description 11
- 239000000463 material Substances 0.000 claims description 10
- 238000007740 vapor deposition Methods 0.000 claims description 8
- 238000010030 laminating Methods 0.000 claims description 3
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 10
- 238000001459 lithography Methods 0.000 abstract description 10
- 229920002120 photoresistant polymer Polymers 0.000 abstract description 9
- 229910052681 coesite Inorganic materials 0.000 abstract description 5
- 229910052906 cristobalite Inorganic materials 0.000 abstract description 5
- 239000000377 silicon dioxide Substances 0.000 abstract description 5
- 235000012239 silicon dioxide Nutrition 0.000 abstract description 5
- 229910052682 stishovite Inorganic materials 0.000 abstract description 5
- 229910052905 tridymite Inorganic materials 0.000 abstract description 5
- 230000003287 optical effect Effects 0.000 abstract 1
- 238000001020 plasma etching Methods 0.000 description 9
- 238000005516 engineering process Methods 0.000 description 5
- KRHYYFGTRYWZRS-UHFFFAOYSA-N Fluorane Chemical compound F KRHYYFGTRYWZRS-UHFFFAOYSA-N 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 3
- 238000004026 adhesive bonding Methods 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000010894 electron beam technology Methods 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- -1 SiN Chemical class 0.000 description 1
- 239000000853 adhesive Substances 0.000 description 1
- 230000001070 adhesive effect Effects 0.000 description 1
- 238000005229 chemical vapour deposition Methods 0.000 description 1
- 230000008020 evaporation Effects 0.000 description 1
- 238000001704 evaporation Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 150000004767 nitrides Chemical class 0.000 description 1
- 238000000992 sputter etching Methods 0.000 description 1
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔概要〕
レジストパターンの形成方法に係り、特に、半導体基板
に集積回路を形成するためのレジストバターンの形成方
法に関し。
に集積回路を形成するためのレジストバターンの形成方
法に関し。
リソグラフィ技術で形成されるレジストパターンよりも
微細なレジストパターンを得ることを目的とし。
微細なレジストパターンを得ることを目的とし。
基板上に下層レジスト層、中間層、上層レジスト層をこ
の順に積層する第一の工程と、該上層レジスト層に開孔
を形成する第二の工程と、該開孔の側面に側壁を形成し
て２幅の狭められた開孔を形成する第三の工程と、該幅
の狭められた開孔から該下層レジスト層を異方的にエツ
チングして除去する第四の工程とを有し、該基板上に該
幅の狭められた開孔を転写したレジストパターンを形成
するレジストパターンの形成方法により構成する。
の順に積層する第一の工程と、該上層レジスト層に開孔
を形成する第二の工程と、該開孔の側面に側壁を形成し
て２幅の狭められた開孔を形成する第三の工程と、該幅
の狭められた開孔から該下層レジスト層を異方的にエツ
チングして除去する第四の工程とを有し、該基板上に該
幅の狭められた開孔を転写したレジストパターンを形成
するレジストパターンの形成方法により構成する。
また、前記第三の工程は、全面に等方的に被膜を形成し
た後、該被膜を異方的にエツチングし。
た後、該被膜を異方的にエツチングし。
前記開孔の側面に側壁を形成する工程であるレジストパ
ターンの形成方法により構成する。
ターンの形成方法により構成する。
また、前記第三の工程は、前記開孔から前記中間層を逆
スパッタし、該開孔の側面に中間層材の側壁を形成する
工程であるレジストパターンの形成方法により構成する
。
スパッタし、該開孔の側面に中間層材の側壁を形成する
工程であるレジストパターンの形成方法により構成する
。
また、前記第三の工程は、斜め蒸着により該開孔の側面
に蒸着材の側壁を形成する工程であるレジストパターン
の形成方法により構成する。
に蒸着材の側壁を形成する工程であるレジストパターン
の形成方法により構成する。
本発明はレジストパターンの形成方法に係り。
特に、半導体基板に集積回路を形成するためのレジスト
パターンの形成方法に関する。
パターンの形成方法に関する。
集積回路の製造工程においては、より微細なレジストパ
ターンの形成に対する要求が強い。
ターンの形成に対する要求が強い。
従来のりソグラフィ技術では、光を用いてステッパによ
り、０．５μｍ程度のパターン形成か可能になっている
が、これ以上に微細なパターンについては紫外線やＸ線
、電子線等を用いる技術によらねばならない。このよう
な技術で微細なパターンが形成できたとしても、リソグ
ラフィ技術で形成されたパターンを、後のプロセスによ
ってより微細化する技術かやはり要求される。
り、０．５μｍ程度のパターン形成か可能になっている
が、これ以上に微細なパターンについては紫外線やＸ線
、電子線等を用いる技術によらねばならない。このよう
な技術で微細なパターンが形成できたとしても、リソグ
ラフィ技術で形成されたパターンを、後のプロセスによ
ってより微細化する技術かやはり要求される。
本発明は、リソグラフィ技術で形成されたレジストパタ
ーンを、その後のプロセスにより、当初のパターンより
更に微細化する方法を提供することを目的とする。
ーンを、その後のプロセスにより、当初のパターンより
更に微細化する方法を提供することを目的とする。
第１図〜第３図は実施例Ｉ〜実施例■を説明するための
工程順断面図である。
工程順断面図である。
上記課題は、基板１上に下層レジスト層２．中間層３．
上層レジスト層４をこの順に積層する第一の工程と、該
上層レジスト層４に開孔５を形成する第二の工程と、該
開孔５の側面に側壁７を形成して９幅の狭められた開孔
５ａを形成する第三の工程と、該幅の狭められた開孔５
ａから該下層レジスト層２を異方的にエツチングして除
去する第四の工程とを有し、該基板ｌ上に該幅の狭めら
れた開孔５ａを転写したレジストパターンを形成するレ
ジストパターンの形成方法によって解決される。
上層レジスト層４をこの順に積層する第一の工程と、該
上層レジスト層４に開孔５を形成する第二の工程と、該
開孔５の側面に側壁７を形成して９幅の狭められた開孔
５ａを形成する第三の工程と、該幅の狭められた開孔５
ａから該下層レジスト層２を異方的にエツチングして除
去する第四の工程とを有し、該基板ｌ上に該幅の狭めら
れた開孔５ａを転写したレジストパターンを形成するレ
ジストパターンの形成方法によって解決される。
また、前記第三の工程は、全面に等方的に被膜６を形成
した後、該被膜６を異方的にエツチングし、前記開孔５
の側面に側壁７を形成して１幅の狭められた開孔５ａを
形成する工程であるレジストパターンの形成方法によっ
て解決される。
した後、該被膜６を異方的にエツチングし、前記開孔５
の側面に側壁７を形成して１幅の狭められた開孔５ａを
形成する工程であるレジストパターンの形成方法によっ
て解決される。
また、前記第三の工程は、前記開孔５から前記中間層３
を逆スパッタし、該開孔５の側面に中間層材の側壁７を
形成して１幅の狭められた開孔５ａを形成するレジスト
パターンの形成方法によって解決される。
を逆スパッタし、該開孔５の側面に中間層材の側壁７を
形成して１幅の狭められた開孔５ａを形成するレジスト
パターンの形成方法によって解決される。
また、前記第三の工程は、斜め蒸着により該開孔５の側
面に蒸着材の側壁７を形成して２幅の狭められた開孔５
ａを形成する工程であるレジストパターンの形成方法に
よって解決される。
面に蒸着材の側壁７を形成して２幅の狭められた開孔５
ａを形成する工程であるレジストパターンの形成方法に
よって解決される。
本発明では下層レジスト層２．中間層３．上層レジスト
層４がこの順に積層された３層構造を用いる。まず、上
層レジスト層４に通常のりソグラフィ技術で開孔５が形
成される。
層４がこの順に積層された３層構造を用いる。まず、上
層レジスト層４に通常のりソグラフィ技術で開孔５が形
成される。
次に、開孔５の側面に側壁７を形成することにより、開
孔５の幅を狭める。幅の狭められた開孔５ａから異方性
エツチングにより下層レジスト層２をエツチングすれば
９幅の狭められた開孔５ａを下層レジスト層２に転写す
ることができる。このようにすれば２通常のりソグラフ
ィ技術により形成したレジストパターンを、より微細化
することかできる。
孔５の幅を狭める。幅の狭められた開孔５ａから異方性
エツチングにより下層レジスト層２をエツチングすれば
９幅の狭められた開孔５ａを下層レジスト層２に転写す
ることができる。このようにすれば２通常のりソグラフ
ィ技術により形成したレジストパターンを、より微細化
することかできる。
開孔５の側面に側壁７を形成するには、全面に等方的に
被膜６を形成した後、該被膜６を異方的にエツチングし
、開孔５の側面に残すようにすればよい。また、開孔５
から中間層３を逆スパッタし、開孔５の側面に中間層材
の側壁７を形成するようにしてもよい。また、斜め蒸着
により開孔５の側面に蒸着材の側壁７を形成するように
してもよい。
被膜６を形成した後、該被膜６を異方的にエツチングし
、開孔５の側面に残すようにすればよい。また、開孔５
から中間層３を逆スパッタし、開孔５の側面に中間層材
の側壁７を形成するようにしてもよい。また、斜め蒸着
により開孔５の側面に蒸着材の側壁７を形成するように
してもよい。
第１図（ａ）〜（ｅ）は実施例工を説明するための工程
順断面図である。以下、これらの図を参照しなから説明
する。
順断面図である。以下、これらの図を参照しなから説明
する。
第１図（ａ）参照
Ｓｉ基板１上に厚さ８０００人のホトレジストの下層レ
ジスト層２．厚さ約３０００人の５ｉｎ２の中間層３．
厚さ２０００〜６０００人のホトレジストの上層レジス
ト層４をこの順に形成する。
ジスト層２．厚さ約３０００人の５ｉｎ２の中間層３．
厚さ２０００〜６０００人のホトレジストの上層レジス
ト層４をこの順に形成する。
上層レジスト層４に、リソグラフィ技術により幅０．５
μｍの溝状の開孔５を形成する。
μｍの溝状の開孔５を形成する。
第１図（ｂ）参照
光ＣＶＤ法により、厚さ約１０００人ｃ７） Ｓ ｌ
０２被膜６を全面に等方的に形成する。
０２被膜６を全面に等方的に形成する。
第１図（、ｃ）参照
ＳｉＯ□被膜６をＣＦ、を用いる反応性イオンエツチン
グ（ＲＩ Ｅ）等の異方性エツチングにより除去する。
グ（ＲＩ Ｅ）等の異方性エツチングにより除去する。
開孔５の側面には厚さ約１０００人の５ｉｎ２の側壁７
が形成される。従って２両側の側面から１０００人づつ
狭められた幅約０．３μｍの溝状の開孔５ａが形成され
る。
が形成される。従って２両側の側面から１０００人づつ
狭められた幅約０．３μｍの溝状の開孔５ａが形成され
る。
第１図（ｄ）参照
幅の狭められた開孔５ａから、ＣＦ４を用いるＲＩＥに
よりＳ ｉ Ｏ２の中間層３を除去し、続いて０２を用
いるＲＩＥによりホトレジストの下層レジスト層２を除
去する。この時、同時に上層レジスト層４も除去される
。これにより２幅の狭められた開孔５ａのパターンか下
層レジスト層２に転写される。
よりＳ ｉ Ｏ２の中間層３を除去し、続いて０２を用
いるＲＩＥによりホトレジストの下層レジスト層２を除
去する。この時、同時に上層レジスト層４も除去される
。これにより２幅の狭められた開孔５ａのパターンか下
層レジスト層２に転写される。
第１図（ｅ）参照
側壁７として残っているＳｉＯ□と、中間層３のＳｉＯ
□とをフッ酸によりエツチングして除去する。
□とをフッ酸によりエツチングして除去する。
このようにして、Ｓｉ基板ｌ上に幅の狭められたパター
ンを有するレジストパターンが形成された。
ンを有するレジストパターンが形成された。
上層レジストはホトレジストの他に電子線レジストでも
よく、また中間層の材料はＳｉＯ□のような酸化物の他
に、 ＳｉＮのような窒化物、 ＡＩ、 Ａｕのような
金属でもよい。
よく、また中間層の材料はＳｉＯ□のような酸化物の他
に、 ＳｉＮのような窒化物、 ＡＩ、 Ａｕのような
金属でもよい。
次に、実施例■について説明する。
第２図（ａ）〜（ｄ）は実施例■を説明するための工程
順断面図である。以下、これらの図を参照しながら説明
する。
順断面図である。以下、これらの図を参照しながら説明
する。
第２図（ａ）参照
この図は第１図（ａ）と同してあり、ここまでの工程は
実施例Ｉと同じである。
実施例Ｉと同じである。
第２図（ｂ）参照
次に２例えばＡｒ＋イオンを用いるイオンミリングによ
り、開孔５に露出する中間層の５ｉｎ２を逆スパッタし
て、開孔５の側面に付着させる。これにより中間層材の
側壁７ａか形成され１幅の狭められた開孔５ａが形成さ
れる。
り、開孔５に露出する中間層の５ｉｎ２を逆スパッタし
て、開孔５の側面に付着させる。これにより中間層材の
側壁７ａか形成され１幅の狭められた開孔５ａが形成さ
れる。
第２図（ｃ）参照
幅の狭められた開孔５ａから０２を用いるＲＩＥにより
ホトレジストの下層レジスト層２を除去する。この時、
同時に上層レジスト層４も除去される。これにより２幅
の狭められた開孔５ａのパターンが下層レジスト層２に
転写される。
ホトレジストの下層レジスト層２を除去する。この時、
同時に上層レジスト層４も除去される。これにより２幅
の狭められた開孔５ａのパターンが下層レジスト層２に
転写される。
第２図（ｄ）参照
側壁７ａとして残っている５１０２と、中間層３のＳｉ
Ｏ□とをフッ酸によりエツチングして除去する。
Ｏ□とをフッ酸によりエツチングして除去する。
このようにして、Ｓｉ基板１上に幅の狭められたパター
ンを有するレジストパターンが形成された。
ンを有するレジストパターンが形成された。
次に、実施例■について説明する。
第３図（ａ）〜（ｄ）は実施例■を説明するための工程
順断面図である。以下、これらの図を参照しながら説明
する。
順断面図である。以下、これらの図を参照しながら説明
する。
第３図（ａ）参照
この図は第１図（ａ）と同じであり、ここまでの工程は
実施例Ｉと同じである。
実施例Ｉと同じである。
第３図（ｂ）参照
例えば、斜め４５°方向からＡ１を真空蒸着し上層レジ
スト層４上及び開孔５の側面にともに厚さ約１０００人
のＡＩの被膜６ａを形成する。開孔５の底部に０．４μ
ｍ以下に幅の狭められた開孔５ａが形成される。
スト層４上及び開孔５の側面にともに厚さ約１０００人
のＡＩの被膜６ａを形成する。開孔５の底部に０．４μ
ｍ以下に幅の狭められた開孔５ａが形成される。
第３図（ｃ）参照
ＡＩ側壁７ｂにより幅の狭められた開孔５ａから。
ＣＦ４を用いるＲＩＥにより５ｉｎ２の中間層３を除去
し、続いて０２を用いるＲＩＥによりホトレジストの下
層レジスト層２を除去する。
し、続いて０２を用いるＲＩＥによりホトレジストの下
層レジスト層２を除去する。
第３図（ｄ）参照
ＡＩ被膜６ａをＣ１２を用いるエツチングにより除去す
る。次いて０□を用いるＲＩＥによりホトレジストの上
層レジスト層４を除去する。つづいて、ＣＦ４を用いる
ＲＩＥによりＳｉＯ２の中間層３を除去する。
る。次いて０□を用いるＲＩＥによりホトレジストの上
層レジスト層４を除去する。つづいて、ＣＦ４を用いる
ＲＩＥによりＳｉＯ２の中間層３を除去する。
このようにして、Ｓｉ基板１上に幅の狭められたパター
ンを有するレジストパターンが形成された。
ンを有するレジストパターンが形成された。
なお、斜め蒸着は開孔５の両側面に行うように方向を変
えて２回行うようにしてもよい。
えて２回行うようにしてもよい。
以上説明したように２本発明によれば９通常のりソグラ
フィ技術によりレジストパターンを形成し、その後のプ
ロセスにより微細化したレジストパターンを形成するこ
とかできる。
フィ技術によりレジストパターンを形成し、その後のプ
ロセスにより微細化したレジストパターンを形成するこ
とかできる。
本発明は集積回路の高集積化に寄与するものである。
第１図（ａ）〜（ｅ）は実施例■を説明するための工程
順断面図。 第２図（ａ）〜（ｄ）は実施例■を説明するための工程
順断面図。 第３図（ａ）〜（ｄ）は実施例■を説明するための工程
順断面図 である。 図において。 ｌは基板であってＳｉ基板。 ２は下層レジスト層。 ３ま中間層。 ４は上層レジスト層。 ５は開孔。 ５ａは幅の狭められた開孔。 ６は被膜であってＳｉＯ□被膜。 ６ａは被膜であってＡＩ被被膜 ７．７ａは側壁であってＳｉＯ□側壁。 ７ｂは側壁であってＡＩ側壁 を表す。 天゛距１列■Σ故明Ｔ″５ための工＋Ｔ）“旧断面図第
１図 寛永イクーＩＩＩ紀悦明Ｔ′５ための■稈１°哩断面図
渇ぢ つ 偶ａ
順断面図。 第２図（ａ）〜（ｄ）は実施例■を説明するための工程
順断面図。 第３図（ａ）〜（ｄ）は実施例■を説明するための工程
順断面図 である。 図において。 ｌは基板であってＳｉ基板。 ２は下層レジスト層。 ３ま中間層。 ４は上層レジスト層。 ５は開孔。 ５ａは幅の狭められた開孔。 ６は被膜であってＳｉＯ□被膜。 ６ａは被膜であってＡＩ被被膜 ７．７ａは側壁であってＳｉＯ□側壁。 ７ｂは側壁であってＡＩ側壁 を表す。 天゛距１列■Σ故明Ｔ″５ための工＋Ｔ）“旧断面図第
１図 寛永イクーＩＩＩ紀悦明Ｔ′５ための■稈１°哩断面図
渇ぢ つ 偶ａ
Claims (1)
- 【特許請求の範囲】 〔１〕基板（１）上に下層レジスト層（２）、中間層（
３）、上層レジスト層（４）をこの順に積層する第一の
工程と、 該上層レジスト層（４）に開孔（５）を形成する第二の
工程と、 該開孔（５）の側面に側壁（７）を形成して、幅の狭め
られた開孔（５ａ）を形成する第三の工程と、該幅の狭
められた開孔（５ａ）から該下層レジスト層（２）を異
方的にエッチングして除去する第四の工程とを有し、 該基板（１）上に該幅の狭められた開孔（５ａ）を転写
したレジストパターンを形成することを特徴とするレジ
ストパターンの形成方法。 〔２〕前記第三の工程は、全面に等方的に被膜（６）を
形成した後、該被膜（６）を異方的にエッチングし、前
記開孔（５）の側面に側壁（７）を形成して、幅の狭め
られた開孔（５ａ）を形成する工程であることを特徴と
する請求項１記載のレジストパターンの形成方法。 〔３〕前記第三の工程は、前記開孔（５）から前記中間
層（３）を逆スパッタし、該開孔（５）の側面に中間層
材の側壁（７）を形成して、幅の狭められた開孔（５ａ
）を形成する工程であることを特徴とする請求項１記載
のレジストパターンの形成方法。 〔４〕前記第三の工程は、斜め蒸着により該開孔（５）
の側面に蒸着材の側壁（７）を形成して、幅の狭められ
た開孔（５ａ）を形成する工程であることを特徴とする
請求項１記載のレジストパターンの形成方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21242790A JPH0494536A (ja) | 1990-08-10 | 1990-08-10 | レジストパターンの形成方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21242790A JPH0494536A (ja) | 1990-08-10 | 1990-08-10 | レジストパターンの形成方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0494536A true JPH0494536A (ja) | 1992-03-26 |
Family
ID=16622416
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21242790A Pending JPH0494536A (ja) | 1990-08-10 | 1990-08-10 | レジストパターンの形成方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0494536A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0661561A2 (en) * | 1993-12-27 | 1995-07-05 | Hitachi, Ltd. | Integrated optical waveguide device |
| US5677242A (en) * | 1995-01-13 | 1997-10-14 | Nec Corporation | Process of fabricating semiconductor integrated circuit device having small geometry contact by using spacer on photoresist mask |
| JP2010167782A (ja) * | 2009-01-21 | 2010-08-05 | Seagate Technology Llc | パターン・メディア用テンプレートおよびその製造方法 |
| JP2017163032A (ja) * | 2016-03-10 | 2017-09-14 | 東芝メモリ株式会社 | 半導体装置の製造方法 |
-
1990
- 1990-08-10 JP JP21242790A patent/JPH0494536A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| EP0661561A2 (en) * | 1993-12-27 | 1995-07-05 | Hitachi, Ltd. | Integrated optical waveguide device |
| EP0661561A3 (en) * | 1993-12-27 | 1995-09-20 | Hitachi Ltd | Integrated optical waveguide. |
| US5604835A (en) * | 1993-12-27 | 1997-02-18 | Hitachi, Ltd. | Integrated optical waveguide device |
| US5677242A (en) * | 1995-01-13 | 1997-10-14 | Nec Corporation | Process of fabricating semiconductor integrated circuit device having small geometry contact by using spacer on photoresist mask |
| JP2010167782A (ja) * | 2009-01-21 | 2010-08-05 | Seagate Technology Llc | パターン・メディア用テンプレートおよびその製造方法 |
| JP2017163032A (ja) * | 2016-03-10 | 2017-09-14 | 東芝メモリ株式会社 | 半導体装置の製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7825029B2 (en) | Method for the production of structured layers on substrates | |
| JP5100146B2 (ja) | 光学素子及び光学素子の製造方法 | |
| US8741550B2 (en) | Building up diffractive optics by structured glass coating | |
| JP2001223156A (ja) | フォトリソグラフィによる多層フォトレジストプロセス | |
| JPH0494536A (ja) | レジストパターンの形成方法 | |
| KR101015176B1 (ko) | 전사용마스크기판의 제조방법, 전사용마스크기판 및전사용마스크 | |
| JP3348564B2 (ja) | 誘電体キャパシタの製造方法 | |
| JPS63307739A (ja) | 半導体装置の製造方法 | |
| JP2745988B2 (ja) | フォトマスクの製造方法 | |
| JP3282207B2 (ja) | 透過型位相シフトマスクおよびその製造方法 | |
| JP2671369B2 (ja) | 半導体装置の製造方法 | |
| JP2809274B2 (ja) | 半導体装置の製造方法 | |
| JP2699389B2 (ja) | 半導体装置の製造方法 | |
| KR20030081051A (ko) | 전계 방출 소자와 그 제조 방법 | |
| JP2715813B2 (ja) | 微細パターン形成方法 | |
| JP3167398B2 (ja) | 半導体装置の製造方法 | |
| JPH03201530A (ja) | 微細孔の形成方法 | |
| JPS61289681A (ja) | 超伝導トンネル接合素子の製作方法 | |
| JPH0567611A (ja) | 半導体装置及びその製造方法 | |
| JPH04352427A (ja) | 配線形成方法 | |
| JPS6379325A (ja) | 半導体装置の製造方法 | |
| JPS63224370A (ja) | 半導体素子の製造方法 | |
| JPH0697156A (ja) | 半導体装置の製造方法 | |
| JPH1126429A (ja) | 半導体装置の製造方法 | |
| JPH07118553B2 (ja) | 電子ビーム直接描画用アライメントマークおよびその作製方法 |