JPS6379325A - 半導体装置の製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は半導体素子、磁気バブル素子などの作製法に係
り、特に微細な電極取り出し孔の形成法ＫｒＪＡする。

〔従来の技術〕

半導体素子の高集積化に伴い、＃子パターンの微細化が
要求されている。しかしこの要求に対し各種リングラフ
ィ法における実用的解像限界は、微細化の要求に十分対
応できるノベルには達していないのが現状である。特に
電極取り出し用のコンタクトホールの微細化が困難とな
ってきている。

さらに、たとえ微細なパターンが解像できても。

被加工基板のエツチングにより寸法が変化し、実質的に
は解像性能を十分に保持することが困難である。

また、素子の微細化と共に素子表面段差が増大、複雑化
し、絶縁膜平坦化を目的として被着した塗布ケイ素化合
物が素子表面溝部に厚く形成され。

熱処理等により亀裂（クラック）が発生する問題が生じ
る。このクラックは、配線の断線、ショート等を引きお
こし、素子歩留り低下の要因となつている。

なお、従来法に関連するものとして例えば、特開昭５９
−１０４６４２号、特開昭６０−７４４３７号。

特開昭５１−６９９８５号が挙げられる。

〔発明が解決しようとする問題点〕

上記従来技術によれば、リソグラフィにより得られたパ
ターン寸法は、被加工基板エツチングで寸法が変化し、
解像限界のレジストパターンを形成しても、被加工膜の
加工により寸法が大きくなり解像限界の寸法と実用する
ことが困難であった。

さらにＳＯＧ膜のクラック発生についても配慮がされて
おらず、素子の微細化、高集積化の障害となっていた。

本発明の目的は、リソグラフィの解像限界と越えた微細
なコンタクトホールを実用化することである。

〔問題点を解決するための手段〕

上記問題点？解決するために、本発明においては通常の
方法により電極取り出し孔を形成した後選択的に上記電
極取り出し孔の側壁および孔以外の領域に絶縁膜を形成
し、実効的な電極取り出し孔の寸法のｖｌＬ細化が達成
できる。すなわち、リングラフィで決まる最小加工寸法
に対し１寸法補正プロセスを付加することにより、実効
的に加工寸法の微細化が達成できる。

〔作用〕

本発明の特徴は第１の電極取り出し孔の内壁と孔以外の
領域に絶縁膜と自己整合的に残存させることに有り、前
記、内壁に形成した絶縁膜が実効的なｄＸ２の電極取り
出し孔の孔径を決める。また残存させる絶縁膜の厚さを
変えることにより孔径と変えることができる。孔以外の
領域に残存させた絶縁膜はＦ地に発生したクラック等と
補修する作用が有る。また下地にＳＯＧのようなフッ酸
系のエツチング液に耐性の小さい材料ヲ丈っている場合
は、上記絶縁膜が保護膜として作用する。

〔実施例〕

以下、本発明の一実施例を第１図により説明する。第１
図（ａ）に示すように、凹部２と有するシリコン基板１
上にＰＳＧ膜ｆフオスフオ・シリケートガラス）３を形
成した。しかる後、＠記ＰＥＧ膜３の表面の平坦化を目
的として、塗布ケイ素化合物（ＳＯＧ）４を被着した。

しかる後、ＳＯＧ膜４中の有機物の除去および焼成を目
的として通常の条件で熱処理を行った。その結果、凹部
２に対応する位置に亀裂（クラック）５が生じた。これ
はＳＯＧ［４が極部的に厚く形成されたため焼成による
膜収縮が大きくクラックが発生したものと思われる。し
かる後、第１図（ｂ）に示すように直径７の第１のコン
タクトホール８を通常の方法で形成し九。しかる後、Ｃ
ＶＩ）法により５ｉＯｚ膜６を全面に被着した。ここで
ｓｉＯ鵞膜６の膜厚はコンタクトホール８以外の部分の
膜厚１０に比べ１１ｇ１のコンタクトホール８内部の膜
厚１１は薄く形成された。このＳｉＱ　ｚ　ｄｉ　６の
膜厚比（膜厚１１／膜厚１０）は膜形成方法および、第
１のコンタクトホール８の径７と深さに依存する。特に
ホール径７が小さいほど膜厚が薄くなる１頃向を示し１
本実施例ではホール深さを１μｍ一定とした時、ホール
径１．４μｍ以下で膜厚比は１以下となつた。ここでは
特に、膜厚比は１以下にすることが必要である３ま九、
ここではＳ！Ｏｘ膜６の形成はＣＶＤ法を用いたが、こ
れに限らずスパッタ法、蒸着法など上記膜厚比１以下を
実現できればいかなる方法を用いても良い４、また５ｉ
０２膜６ばこれに限らず＋　Ｓ　ｈ　３　Ｎ４　ｔ　Ｐ
　Ｓ　Ｇ　　など絶縁膜であればいかなる材料を用いて
も良い。ここでクラック５はＳ！０ｚａ１６により埋ま
った。しかる後、第１図（Ｃ）に示すように、全面と異
方性のドライエツチング法により、第２のコンタクトホ
ール８′の底部のシリコン基板１が露出するまでエツチ
ングを行った。この結果、直径９のコンタクトホール８
′が形成できた。さらに、第２のコンタクトホール８′
の底部以外は絶縁膜６′で覆われているため、ＳＯＧの
露出部は無く、以後の薬品処理にも安定な構造が実現で
き九。ここで第２のコンタクトホール８′の径９はコン
タクトホールｇｌＩｌ壁に残存した？３縁模の厚さで決
まる。したがって、絶縁膜６の厚さを変えることにより
第１のコンタクトホール８の径７に対する第２のコンタ
クトホール８′の径９の差、すなわち寸法シフト量をコ
ントロールすることができる。

本実施例においてはコンタクトホール底部以外の領域に
絶縁膜を残す構造を示したが、これに限らず、本発明の
第１の効果である。実効的コンタクトホールの微細化と
実現するには、第１図（Ｃ）に示す構造が、第１のコン
タクトホール８の側壁のみに絶縁膜６′が残存した構造
にすれば良く、異方性ドライエツチングによる絶縁膜６
のエツチングｔを増やすことにより達成できる。さらに
、実効的コンタクトホールの微細化のみを実現するため
の実施例について以下説明する。

第２の実施例を第２図を用いて説明する。第２図（ａ）
に示すよりにシリコン基板１２上に４１の絶縁膜工３を
被着し、しかる後、第１のコンタクトホール１５ｆＩ：
通常方法で形成した。ここで絶縁膜１３は複数層で形成
することも可能である。しかる後、全面に絶縁膜１４を
減圧ＣＶＤ法により形成した。ここで特に重要な点は、
絶縁膜１４の被覆性であり、膜厚１７，１８．１９が等
しいことが理想である。したがって絶縁膜１４の形成は
減圧ＣＶＤ法に限らずプラズマＣＶ１）法などいかなる
方法を用いても良い。しかる後、８ｇ２図（ｂ）に示す
ように異方性のドライエツチングによす、絶縁［１４ｉ
全面エツチングし、第１のコンタクトホール１５のＩｊ
１１１壁に１択的に絶縁膜１４′を残存せしめた。以上
の工程により第１のコンタクトホール１５の径１６に比
べ、十分小さい第２のコンタクトホール径２１が形成で
きた。本実施例ではホール径１６を１μｍ一定として、
絶縁膜１４の膜厚１７を０．２μｍ、０．３μｍと変え
て、仕上りのホール径２１と測定した結果、膜厚０．２
μｍの時にホール＆２１ｉｊＯ，７μｍ、膜厚０．３ａ
ｍ（０時ホール径２１は０．５μｍとなり、大幅に微細
化が達成できた。

〔発明の効果〕

本発明によれば、いったん形成したコンタクトホールの
側壁あるいは側壁および上面に絶縁膜を自己整合的に選
択形成が可能であり、側壁に残存した絶縁膜が実効的な
コンタクトホール径の微小化に作用し、さらに上面に残
存した絶縁膜は下地層の保護する作用を有する。したが
って１本発明を用いることにより、リソグラフィの解像
限界以下の微細コンタクトホールが実用でき、素子の微
細化、高集積化が達成できる。

【図面の簡単な説明】

第１図および第２図はそれぞれ本発明の異なる実施例を
示す工程図である。 １．１２・・・シリコン基板、３・・・ＰＥＧ膜、４・
・・塗布ケイ素化合物、６・・・８ｉ０ｚ膜、１４・・
・絶縁１摸。 ８．１５・・・第１のコンタクトホール、８’、２０・
・・第２のコンタクトホール。 （Ｃ）

Claims (1)

1. 【特許請求の範囲】 １、電極取り出し孔を形成する工程と、全面に絶縁膜を
   形成する工程と、電極取り出し孔側壁、あるいは電極取
   り出し孔側壁および電極取り出し孔以外の領域に前記絶
   縁膜が選択的に残存するようにエッチングする工程を含
   むことを特徴とする半導体装置の製造方法。 ２、上記電極取り出し孔が、塗布ケイ素化合物（ＳＯＧ
   ：ＳｐｉｎｏｎＧｌａｓｓ）を含む多層絶縁膜に形成さ
   れていることを特徴とする特許請求の範囲第１項記載の
   半導体装置の製造方法。 ３、上記電極取り出し孔形成後に全面に形成する絶縁膜
   の膜厚が孔以外の領域に対し、孔内底部で薄く形成する
   ことを特徴とする特許請求の範囲第１項記載の半導体装
   置の製造方法。