JPH0488513A - 定電圧回路 - Google Patents
定電圧回路Info
- Publication number
- JPH0488513A JPH0488513A JP20581890A JP20581890A JPH0488513A JP H0488513 A JPH0488513 A JP H0488513A JP 20581890 A JP20581890 A JP 20581890A JP 20581890 A JP20581890 A JP 20581890A JP H0488513 A JPH0488513 A JP H0488513A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- transistor
- npn transistor
- collector
- base
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000001514 detection method Methods 0.000 claims description 8
- 229920006395 saturated elastomer Polymers 0.000 abstract description 7
- 238000010586 diagram Methods 0.000 description 4
- 230000003321 amplification Effects 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
Landscapes
- Continuous-Control Power Sources That Use Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は負荷に一定電圧を供給する定電圧回路に関する
ものである。
ものである。
第２図は従来の定電圧回路を示す回路図である。
同図において、１はＮＰＮ トランジスタ、２は正側が
ＮＰＮ トランジスタ１のコレクタに接続された電源、
３はカソードがＮＰＮ トランジスタ１のベース、アノ
ードが電源２の負側に接続された定電圧ダイオード、４
は一方がＮＰＮトランジスタ１のコレクタおよび電源２
の正側、他方がＮＰＮトランジスタ１のベースおよび定
電圧ダイオード３のカソードに接続された抵抗、５は一
方がＮＰＮトランジスタのエミッタ、他方が定電圧ダイ
オード３のアノードおよび電源２の負側に接続された負
荷である。
ＮＰＮ トランジスタ１のコレクタに接続された電源、
３はカソードがＮＰＮ トランジスタ１のベース、アノ
ードが電源２の負側に接続された定電圧ダイオード、４
は一方がＮＰＮトランジスタ１のコレクタおよび電源２
の正側、他方がＮＰＮトランジスタ１のベースおよび定
電圧ダイオード３のカソードに接続された抵抗、５は一
方がＮＰＮトランジスタのエミッタ、他方が定電圧ダイ
オード３のアノードおよび電源２の負側に接続された負
荷である。
次に動作について説明する。電源２の電圧をＶＢとし、
定電圧ダイオード３の導通電圧をＶ２１とすると、■、
がＶ２１より十分に高い場合、抵抗４を介して定電圧ダ
イオード３のカソードからアノードに電流が流れるので
、ＮＰＮ トランジスタ１のベース・エミッタ間の電圧
をＶｉＥＩとすると、負荷５の両端に発生する電圧■。
定電圧ダイオード３の導通電圧をＶ２１とすると、■、
がＶ２１より十分に高い場合、抵抗４を介して定電圧ダ
イオード３のカソードからアノードに電流が流れるので
、ＮＰＮ トランジスタ１のベース・エミッタ間の電圧
をＶｉＥＩとすると、負荷５の両端に発生する電圧■。
は次式によって表わすことができる。
Ｖｏ−Ｖｚｔ Ｖｌ）：Ｉ ・・・１１）次いで、■
、がＶＺＩより低く定電圧ダイオード３が非導通状態の
場合、抵抗４を介してＮＰＮトランジスタ１０ベースに
流れる電流をｆｉｌ＋、抵抗４の抵抗値をＲとすると、 ■。＝Ｖ、−Ｒ・■ゆＩ ＶＩＩＥＩ・・・・（２）
の式で表わすことができる。
、がＶＺＩより低く定電圧ダイオード３が非導通状態の
場合、抵抗４を介してＮＰＮトランジスタ１０ベースに
流れる電流をｆｉｌ＋、抵抗４の抵抗値をＲとすると、 ■。＝Ｖ、−Ｒ・■ゆＩ ＶＩＩＥＩ・・・・（２）
の式で表わすことができる。
さらに、負荷５の抵抗値をＲＬ、ＮＰＮトランジスタ１
の直流電流増幅率をβ１とすると、■。
の直流電流増幅率をβ１とすると、■。
は次式で表わすことができる。
従来の定電圧回路は以上のように構成されているので、
電源の電圧が下がって定電圧ダイオードが非導通の状態
において、出力電圧は、負荷が小さい（抵抗値ＲＬが小
さい）はど低い値になってしまうという問題があった。
電源の電圧が下がって定電圧ダイオードが非導通の状態
において、出力電圧は、負荷が小さい（抵抗値ＲＬが小
さい）はど低い値になってしまうという問題があった。
本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、定電圧ダイオードが非導通状態
になっても高い出力電圧を得ることができる定電圧回路
を得ることにある。
の目的とするところは、定電圧ダイオードが非導通状態
になっても高い出力電圧を得ることができる定電圧回路
を得ることにある。
このような目的を達成するために本発明は、ＮＰＮトラ
ンジスタのエミッタにコレクタ、コレクタにエミッタを
接続した並列接続ＰＮＰ トランジスタと、基準電圧源
の電圧が規定の電圧に達しているか否かを検出する検出
回路と、基準電圧源の電圧が規定の電圧に達していない
ときに検出回路の出力信号により並列接続ＰＮＰ トラ
ンジスタを駆動して飽和させる飽和回路とを設けるよう
にしたものである。
ンジスタのエミッタにコレクタ、コレクタにエミッタを
接続した並列接続ＰＮＰ トランジスタと、基準電圧源
の電圧が規定の電圧に達しているか否かを検出する検出
回路と、基準電圧源の電圧が規定の電圧に達していない
ときに検出回路の出力信号により並列接続ＰＮＰ トラ
ンジスタを駆動して飽和させる飽和回路とを設けるよう
にしたものである。
本発明による定電圧回路では、定電圧ダイオード非導通
時に並列接続ＰＮＰ トランジスタを飽和状態とし、電
源電圧とほぼ同じ電圧が出力される。
時に並列接続ＰＮＰ トランジスタを飽和状態とし、電
源電圧とほぼ同じ電圧が出力される。
以下、本発明の一実施例を図について説明する。
第１図は本発明による定電圧回路の一実施例を示す回路
図である。同図において、６はベースが定電圧ダイオー
ド３のアノード、エミッタが電源２の負側および負荷５
に接続されたＮＰＮトランジスタ、７はエミッタが電源
２の負側およびＮＰＮトランジスタ６のエミッタ並びに
負荷５、ベースがＮＰＮ トランジスタ６のコレクタに
接続されたＮＰＮ トランジスタ、８は一方がＮＰＮＩ
−ランジスタロのコレクタおよびＮＰＮ ｌ−ランジス
タフのベース、他方が抵抗４およびＮＰＮ トランジス
タ１のコレクタ並びに電源２の正側に接続された抵抗、
９はエミッタがＮＰＮ トランジスタ１のコレクタおよ
び電源２の正側および抵抗４並びに抵抗８、コレクタが
負荷５およびＮＰＮトランジスタ１のエミッタに接続さ
れたＰＮＰトランジスタ、１０は一方がＮＰＮトランジ
スタフのコレクタ、他方がＰＮＰ トランジスタ９のベ
ースに接続された抵抗である。第１図において、トラン
ジスタ６は検出回路を構成し、トランジスタ７は飽和回
路を構成する。また、トランジスタ９は並列接Ｖｔトラ
ンジスタである。
図である。同図において、６はベースが定電圧ダイオー
ド３のアノード、エミッタが電源２の負側および負荷５
に接続されたＮＰＮトランジスタ、７はエミッタが電源
２の負側およびＮＰＮトランジスタ６のエミッタ並びに
負荷５、ベースがＮＰＮ トランジスタ６のコレクタに
接続されたＮＰＮ トランジスタ、８は一方がＮＰＮＩ
−ランジスタロのコレクタおよびＮＰＮ ｌ−ランジス
タフのベース、他方が抵抗４およびＮＰＮ トランジス
タ１のコレクタ並びに電源２の正側に接続された抵抗、
９はエミッタがＮＰＮ トランジスタ１のコレクタおよ
び電源２の正側および抵抗４並びに抵抗８、コレクタが
負荷５およびＮＰＮトランジスタ１のエミッタに接続さ
れたＰＮＰトランジスタ、１０は一方がＮＰＮトランジ
スタフのコレクタ、他方がＰＮＰ トランジスタ９のベ
ースに接続された抵抗である。第１図において、トラン
ジスタ６は検出回路を構成し、トランジスタ７は飽和回
路を構成する。また、トランジスタ９は並列接Ｖｔトラ
ンジスタである。
以下動作につき説明する。電源２の電圧をＶ８とし、定
電圧ダイオード３導通時のカソード・アノード間電圧を
ＶＺＩとすると、■、がＶＺＩより十分に高い場合、抵
抗４を介して定電圧ダイオード３のカソードからアノー
ドに電流が流れるので、定電圧ダイオード３のカソード
・アノード間を圧はＶＺＩとなり、かっＮＰＮ トラン
ジスタロのベースは定電圧ダイオード３のアノードとつ
ながっているので、ＮＰＮ トランジスタロは、電源２
がら抵抗４および定電圧ダイオード３を介してベースに
電流が流れ込み、飽和状態になる。ＮＰＮ トランジス
タロのコレクタとＮＰＮ トランジスタフのベースはつ
ながっており、ＮＰＮ トランジスタ６のコレクタ・エ
ミッタ間飽和電圧がＮＰＮ トランジスタフのベース・
エミッタ間オン電圧より低くなると、ＮＰＮ トランジ
スタフのベースには電流が流れないので、ＮＰＮトラン
ジスタ７は遮断状態になる。ＰＮＰ トランジスタ９の
エミッタは抵抗ｌＯを介してＮＰＮ トランジスタ７の
コレクタにつながっているので、ＮＰＮトランジスタ７
が遮断状態となれば、ＰＮＰ ｌ−ランジスタ９のへ一
スから電流が流出することはなく、ＰＮＰトランジスタ
９は遮断状態になる。
電圧ダイオード３導通時のカソード・アノード間電圧を
ＶＺＩとすると、■、がＶＺＩより十分に高い場合、抵
抗４を介して定電圧ダイオード３のカソードからアノー
ドに電流が流れるので、定電圧ダイオード３のカソード
・アノード間を圧はＶＺＩとなり、かっＮＰＮ トラン
ジスタロのベースは定電圧ダイオード３のアノードとつ
ながっているので、ＮＰＮ トランジスタロは、電源２
がら抵抗４および定電圧ダイオード３を介してベースに
電流が流れ込み、飽和状態になる。ＮＰＮ トランジス
タロのコレクタとＮＰＮ トランジスタフのベースはつ
ながっており、ＮＰＮ トランジスタ６のコレクタ・エ
ミッタ間飽和電圧がＮＰＮ トランジスタフのベース・
エミッタ間オン電圧より低くなると、ＮＰＮ トランジ
スタフのベースには電流が流れないので、ＮＰＮトラン
ジスタ７は遮断状態になる。ＰＮＰ トランジスタ９の
エミッタは抵抗ｌＯを介してＮＰＮ トランジスタ７の
コレクタにつながっているので、ＮＰＮトランジスタ７
が遮断状態となれば、ＰＮＰ ｌ−ランジスタ９のへ一
スから電流が流出することはなく、ＰＮＰトランジスタ
９は遮断状態になる。
そこで、ＮＰＮトランジスタｌのベース・エミッタ間電
圧をＶＩ＋、 Ｎ Ｐ Ｎ トランジスタロのベース・
エミッタ間電圧をＶＩＥい負荷５の両端に発生する電圧
を■。とすると、Ｖｏは次式によって表わすことができ
る。
圧をＶＩ＋、 Ｎ Ｐ Ｎ トランジスタロのベース・
エミッタ間電圧をＶＩＥい負荷５の両端に発生する電圧
を■。とすると、Ｖｏは次式によって表わすことができ
る。
Ｖｏ＝Ｖｚ＋ ＋ ＶｌｌＥ＆ ＶＢＥ＋ ・・・・
・（４）次いで、■、がＶ２１より低く定電圧ダイオー
ド３が非導通状態の場合、ＮＰＮ トランジスタロは、
ベースに電流が流れ込まないので、遮断状態になる。す
ると、ＮＰＮ トランジスタフは抵抗８を介してベース
に電流が流れ込んで飽和状態になり、ＰＮＰ トランジ
スタ９は抵抗１ｏを介してベースからＮＰＮ トランジ
スタフのコレクタへ電流が流出するので、ＰＮＰ ｌ−
ランジスタ９は飽和状態になる。そこで、ＰＮＰトラン
ジスタ９のコレクタ・エミッタ間飽和電圧をＶｃＥ□１
．とすると、ｖｏは次式によって表わすことができる。
・（４）次いで、■、がＶ２１より低く定電圧ダイオー
ド３が非導通状態の場合、ＮＰＮ トランジスタロは、
ベースに電流が流れ込まないので、遮断状態になる。す
ると、ＮＰＮ トランジスタフは抵抗８を介してベース
に電流が流れ込んで飽和状態になり、ＰＮＰ トランジ
スタ９は抵抗１ｏを介してベースからＮＰＮ トランジ
スタフのコレクタへ電流が流出するので、ＰＮＰ ｌ−
ランジスタ９は飽和状態になる。そこで、ＰＮＰトラン
ジスタ９のコレクタ・エミッタ間飽和電圧をＶｃＥ□１
．とすると、ｖｏは次式によって表わすことができる。
Ｖｏ＝Ｖｓ ”ＣＥｓａｔｌ’ ＨＨＨ−（ｓ）なお
、上記実施例では、トランジスタ１，６７にＮＰＮ、
トランジスタ９にＰＮＰを設けたものを示したが、ト
ランジスタ１．６．７にＰＮＰ。
、上記実施例では、トランジスタ１，６７にＮＰＮ、
トランジスタ９にＰＮＰを設けたものを示したが、ト
ランジスタ１．６．７にＰＮＰ。
トランジスタ９にＮＰＮを設けても上記実施例と同様の
効果を奏することができる。
効果を奏することができる。
以上説明したように本発明は、ＮＰＮ トランジスタに
並列に接続した並列接続ＰＮＰ トランジスタと、基準
電圧源の電圧が規定の電圧に達しているか否かを検出す
る検出回路と、基準電圧源の電圧が規定の電圧に達して
いないときに検出回路の出力信号により並列接続ＰＮＰ
トランジスタを駆動して飽和させる飽和回路とを設け
るようにしたことにより、電源の電圧が低く基準電圧源
の電圧が規定の電圧に達していないときに電源電圧に近
い電圧を負荷に供給できるという効果がある。
並列に接続した並列接続ＰＮＰ トランジスタと、基準
電圧源の電圧が規定の電圧に達しているか否かを検出す
る検出回路と、基準電圧源の電圧が規定の電圧に達して
いないときに検出回路の出力信号により並列接続ＰＮＰ
トランジスタを駆動して飽和させる飽和回路とを設け
るようにしたことにより、電源の電圧が低く基準電圧源
の電圧が規定の電圧に達していないときに電源電圧に近
い電圧を負荷に供給できるという効果がある。
第１図は本発明による定電圧回路の一実施例を示す回路
図、第２図は従来の定電圧回路を示す回路図である。 １．６．７・・・ＮＰＮトランジスタ、９・・・ＰＮＰ
トランジスタ、２・・・電源、３・・・定電圧ダイオー
ド、４．８．１０・・・抵抗、５・・・負荷。 第１図
図、第２図は従来の定電圧回路を示す回路図である。 １．６．７・・・ＮＰＮトランジスタ、９・・・ＰＮＰ
トランジスタ、２・・・電源、３・・・定電圧ダイオー
ド、４．８．１０・・・抵抗、５・・・負荷。 第１図
Claims (1)
- ＮＰＮトランジスタのベースに基準電圧源を接続し、
前記トランジスタのコレクタに電源、前記トランジスタ
のエミッタに負荷を接続し、前記負荷を前記ＮＰＮトラ
ンジスタのコレクタ接地回路によって駆動する定電圧回
路において、前記ＮＰＮトランジスタのエミッタにコレ
クタ、コレクタにエミッタを接続した並列接続ＰＮＰト
ランジスタと、前記基準電圧源の電圧が規定の電圧に達
しているか否かを検出する検出回路と、前記基準電圧源
の電圧が規定の電圧に達していないときに前記検出回路
の出力信号により前記並列接続ＰＮＰトランジスタを駆
動して飽和させる飽和回路とを備えたことを特徴とする
定電圧回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20581890A JPH0488513A (ja) | 1990-07-31 | 1990-07-31 | 定電圧回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP20581890A JPH0488513A (ja) | 1990-07-31 | 1990-07-31 | 定電圧回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0488513A true JPH0488513A (ja) | 1992-03-23 |
Family
ID=16513211
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP20581890A Pending JPH0488513A (ja) | 1990-07-31 | 1990-07-31 | 定電圧回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0488513A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102019135535A1 (de) * | 2019-12-20 | 2021-06-24 | Forschungszentrum Jülich GmbH | Vorrichtung zum Bereitstellen einer geregelten Ausgangsspannung, Verwendung, Chip und Verfahren |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63231514A (ja) * | 1987-03-19 | 1988-09-27 | Mitsubishi Electric Corp | 半導体集積回路 |
-
1990
- 1990-07-31 JP JP20581890A patent/JPH0488513A/ja active Pending
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63231514A (ja) * | 1987-03-19 | 1988-09-27 | Mitsubishi Electric Corp | 半導体集積回路 |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| DE102019135535A1 (de) * | 2019-12-20 | 2021-06-24 | Forschungszentrum Jülich GmbH | Vorrichtung zum Bereitstellen einer geregelten Ausgangsspannung, Verwendung, Chip und Verfahren |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0488513A (ja) | 定電圧回路 | |
| JPH03788B2 (ja) | ||
| JP2000295843A (ja) | スイッチング電源回路 | |
| JPH049617Y2 (ja) | ||
| JP2555789Y2 (ja) | 定電圧電源回路 | |
| JPH024503Y2 (ja) | ||
| JP2854010B2 (ja) | 半導体スイッチ回路 | |
| JP3365865B2 (ja) | 定電圧電源回路 | |
| JPS586012Y2 (ja) | 定電圧電源回路 | |
| JPH01282623A (ja) | 直流定電圧電源装置 | |
| JP2528838Y2 (ja) | 直流電源回路 | |
| JPS58224561A (ja) | スイツチング式定電圧回路 | |
| JPH0650014Y2 (ja) | 直列制御形電圧安定化器 | |
| JP2592990B2 (ja) | 電圧制御回路 | |
| JPS6022222A (ja) | 低電圧情報表示回路付電圧安定化回路 | |
| JPH0236792A (ja) | 誘導負荷駆動回路 | |
| JPH04278611A (ja) | 定電流回路 | |
| JPH0245812A (ja) | 電圧源回路 | |
| JP2003150256A (ja) | 定電圧回路 | |
| JPH02224412A (ja) | 電気負荷の駆動回路用電圧比較回路 | |
| JPH0556633A (ja) | 定電圧装置 | |
| JPH0530641A (ja) | 電源電圧の極性切替回路 | |
| JPS6146506A (ja) | 定電圧電源回路 | |
| JPS63231514A (ja) | 半導体集積回路 | |
| JP2000244258A (ja) | 増幅回路 |