JPH0487358A - 混成集積回路装置 - Google Patents
混成集積回路装置Info
- Publication number
- JPH0487358A JPH0487358A JP2201219A JP20121990A JPH0487358A JP H0487358 A JPH0487358 A JP H0487358A JP 2201219 A JP2201219 A JP 2201219A JP 20121990 A JP20121990 A JP 20121990A JP H0487358 A JPH0487358 A JP H0487358A
- Authority
- JP
- Japan
- Prior art keywords
- integrated circuit
- microcomputer
- circuit device
- hybrid integrated
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000000758 substrate Substances 0.000 claims abstract description 51
- 229910052751 metal Inorganic materials 0.000 claims abstract description 21
- 239000002184 metal Substances 0.000 claims abstract description 21
- 230000015654 memory Effects 0.000 claims abstract description 19
- 230000002093 peripheral effect Effects 0.000 claims abstract description 18
- 229910000679 solder Inorganic materials 0.000 claims abstract description 7
- 239000011347 resin Substances 0.000 claims description 10
- 229920005989 resin Polymers 0.000 claims description 10
- 239000004840 adhesive resin Substances 0.000 claims description 9
- 229920006223 adhesive resin Polymers 0.000 claims description 9
- 239000004593 Epoxy Substances 0.000 claims description 4
- 229920001721 polyimide Polymers 0.000 claims description 3
- 239000004642 Polyimide Substances 0.000 claims description 2
- 239000003822 epoxy resin Substances 0.000 claims description 2
- 239000011521 glass Substances 0.000 claims description 2
- 229920000647 polyepoxide Polymers 0.000 claims description 2
- 238000003491 array Methods 0.000 abstract description 7
- 238000000034 method Methods 0.000 description 8
- 230000009191 jumping Effects 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910052782 aluminium Inorganic materials 0.000 description 3
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 238000001259 photo etching Methods 0.000 description 2
- 235000003385 Diospyros ebenum Nutrition 0.000 description 1
- 241000792913 Ebenaceae Species 0.000 description 1
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 1
- 238000007743 anodising Methods 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000017525 heat dissipation Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
- H05K1/0298—Multilayer circuits
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/14—Structural association of two or more printed circuits
- H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/36—Assembling printed circuits with other printed circuits
- H05K3/368—Assembling printed circuits with other printed circuits parallel to each other
Landscapes
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
- Combinations Of Printed Boards (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（イ）産業上の利用分野
本発明は混成集積回路装置に関し、特にメモリおよびマ
イクロコンピュータを搭載した混成集積回路装置の配線
接続構造に関する。
イクロコンピュータを搭載した混成集積回路装置の配線
接続構造に関する。
（ロ）従来の技術
第４図を参照して従来の混成集積回路装置を説明する。
第４図は混成集積回路装置の平面図を示し、混成集積回
路装置は絶縁金属基板（７０）と、導電路（７２）と、
中継バッド（７４）と、外部リード用ノベッド（７６）
と、ボンディングワイア（７８）と、第１のゲトアレイ
（８０）、マイクロコンピュータ（８２）、メモリ（８
４）、第２のゲートアレイ（８６）、その他の周辺集積
回路（８８）等の複数の集積回路素子と、チップ抵抗（
９０）等で構成されている。
路装置は絶縁金属基板（７０）と、導電路（７２）と、
中継バッド（７４）と、外部リード用ノベッド（７６）
と、ボンディングワイア（７８）と、第１のゲトアレイ
（８０）、マイクロコンピュータ（８２）、メモリ（８
４）、第２のゲートアレイ（８６）、その他の周辺集積
回路（８８）等の複数の集積回路素子と、チップ抵抗（
９０）等で構成されている。
絶縁金属基板（７０）は糸色縁処理されｔとアルミニウ
ム基板が主として用いられ、この絶縁金属基板（７０）
に貼着した銅箔をホトエツチングする等して所定形状に
配線パターンが形成され、後述する集積回路素子を固着
するためのパッド、その電極を接続するためのパッド、
中継バッド（７４）等の導電路（７２）および外部リー
ド用バッド（７６）等が形成されている。
ム基板が主として用いられ、この絶縁金属基板（７０）
に貼着した銅箔をホトエツチングする等して所定形状に
配線パターンが形成され、後述する集積回路素子を固着
するためのパッド、その電極を接続するためのパッド、
中継バッド（７４）等の導電路（７２）および外部リー
ド用バッド（７６）等が形成されている。
上記した導電路（７２）の所定位置には、第１および第
２のゲートアレイ（８０）（８６）、マイクロコンピュ
ータ（８２）、メモリ（８４）および周辺集積回路（８
８）を形成するチップ状の素子がＡｇペーストにより固
着され、チップコンデンサ、チップ抵抗素子等の電子部
品が接続強度、コンタクト抵抗を考慮して半田固着され
ている。
２のゲートアレイ（８０）（８６）、マイクロコンピュ
ータ（８２）、メモリ（８４）および周辺集積回路（８
８）を形成するチップ状の素子がＡｇペーストにより固
着され、チップコンデンサ、チップ抵抗素子等の電子部
品が接続強度、コンタクト抵抗を考慮して半田固着され
ている。
、斯る大規模な混成集積回路装置は多種の電気機器に使
用され、近年ではプリンタコントローラとしても使用さ
れる。
用され、近年ではプリンタコントローラとしても使用さ
れる。
一般的なプリンタコントローラを混成集積回路装置とし
て実現する場合につき簡単に説明すると、例えば第１の
ゲートアレイ（８０）はセントロニクス仕様のパラレル
データ、センサ人力およびプリンタのフロントパネル
−スイッチ信号等を入力してマイクロコンピュータ（８
２）に人力する人力インターフェースとして機能し、第
２のゲートアレイ（８６）はマイクロコンピュータ（８
２）の命令に基づいて文字フォントを印字ヘッドに出力
し、またキャリッジリターンあるいはフィードフォワー
ド信号等の制御信号等を出力する出力インターフェース
として機能する。また、マイクロコンピュータ（８２）
には例えば１６ビツトの人出力ボートと２０ビツトのア
ドレス空間を有する８０ビンのマイクロコンピュータが
使用され、メモリ（８４）には例えば２５６にビット、
２８ピンのメモリが使用される。
て実現する場合につき簡単に説明すると、例えば第１の
ゲートアレイ（８０）はセントロニクス仕様のパラレル
データ、センサ人力およびプリンタのフロントパネル
−スイッチ信号等を入力してマイクロコンピュータ（８
２）に人力する人力インターフェースとして機能し、第
２のゲートアレイ（８６）はマイクロコンピュータ（８
２）の命令に基づいて文字フォントを印字ヘッドに出力
し、またキャリッジリターンあるいはフィードフォワー
ド信号等の制御信号等を出力する出力インターフェース
として機能する。また、マイクロコンピュータ（８２）
には例えば１６ビツトの人出力ボートと２０ビツトのア
ドレス空間を有する８０ビンのマイクロコンピュータが
使用され、メモリ（８４）には例えば２５６にビット、
２８ピンのメモリが使用される。
上記構造の混成集積回路装置はプリンタコントローラに
要求される小型化の要求に一応、応えることができ、ま
た絶縁金属基板を使用するため機器の放熱の問題も解決
されている。
要求される小型化の要求に一応、応えることができ、ま
た絶縁金属基板を使用するため機器の放熱の問題も解決
されている。
（ハ）発明が解決しようとする課題
しかしながら、１６ビツトのデータバスと２０ビツトも
のアドレス空間を有し、しかも大規模構成されるディジ
タル回路の配線パターンは極めて複雑なしのとなり、デ
ータバス、アドレスバス等の導電路は基板上の処断で、
ジャンピングワイア接続と称される技術を用いて相互に
接続しなければならなかった。
のアドレス空間を有し、しかも大規模構成されるディジ
タル回路の配線パターンは極めて複雑なしのとなり、デ
ータバス、アドレスバス等の導電路は基板上の処断で、
ジャンピングワイア接続と称される技術を用いて相互に
接続しなければならなかった。
斯るジャンピングワイア接続技術を用いることにより、
比較的離間する導電路間の接続が行えるものの、極めて
多数のデータバス、アドレスバスを必要とするマイクロ
コンピュータ、メモリ等を搭載する混成集積回路装置に
おいては、第４図に示す如く、極めて多数のジャンピン
グワイアを必要としていた。
比較的離間する導電路間の接続が行えるものの、極めて
多数のデータバス、アドレスバスを必要とするマイクロ
コンピュータ、メモリ等を搭載する混成集積回路装置に
おいては、第４図に示す如く、極めて多数のジャンピン
グワイアを必要としていた。
その結果、ジャンピングワイアを固着するだめのパッド
数の増加による基板実装有効面積の低下および装置の小
型化の点で限界があり、大容量かつ超小型の混成集積回
路装置の実現が困難であった。
数の増加による基板実装有効面積の低下および装置の小
型化の点で限界があり、大容量かつ超小型の混成集積回
路装置の実現が困難であった。
（ニ）課題を解決するための手段
本発明は上記課題に鑑みてなされたものであって、メモ
リおよびマイクロコンピュータ等の素子の周辺にアドレ
スバス、データバス等の配線パターンを形成した多層基
板を絶縁配置し、この多層基板を介してマイクロコンピ
ュータとそノ周辺回路素子間のアドレスバス、データバ
ス等の接続、並びにマイクロコンピュータおよびその周
辺回路素子と所定の導電路との接続を行うことによって
、ワイヤボンディングの数を著しく削減し高信頼並びに
高密度かつ小型の混成集積回路装置を提供するものであ
る。
リおよびマイクロコンピュータ等の素子の周辺にアドレ
スバス、データバス等の配線パターンを形成した多層基
板を絶縁配置し、この多層基板を介してマイクロコンピ
ュータとそノ周辺回路素子間のアドレスバス、データバ
ス等の接続、並びにマイクロコンピュータおよびその周
辺回路素子と所定の導電路との接続を行うことによって
、ワイヤボンディングの数を著しく削減し高信頼並びに
高密度かつ小型の混成集積回路装置を提供するものであ
る。
（ホ）作用
多層基板に形成された導電路を介してアドレスバス、デ
ータバス等の接続が行われるため長スパンの接続が可能
になり、マイクロコンピュータとその周辺回路素子間の
接続、並びにマイクロコンピュータおよびその周辺回路
素子と所定の導電路との接続において、従来の如き、ジ
ャンピングワイア接続を不要とすることができる。
ータバス等の接続が行われるため長スパンの接続が可能
になり、マイクロコンピュータとその周辺回路素子間の
接続、並びにマイクロコンピュータおよびその周辺回路
素子と所定の導電路との接続において、従来の如き、ジ
ャンピングワイア接続を不要とすることができる。
くべ）実施例
以下、本発明をプリンタコントローラ用の混成集積回路
装置に適用した実施例を第１図乃至第３図を参照して説
明する。
装置に適用した実施例を第１図乃至第３図を参照して説
明する。
第１図は実施例の平面図であり、混成集積回路装置は絶
縁金属基板（１２） （但し、同平面図には当該金属基
板上に形成された絶縁樹脂層が現れるにすぎないので、
後述の断面構造の説明に際しては絶縁金属基板（１２）
に使用する参照番号を絶縁樹脂層に使用する）、この絶
縁金属基板（１２）上に所定のパターンに形成された導
電路（１４）、外部リード用パッド（１８）、第１のゲ
ートアレイ（２４）、マイクロコンピュータ（２６）、
メモリ（２８）、第２のゲートアレイ（３０）、その他
の周辺集積回路（３２）、チップ抵抗（３４）および本
発明に特徴的な多層基板（４０）等で示されている。な
お、多層基板（４０）下の絶縁金属基板（１２）上にも
導電路（１４）が形成さねている。
縁金属基板（１２） （但し、同平面図には当該金属基
板上に形成された絶縁樹脂層が現れるにすぎないので、
後述の断面構造の説明に際しては絶縁金属基板（１２）
に使用する参照番号を絶縁樹脂層に使用する）、この絶
縁金属基板（１２）上に所定のパターンに形成された導
電路（１４）、外部リード用パッド（１８）、第１のゲ
ートアレイ（２４）、マイクロコンピュータ（２６）、
メモリ（２８）、第２のゲートアレイ（３０）、その他
の周辺集積回路（３２）、チップ抵抗（３４）および本
発明に特徴的な多層基板（４０）等で示されている。な
お、多層基板（４０）下の絶縁金属基板（１２）上にも
導電路（１４）が形成さねている。
絶縁金属基板（１２）にはアルミニウムが使用され、陽
極酸化により表面がアルマイト処理され、その−主面に
エポキシ樹脂あるいはポリイミド樹脂等の接着性を有す
る絶縁樹脂が被覆される。
極酸化により表面がアルマイト処理され、その−主面に
エポキシ樹脂あるいはポリイミド樹脂等の接着性を有す
る絶縁樹脂が被覆される。
導電路（１４）、外部リード用パッド（１８）は前記絶
縁金属基板（１２）に予め貼着しだ銅箔をホトエツチン
グする等して所定のパターンに形成され、特にバス（１
６）として示す導電路（１４）により分断される一部の
導電路（１４）はアルミワイア（２２）によりジャンピ
ング接続される。また、接地電位の導電路（１４）は基
板金属（２０）に接続される。
縁金属基板（１２）に予め貼着しだ銅箔をホトエツチン
グする等して所定のパターンに形成され、特にバス（１
６）として示す導電路（１４）により分断される一部の
導電路（１４）はアルミワイア（２２）によりジャンピ
ング接続される。また、接地電位の導電路（１４）は基
板金属（２０）に接続される。
第１および第２のゲートアレイ（２４）（３０）、マイ
クロコンピュータ（２６）、メモリ（２８）、その他の
周辺集積回路（３２）にはチップ素子が使用され、それ
らは所定の導電路（１４）上にＡｇペーストにより固着
される。また、チップ抵抗（３４）およびチンプコンデ
ンザは所定の導電路（１４）に半田固着される。
クロコンピュータ（２６）、メモリ（２８）、その他の
周辺集積回路（３２）にはチップ素子が使用され、それ
らは所定の導電路（１４）上にＡｇペーストにより固着
される。また、チップ抵抗（３４）およびチンプコンデ
ンザは所定の導電路（１４）に半田固着される。
なお、集積回路素子の機能は従来例の項で説明したので
省略する。
省略する。
次に、第２図を参照して本発明に特徴的な多層基板（４
０）を説明する。
０）を説明する。
多層基板（４０）は厚さ０．６ｍｍ〜］、、Ｏｍｍのガ
ラスエポキシ、紙エポキシ、紙フエノール、ポリイミド
等の樹脂により形成され、図示するように、第１および
第２のゲートアレイ（２４）（３０）、マイクロコンピ
ュータ（２６）およびメモリ（２８）のチップを露出さ
せる孔（４２）および切り欠き（４２）が形成されてい
る。なお、以下の説明により明かとなるが、この孔（４
２）はマイクロコンピュータ（２６）等の集積回路素子
の周辺にポンディングパッドを多層に配列するｔこめに
形成されるものであって、実質的にその目的が達成され
る形状であれば孔に限定されるものではない。
ラスエポキシ、紙エポキシ、紙フエノール、ポリイミド
等の樹脂により形成され、図示するように、第１および
第２のゲートアレイ（２４）（３０）、マイクロコンピ
ュータ（２６）およびメモリ（２８）のチップを露出さ
せる孔（４２）および切り欠き（４２）が形成されてい
る。なお、以下の説明により明かとなるが、この孔（４
２）はマイクロコンピュータ（２６）等の集積回路素子
の周辺にポンディングパッドを多層に配列するｔこめに
形成されるものであって、実質的にその目的が達成され
る形状であれば孔に限定されるものではない。
また、この多層基板（４０）の両面には周知の方法によ
り、その一部を図示するように、アドレスバス、データ
バス等の導電路（４４）が形成され、適宜の位置でスル
ーホール（４６）により接続されている。
り、その一部を図示するように、アドレスバス、データ
バス等の導電路（４４）が形成され、適宜の位置でスル
ーホール（４６）により接続されている。
所定の導電路（４４）の一部は多層基板（４０）の周端
部に延在形成されて、絶縁金属基板（１２）上に形成さ
れたバンドとボンディング接続されるパッド（４８）が
形成され、他の所定の導電路（４４）の一部は孔（４２
）の周囲に延在形成されて、第１および第２のゲートア
レイ（２４）（３０）、マイクロコンピュータ（２６）
およびメモリ（２８）の電極とボンディング接続される
パッド（５０）が形成されている。前記パッド（４８）
およびそのワイヤボンディング工程は、多層基板（４０
）の裏面の所定位置に半田バンブを形成し、絶縁金属基
板（１２）上に形成された対応するパッドとバンブ接続
を行うようにすることにより省略することができる。
部に延在形成されて、絶縁金属基板（１２）上に形成さ
れたバンドとボンディング接続されるパッド（４８）が
形成され、他の所定の導電路（４４）の一部は孔（４２
）の周囲に延在形成されて、第１および第２のゲートア
レイ（２４）（３０）、マイクロコンピュータ（２６）
およびメモリ（２８）の電極とボンディング接続される
パッド（５０）が形成されている。前記パッド（４８）
およびそのワイヤボンディング工程は、多層基板（４０
）の裏面の所定位置に半田バンブを形成し、絶縁金属基
板（１２）上に形成された対応するパッドとバンブ接続
を行うようにすることにより省略することができる。
第３図を参照して本発明をさらに詳細に説明する。
同図は理解を容易にするため一部側面図で示した第１図
のＩ−Ｉ線断面図であり、本発明の混成集積回路装置は
金属基板（１０）、絶縁樹脂層（１２）、この絶縁樹脂
層（１２）上に形成された導電路（１４）および外部リ
ード用バンド（１８）、Ａｇペースト層（１５）を介し
て導電路（１４）上に固着した第１および第２のゲート
アレイ（２４）（３０）、マイクロコンピュータ（２６
）、メモリ（２８）からなる主基板と、前記集積回路チ
ップのための孔（４２） （側面図で示されている）を
形成した多層基板（４０）と、この多層基板（４０）を
主基板に絶縁接着する絶縁性接着樹脂層（６０）で示さ
れている。
のＩ−Ｉ線断面図であり、本発明の混成集積回路装置は
金属基板（１０）、絶縁樹脂層（１２）、この絶縁樹脂
層（１２）上に形成された導電路（１４）および外部リ
ード用バンド（１８）、Ａｇペースト層（１５）を介し
て導電路（１４）上に固着した第１および第２のゲート
アレイ（２４）（３０）、マイクロコンピュータ（２６
）、メモリ（２８）からなる主基板と、前記集積回路チ
ップのための孔（４２） （側面図で示されている）を
形成した多層基板（４０）と、この多層基板（４０）を
主基板に絶縁接着する絶縁性接着樹脂層（６０）で示さ
れている。
絶縁性接着樹脂層（６０）は厚さ０．５ｍｍ程度の和紙
に接着性の樹脂を含浸させた接着性樹脂含浸シートを多
層基板（４０）と略同形に形成したものであり、多層基
板（４０）に重ねて主基板上に配置した後、押圧、加熱
することによってその含浸樹脂が溶融し、さらに熱硬化
して多層基板（４０）と主基板との接着が強固に行われ
る。この絶縁性接着樹脂層（６０）はこの他、単にエボ
牛シ樹脂を塗布することにより、さらにはソルダーレジ
ストを塗布することによっても形成することができる。
に接着性の樹脂を含浸させた接着性樹脂含浸シートを多
層基板（４０）と略同形に形成したものであり、多層基
板（４０）に重ねて主基板上に配置した後、押圧、加熱
することによってその含浸樹脂が溶融し、さらに熱硬化
して多層基板（４０）と主基板との接着が強固に行われ
る。この絶縁性接着樹脂層（６０）はこの他、単にエボ
牛シ樹脂を塗布することにより、さらにはソルダーレジ
ストを塗布することによっても形成することができる。
しかし、前記何れの方法により絶縁性接着樹脂層（６０
）を形成する場合でも、ワイヤボンディングを容易にす
るため、多層基板（４０）の上面の高さを前記集積回路
素子の上面の高さより低く設計するのが好ましい。
）を形成する場合でも、ワイヤボンディングを容易にす
るため、多層基板（４０）の上面の高さを前記集積回路
素子の上面の高さより低く設計するのが好ましい。
多層基板（４０）は主基板に形成したガイドボスト（図
示しない）に係合させる等して主基板上の所定の位置に
配置され、さらに前記したようにして接着される。多層
基板（４０）の接着後、その孔（４２）により露出され
る領域にはスタンプ法によりＡｇペースト層（１５）が
形成され、第１および第２のゲートアレイ（２４）（３
０）、マイクロコンピュータ（２６）、メモリ（２８）
等の集積回路素子が配置される。
示しない）に係合させる等して主基板上の所定の位置に
配置され、さらに前記したようにして接着される。多層
基板（４０）の接着後、その孔（４２）により露出され
る領域にはスタンプ法によりＡｇペースト層（１５）が
形成され、第１および第２のゲートアレイ（２４）（３
０）、マイクロコンピュータ（２６）、メモリ（２８）
等の集積回路素子が配置される。
そこで、主基板を加熱してＡｇペースト層（１５）を溶
融させ、前記集積回路素子を導電路（１４）上に固着す
ると、第１図に図示するように、第１および第２のゲー
トアレイ（２４） （３０）、マイクロコンピュータ（
２６）、メモリ（２８）の周辺にはそれら集積回路素子
の電極と接続すべきパッドが２層に配列され、最短距離
で絶縁金属基板（１２）上の導電路（１４）あるいは多
層基板（４０）上の導電路（４４）の何れかにワイヤボ
ンディングすることが可能になる。
融させ、前記集積回路素子を導電路（１４）上に固着す
ると、第１図に図示するように、第１および第２のゲー
トアレイ（２４） （３０）、マイクロコンピュータ（
２６）、メモリ（２８）の周辺にはそれら集積回路素子
の電極と接続すべきパッドが２層に配列され、最短距離
で絶縁金属基板（１２）上の導電路（１４）あるいは多
層基板（４０）上の導電路（４４）の何れかにワイヤボ
ンディングすることが可能になる。
それら集積回路素子の電極と導電路（１４）を接続する
ボンディングワイヤを参照番号（３６）、集積回路素子
の電極と多層基板（４０）のバッド（５０）を接続する
ボンディングワイヤを参照番号（５２）、さらに多層基
板（４０）のパラＦ （４８）と導電路（１４）を接続
するボンディングワイヤを参照番号（５４）で示す。
ボンディングワイヤを参照番号（３６）、集積回路素子
の電極と多層基板（４０）のバッド（５０）を接続する
ボンディングワイヤを参照番号（５２）、さらに多層基
板（４０）のパラＦ （４８）と導電路（１４）を接続
するボンディングワイヤを参照番号（５４）で示す。
上記のように、多層基板（４０）に形成された導電路（
４４）を介してアドレスバス、データバス等の接続が行
われる本発明では、多層基板（４０）を介する最大でも
２個所のワイヤボンディングによって長スパンの接続が
可能になると共に、マイクロコンピュータとその周辺回
路素子間の接続、並びにマイクロコンピュータおよびそ
の周辺回路素子と所定の導電路との接続において、中継
パッドを不要とすることができる。また、これによりマ
イクロコンピュータおよびその周辺回路素子のレイアウ
トを規格化し、図示するようにシンプルにすることがで
きる。
４４）を介してアドレスバス、データバス等の接続が行
われる本発明では、多層基板（４０）を介する最大でも
２個所のワイヤボンディングによって長スパンの接続が
可能になると共に、マイクロコンピュータとその周辺回
路素子間の接続、並びにマイクロコンピュータおよびそ
の周辺回路素子と所定の導電路との接続において、中継
パッドを不要とすることができる。また、これによりマ
イクロコンピュータおよびその周辺回路素子のレイアウ
トを規格化し、図示するようにシンプルにすることがで
きる。
ここで、本発明の混成集積回路装置を実現する工程例を
以下に簡単に示す。
以下に簡単に示す。
半田印刷 に）チップ付（チップ抵抗） に）半田溶融
（２１０°Ｃ） −＞ 洗浄 仲 絶縁性接着樹脂層形
成 に）多層基板接着 に） Ａｇペースト塗布 中
ダイボンディング（集積回路チップ） φ Ａｇキュア
（１５５℃） に）ワイヤボンディング Ｑ 樹脂コー
） （１２５°Ｃ） に）外部リード付 に） ケーシ
ング 以上、本発明を一実施例に基づいて説明したが、本発明
の、例えば絶縁性接着樹脂層の素材、レイアウトを規格
化すべきマイクロコンピュータおよびその周辺回路素子
の範囲、種類等は種々の変更が可能であって実施例に限
定されるものでないことは当業者に明らかである。
（２１０°Ｃ） −＞ 洗浄 仲 絶縁性接着樹脂層形
成 に）多層基板接着 に） Ａｇペースト塗布 中
ダイボンディング（集積回路チップ） φ Ａｇキュア
（１５５℃） に）ワイヤボンディング Ｑ 樹脂コー
） （１２５°Ｃ） に）外部リード付 に） ケーシ
ング 以上、本発明を一実施例に基づいて説明したが、本発明
の、例えば絶縁性接着樹脂層の素材、レイアウトを規格
化すべきマイクロコンピュータおよびその周辺回路素子
の範囲、種類等は種々の変更が可能であって実施例に限
定されるものでないことは当業者に明らかである。
（ト）発明の効果
以上述べたように本発明によれば、
（１）ワイヤボンディング数が削減されるため工程が簡
素化される。また、混成集積回路装置の信頼性が向上す
る。
素化される。また、混成集積回路装置の信頼性が向上す
る。
（２）多層基板により長スパンの接続が可能になり中継
バンドが削減されるため実装密度が向上する。
バンドが削減されるため実装密度が向上する。
（３）マイクロコンピュータおよびその周辺回路素子の
所定の電極が最短距離で接続されるため、配線容量に起
因する障害がない。
所定の電極が最短距離で接続されるため、配線容量に起
因する障害がない。
（４）マイクロコンピュータおよびその周辺回路素子の
レイアウトを小型かつ規格化することができるため、混
成集積回路装置のパターン設計が容易になる。
レイアウトを小型かつ規格化することができるため、混
成集積回路装置のパターン設計が容易になる。
第１図は本発明の一実施例の平面図、第２図は本発明に
特徴的な多層基板の平面図、第３図は第１図の１−１線
断面図、第４図は従来例の平面図。 （１２）・・絶縁金属基板、 （１８）・外部リード用パッド ・−ボンディングワイア、 素子、（３４）・・チップ抵抗、 （４２）・孔。 （１４０４４）・・導電路１ 、（２２）（３６）（５２）（５４） （２４）〜（３２）−・集積回路 （４０）・・多層基板、
特徴的な多層基板の平面図、第３図は第１図の１−１線
断面図、第４図は従来例の平面図。 （１２）・・絶縁金属基板、 （１８）・外部リード用パッド ・−ボンディングワイア、 素子、（３４）・・チップ抵抗、 （４２）・孔。 （１４０４４）・・導電路１ 、（２２）（３６）（５２）（５４） （２４）〜（３２）−・集積回路 （４０）・・多層基板、
Claims (7)
- （１）絶縁金属基板上に所定形状に導電路を形成し、そ
の導電路の所定位置に少なくともメモリおよびマイクロ
コンピュータを固着搭載し、前記メモリおよびマイクロ
コンピュータ等の素子の固着領域を除く所定の領域に、
共通アドレスバス、データバス等の配線パターンを形成
した多層基板を絶縁性接着樹脂層を介して絶縁配置した
ことを特徴とする混成集積回路装置。 - （２）絶縁金属基板上に固着されたメモリおよびマイク
ロコンピュータ等の素子のバスの所要の配線が前記多層
基板の配線パターンを介して行われることを特徴とする
請求項１記載の混成集積回路装置。 - （３）前記多層基板がガラスエポキシ、紙エポキシ、Ｐ
ＣＢあるいはポリイミド等の樹脂により形成されること
を特徴とする請求項１記載の混成集積回路装置。 - （４）前記絶縁性接着樹脂層にエポキシ樹脂あるいはソ
ルダーレジストを用いたことを特徴とする請求項１記載
の混成集積回路装置。 - （５）前記メモリおよびマイクロコンピュータにチップ
素子を用いたことを特徴とする請求項１記載の混成集積
回路装置。 - （６）前記多層基板の周端部であって、前記チップ素子
に隣接する位置にパッドを形成し、このパッドと前記チ
ップ素子とをワイヤボンディング接続したことを特徴と
する請求項５記載の混成集積回路装置。 - （７）前記多層基板のボンディング・パッドと絶縁金属
基板のボンディング・パッドをワイヤボンディングした
ことを特徴とする請求項１記載の混成集積回路装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2201219A JP2620649B2 (ja) | 1990-07-31 | 1990-07-31 | 混成集積回路装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2201219A JP2620649B2 (ja) | 1990-07-31 | 1990-07-31 | 混成集積回路装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0487358A true JPH0487358A (ja) | 1992-03-19 |
| JP2620649B2 JP2620649B2 (ja) | 1997-06-18 |
Family
ID=16437318
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2201219A Expired - Fee Related JP2620649B2 (ja) | 1990-07-31 | 1990-07-31 | 混成集積回路装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2620649B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6674153B2 (en) * | 2001-12-14 | 2004-01-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device utilizing pad to pad wire interconnection for improving detection of failed region on the device |
Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06323006A (ja) * | 1993-05-19 | 1994-11-22 | Misawa Homes Co Ltd | 蔵型収納付き建物 |
| JPH0941480A (ja) * | 1995-08-04 | 1997-02-10 | Sekisui House Ltd | 建 物 |
| JP2001324222A (ja) * | 2000-05-18 | 2001-11-22 | Paloma Ind Ltd | 遮炎装置付給湯器 |
| JP2003064889A (ja) * | 2001-08-27 | 2003-03-05 | Misawa Homes Co Ltd | 住宅および住宅の改装方法 |
-
1990
- 1990-07-31 JP JP2201219A patent/JP2620649B2/ja not_active Expired - Fee Related
Patent Citations (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH06323006A (ja) * | 1993-05-19 | 1994-11-22 | Misawa Homes Co Ltd | 蔵型収納付き建物 |
| JPH0941480A (ja) * | 1995-08-04 | 1997-02-10 | Sekisui House Ltd | 建 物 |
| JP2001324222A (ja) * | 2000-05-18 | 2001-11-22 | Paloma Ind Ltd | 遮炎装置付給湯器 |
| JP2003064889A (ja) * | 2001-08-27 | 2003-03-05 | Misawa Homes Co Ltd | 住宅および住宅の改装方法 |
Non-Patent Citations (1)
| Title |
|---|
| JPN6016014234; 'ガレージのある家' 不動建設工業のブログ , 20120420, 不動建設工業 * |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6674153B2 (en) * | 2001-12-14 | 2004-01-06 | Mitsubishi Denki Kabushiki Kaisha | Semiconductor device utilizing pad to pad wire interconnection for improving detection of failed region on the device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2620649B2 (ja) | 1997-06-18 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3633559B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| US6016013A (en) | Semiconductor device mounting structure | |
| KR100711675B1 (ko) | 반도체 장치 및 그 제조 방법 | |
| JP3930222B2 (ja) | 半導体装置の製造方法 | |
| US6101098A (en) | Structure and method for mounting an electric part | |
| JP2620650B2 (ja) | 混成集積回路装置 | |
| JPH0487361A (ja) | 混成集積回路装置 | |
| JP2620649B2 (ja) | 混成集積回路装置 | |
| JP3450477B2 (ja) | 半導体装置及びその製造方法 | |
| JPH0487360A (ja) | 混成集積回路装置 | |
| JP4078723B2 (ja) | コンデンサを備えたフレキシブル両面プリント回路板及びコンデンサの形成方法。 | |
| JP3627949B2 (ja) | 半導体装置およびその製造方法 | |
| JPS58159361A (ja) | 多層混成集積回路装置 | |
| JPH0517709B2 (ja) | ||
| CN112566390B (zh) | 多层柔性线路板及其制备方法 | |
| JPH0487356A (ja) | 混成集積回路の製造方法 | |
| JPH0487357A (ja) | 混成集積回路の製造方法 | |
| JPH0735389Y2 (ja) | 半導体装置 | |
| JPH0735413Y2 (ja) | 混成集積回路におけるチツプ電子部品の取付構造 | |
| JPH07106503A (ja) | 半導体装置用パッケージおよび半導体装置 | |
| JPH0537119A (ja) | 混成集積回路装置 | |
| JP4514459B2 (ja) | 配線基板およびその製造方法 | |
| JPS58205780A (ja) | 感熱印字ヘツド | |
| KR100604327B1 (ko) | 다층형 ｔｂｇａ 반도체 팩키지 및, 그 제조방법 | |
| JPH04111460A (ja) | 混成集積回路装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |