JPH0479484B2 - - Google Patents
Info
- Publication number
- JPH0479484B2 JPH0479484B2 JP62205337A JP20533787A JPH0479484B2 JP H0479484 B2 JPH0479484 B2 JP H0479484B2 JP 62205337 A JP62205337 A JP 62205337A JP 20533787 A JP20533787 A JP 20533787A JP H0479484 B2 JPH0479484 B2 JP H0479484B2
- Authority
- JP
- Japan
- Prior art keywords
- slope
- power amplifier
- output signal
- shift register
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 238000000034 method Methods 0.000 claims description 8
- 238000005259 measurement Methods 0.000 claims description 6
- 239000004065 semiconductor Substances 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 230000010355 oscillation Effects 0.000 description 4
- 238000012546 transfer Methods 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000007257 malfunction Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 230000006978 adaptation Effects 0.000 description 1
- 239000003990 capacitor Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006698 induction Effects 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000000523 sample Substances 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K6/00—Manipulating pulses having a finite slope and not covered by one of the other main groups of this subclass
- H03K6/04—Modifying slopes of pulses, e.g. S-correction
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03G—CONTROL OF AMPLIFICATION
- H03G11/00—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general
- H03G11/008—Limiting amplitude; Limiting rate of change of amplitude ; Clipping in general of digital or coded signals
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
- H03K19/0175—Coupling arrangements; Interface arrangements
- H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
- H03K19/018557—Coupling arrangements; Impedance matching circuits
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Computing Systems (AREA)
- General Engineering & Computer Science (AREA)
- Mathematical Physics (AREA)
- Amplifiers (AREA)
- Manipulation Of Pulses (AREA)
- Electronic Switches (AREA)
Description
【発明の詳細な説明】
Ａ 産業上の利用分野
この発明は、コンピユータのためのVLSI回路
をもつ半導体チツプの電力増幅器の出力信号のデ
イジタル傾斜制御のための方法及び回路に関す
る。
をもつ半導体チツプの電力増幅器の出力信号のデ
イジタル傾斜制御のための方法及び回路に関す
る。
Ｂ 従来技術
コンピユータ内で並列データ転送を行うために
は、複数の電力増幅器（power amplifier）を同
時にオンまたはオフに切換える必要がある。その
切換処理の間に供給線にあらわれる電流の変化
は、その線の誘導率Ｌによりノイズ電圧ULを発
生し、その電圧は、誘導法則に従いUL＝−Ldi／
dtで決定される。このとき、同時に切換えられる
電力増幅器の数が多く、且つそのスイツチング速
度が大きいほど、すなわち出力信号の傾斜が急で
あるほど、供給線上の望ましくないノイズ電圧が
大きくなる。その結果、半導体チツプの適正な回
路動作が乱されることがある。そして、他の半導
体チツプに接続され同一のスイツチング状態にと
どまつている電力増幅器が、誘導されたノイズを
他の半導体チツプに転送し、そのノイズ電圧が他
の受信回路によりデータ変化として検出されて、
そのことが誤動作につながることがある。
は、複数の電力増幅器（power amplifier）を同
時にオンまたはオフに切換える必要がある。その
切換処理の間に供給線にあらわれる電流の変化
は、その線の誘導率Ｌによりノイズ電圧ULを発
生し、その電圧は、誘導法則に従いUL＝−Ldi／
dtで決定される。このとき、同時に切換えられる
電力増幅器の数が多く、且つそのスイツチング速
度が大きいほど、すなわち出力信号の傾斜が急で
あるほど、供給線上の望ましくないノイズ電圧が
大きくなる。その結果、半導体チツプの適正な回
路動作が乱されることがある。そして、他の半導
体チツプに接続され同一のスイツチング状態にと
どまつている電力増幅器が、誘導されたノイズを
他の半導体チツプに転送し、そのノイズ電圧が他
の受信回路によりデータ変化として検出されて、
そのことが誤動作につながることがある。
コンピユータの故障のない動作を保証するため
には、上述のノイズ電圧が記憶素子の切換しきい
値以下にとどまることが確認されなくてはならな
い。従来においては、この問題は、同時的切換が
要望されるけれどもノイズ電圧の発生によりその
ことが実現不可能であるような電力増幅器を複数
のグループにして集め、それらのグループを食違
い（staggered）モードで切換えることにより解
決されていた。
には、上述のノイズ電圧が記憶素子の切換しきい
値以下にとどまることが確認されなくてはならな
い。従来においては、この問題は、同時的切換が
要望されるけれどもノイズ電圧の発生によりその
ことが実現不可能であるような電力増幅器を複数
のグループにして集め、それらのグループを食違
い（staggered）モードで切換えることにより解
決されていた。
しかし、これは、データ転送速度の低下をひき
起こす。
起こす。
Ｃ 発明が解決しようとする問題点
この発明の目的は、データ・パスに接続された
複数の電力増幅器の同時的スイツチングを、その
ようなスイツチングによりひき起こされたノイズ
電圧を許容し得ない高いレベルに達させることな
く、保証することにある。
複数の電力増幅器の同時的スイツチングを、その
ようなスイツチングによりひき起こされたノイズ
電圧を許容し得ない高いレベルに達させることな
く、保証することにある。
Ｄ 問題点を解決するための手段
本発明は、複数のグループに分けられた電力増
幅器を食違い的にスイツチングさせることを避け
ることによりデータ転送の高速化を可能ならしめ
るのみならず、異なる半導体チツプ上に与えられ
たそのような電力増幅器の、製造処理の誤差に起
因する出力電圧の異なる傾斜への適合化をも可能
ならしめる。さらに、温度の変化や、供給電圧の
変動によりひき起こされた傾斜へのいかなる影響
も本発明により補償することができる。最後に、
本発明は、小さい傾斜を選択することによつて、
さもなければ接点プローブの高誘導率ゆえにスイ
ツチングの間に増大するであろうノイズ電圧を許
容可能な値に維持するような信頼性の高いテスト
動作を提供する。
幅器を食違い的にスイツチングさせることを避け
ることによりデータ転送の高速化を可能ならしめ
るのみならず、異なる半導体チツプ上に与えられ
たそのような電力増幅器の、製造処理の誤差に起
因する出力電圧の異なる傾斜への適合化をも可能
ならしめる。さらに、温度の変化や、供給電圧の
変動によりひき起こされた傾斜へのいかなる影響
も本発明により補償することができる。最後に、
本発明は、小さい傾斜を選択することによつて、
さもなければ接点プローブの高誘導率ゆえにスイ
ツチングの間に増大するであろうノイズ電圧を許
容可能な値に維持するような信頼性の高いテスト
動作を提供する。
Ｅ 実施例
第１図のブロツク図において、破線で囲んだ領
域は、リング発振器１を示す。リング発振器１
は、傾斜を制御すべき電力増幅器のうちの１つ
と、インバータ５の出力信号を電力増幅器２のデ
ータ入力６にフイード・バツクすることによつて
リング発振器の発振を保証する奇数個のインバー
タ段３，４，５からなる。インバータ３は、第２
の入力に制御信号が印加されるNANDゲートに
よつて実現され、その制御信号のレベル変化によ
つてリング発振ループを中断させることが可能で
ある。電力増幅器２の出力７には外部キヤパシタ
８が接続されている。そのキヤパシタンスは、制
御すべき電力増幅器の平均負荷キヤパシタンスに
応じて選択され、それらはともにリング発振器１
の周波数を決定する。電力増幅器２の出力７は、
リング発振器１のパルスをカウントする第１のカ
ウンタ９の入力に接続されている。第１のカウン
タ９は、そのオーバーフローまで、第２のカウン
タ１０を制御し、第２のカウンタ１０には、第１
のカウンタ９のオーバーフローまでカウント・パ
ルスとしてクロツク・パルスが印加される。リン
グ発振器１の発振周波数は増幅器の出力信号の傾
斜が大であるほど高くなり、従つて、この時カウ
ンタ９がオーバフローするまでの時間は短かくな
る。その結果所定のクロツクパルスをカウンタ９
がオーバフローするまでカウントするカウンタ１
０のカウント・パルスは小となる。すなわち、カ
ウンタ１０は制御すべき電力増幅器のオン・オフ
切換えにより発生する信号の傾斜によつてそのカ
ウント値を変化させる。
域は、リング発振器１を示す。リング発振器１
は、傾斜を制御すべき電力増幅器のうちの１つ
と、インバータ５の出力信号を電力増幅器２のデ
ータ入力６にフイード・バツクすることによつて
リング発振器の発振を保証する奇数個のインバー
タ段３，４，５からなる。インバータ３は、第２
の入力に制御信号が印加されるNANDゲートに
よつて実現され、その制御信号のレベル変化によ
つてリング発振ループを中断させることが可能で
ある。電力増幅器２の出力７には外部キヤパシタ
８が接続されている。そのキヤパシタンスは、制
御すべき電力増幅器の平均負荷キヤパシタンスに
応じて選択され、それらはともにリング発振器１
の周波数を決定する。電力増幅器２の出力７は、
リング発振器１のパルスをカウントする第１のカ
ウンタ９の入力に接続されている。第１のカウン
タ９は、そのオーバーフローまで、第２のカウン
タ１０を制御し、第２のカウンタ１０には、第１
のカウンタ９のオーバーフローまでカウント・パ
ルスとしてクロツク・パルスが印加される。リン
グ発振器１の発振周波数は増幅器の出力信号の傾
斜が大であるほど高くなり、従つて、この時カウ
ンタ９がオーバフローするまでの時間は短かくな
る。その結果所定のクロツクパルスをカウンタ９
がオーバフローするまでカウントするカウンタ１
０のカウント・パルスは小となる。すなわち、カ
ウンタ１０は制御すべき電力増幅器のオン・オフ
切換えにより発生する信号の傾斜によつてそのカ
ウント値を変化させる。
第２のカウンタ１０の内容は比較回路１２の第
１の入力１１に加えられ、比較回路１２の第２の
入力は、傾斜の公称値を受容するレジスタ１４に
接続されている。そして、「より小」、「より大」
及び「等しい」という３つの可能な比較結果に応
じて、比較回路１２は３つの出力１５，１６及び
１７をもつ。出力１５は左右シフトレジスタ１９
の左制御入力１８に接続され、一方出力１７はシ
フトレジスタ１９の右制御入力１９に接続されて
いる。シフトレジスタ１９の並列出力２１は、線
２２を介して、傾斜を制御すべき電力増幅器２の
制御入力２３に接続されている。
１の入力１１に加えられ、比較回路１２の第２の
入力は、傾斜の公称値を受容するレジスタ１４に
接続されている。そして、「より小」、「より大」
及び「等しい」という３つの可能な比較結果に応
じて、比較回路１２は３つの出力１５，１６及び
１７をもつ。出力１５は左右シフトレジスタ１９
の左制御入力１８に接続され、一方出力１７はシ
フトレジスタ１９の右制御入力１９に接続されて
いる。シフトレジスタ１９の並列出力２１は、線
２２を介して、傾斜を制御すべき電力増幅器２の
制御入力２３に接続されている。
出力信号傾斜を制御可能としたこれらの電力増
幅器のうちの１つの簡略化された回路図が第２図
に示されている。この電力増幅器は３つの部分か
らなる。すなわち、２個の相補出力３１及び３
１′をもち、破線２９により後の回路から区分さ
れた入力段３０の後、これらの入力にそれぞれ接
続された、前段（pre−stage）３３〜３７からな
るグループ３２と、前段３３′〜３７′からなるグ
ループ３２′が設けられている。これらの段は、
破線３８によつて後の回路から区分されている。
前段３３〜３７、または前段３３′〜３７′は、そ
のスイツチング経路に関連して並列に配列されて
いる。各前段は、それぞれ、３つのトランジスタ
３９，４０，４１及び３９′，４０′，４１′の直
列配列からなり、最初のトランジスタ３９または
３９′が一導電型であり、他の２のトランジスタ、
すなわちトランジスタ４０，４１または４０′，
４１′が他導電型である。異なる導電型の２つの
トランジスタの接続点が前段の出力４２または４
２′をあらわす。各前段はそれぞれ、２個の入力
４３，４４または４３′，４４′をもつ。１つのグ
ループ３２のすべての前段の第１の入力４３は、
入力段３０の第１の出力３１に接続され、もう一
方のグループ３２′の第１の入力４３′は、もう一
方の出力３１′に接続されている。すべての前段
３３〜３７または３３′〜３７′の第２の入力は、
それぞれ、回路の機能を保証するために第２の入
力が基準電位に接続されてなる各グループ中の前
段を例外として、左右シフトレジスタ１９の別の
並列出力にそれぞれ接続されている。前段３３〜
３７または３３′〜３７′の出力４２または４２′
は、前述の電力増幅器２の出力段５０の入力５１
〜５５または５１′〜５５′の異なる入力にそれぞ
れ接続されている。プツシユ・プル出力段として
動作するこの出力段は、プツシユ・プル増幅器５
６〜６０のグループからなる。そして、出力信号
の上昇端を発生するためのトランジスタ６１〜６
５と、出力信号の後端を発生するためのトランジ
スタ６６〜７０が、そのスイツチング経路に関連
して並列に配列されている。出力信号の上昇端を
発生するためのすべてのトランジスタ６１〜６５
の接続点は、後端を発生するためのトランジスタ
６６〜７０と相互接続されて、電力増幅器の出力
７１を形成する。
幅器のうちの１つの簡略化された回路図が第２図
に示されている。この電力増幅器は３つの部分か
らなる。すなわち、２個の相補出力３１及び３
１′をもち、破線２９により後の回路から区分さ
れた入力段３０の後、これらの入力にそれぞれ接
続された、前段（pre−stage）３３〜３７からな
るグループ３２と、前段３３′〜３７′からなるグ
ループ３２′が設けられている。これらの段は、
破線３８によつて後の回路から区分されている。
前段３３〜３７、または前段３３′〜３７′は、そ
のスイツチング経路に関連して並列に配列されて
いる。各前段は、それぞれ、３つのトランジスタ
３９，４０，４１及び３９′，４０′，４１′の直
列配列からなり、最初のトランジスタ３９または
３９′が一導電型であり、他の２のトランジスタ、
すなわちトランジスタ４０，４１または４０′，
４１′が他導電型である。異なる導電型の２つの
トランジスタの接続点が前段の出力４２または４
２′をあらわす。各前段はそれぞれ、２個の入力
４３，４４または４３′，４４′をもつ。１つのグ
ループ３２のすべての前段の第１の入力４３は、
入力段３０の第１の出力３１に接続され、もう一
方のグループ３２′の第１の入力４３′は、もう一
方の出力３１′に接続されている。すべての前段
３３〜３７または３３′〜３７′の第２の入力は、
それぞれ、回路の機能を保証するために第２の入
力が基準電位に接続されてなる各グループ中の前
段を例外として、左右シフトレジスタ１９の別の
並列出力にそれぞれ接続されている。前段３３〜
３７または３３′〜３７′の出力４２または４２′
は、前述の電力増幅器２の出力段５０の入力５１
〜５５または５１′〜５５′の異なる入力にそれぞ
れ接続されている。プツシユ・プル出力段として
動作するこの出力段は、プツシユ・プル増幅器５
６〜６０のグループからなる。そして、出力信号
の上昇端を発生するためのトランジスタ６１〜６
５と、出力信号の後端を発生するためのトランジ
スタ６６〜７０が、そのスイツチング経路に関連
して並列に配列されている。出力信号の上昇端を
発生するためのすべてのトランジスタ６１〜６５
の接続点は、後端を発生するためのトランジスタ
６６〜７０と相互接続されて、電力増幅器の出力
７１を形成する。
Ｆ 作用
次に、本発明に係る上記回路の動作を説明す
る。
る。
先ず、傾斜の公称値は、公称値レジスタ１４に
加えられる。実際の傾斜を反映した値は、その期
間が傾斜の実際の値に依存するところの測定間隔
の間に、カウンタ１０に加えられるクロツク・パ
ルスの数によつてあらわされる。その測定間隔
は、傾斜を制御すべき電力増幅器２のうちの１つ
を含むリング発振器１のパルスが、カウンタ９が
オーバーフローするまでカウンタ９に印加される
ようにして発生される。このようにして決定され
た期間は、リング発振器で使用される電力増幅器
２のオン、オフ切換えにより発生する出力信号の
傾斜の減少に伴つて長さが増大し、その傾斜の増
大に伴つて長さが減少する。カウンタ９のオーバ
ーフローの後は、リング発振器のループが
NANDゲート３によつて中断される。その後、
傾斜の実際の値をあらわすカウンタ１０のカウン
ト値が、公称値レジスタ１４中の値と、比較回路
１２中で比較される。この比較の結果は、左右シ
フトレジスタ１９に加えられる。もしその比較結
果が、傾斜の実際の値が公称値よりも大きいこと
を表示するなら、比較回路１２の出力１５に信号
があらわれ、これにより、制御処理の開始時点で
同一の２進値例えばすべて１から成つていたシフ
トレジスタの内容が左にシフトされ、そこに０が
移動する。このことは、電力増幅器２の制御入力
２３に接続されているシフトレジスタ１９の出力
線２２のうちの１つに電位が生じ、これにより、
前段３３〜３７または３３′〜３７′のうちの一つ
が非導通になされることを意味する。それゆえ、
電力増幅器２のそれに関連する出力段もまた非導
通になされる。こうして、その出力段が最早電流
を搬送しないので、出力信号の傾斜が低減され
る。その後、リング発振器ループがNANDゲー
ト３を介して再び閉じられ、傾斜の実際の新たな
値が再び公称値と比較される。もし比較により、
実際の値が公称値よりも小さいことが分かると、
比較回路１２が出力１７に信号を供給し、これに
より前のレジスタの内容が右にシフトされてそこ
に１が入る。こうして、別のシフトレジスタ段の
出力線にその信号の電息が与えられ、そこで接続
されている前段のうちの一つが導通状態となされ
る。その結果、そこで接続されている出力段もま
た導通状態になり、このことは出力信号の傾斜の
増大につながる。
加えられる。実際の傾斜を反映した値は、その期
間が傾斜の実際の値に依存するところの測定間隔
の間に、カウンタ１０に加えられるクロツク・パ
ルスの数によつてあらわされる。その測定間隔
は、傾斜を制御すべき電力増幅器２のうちの１つ
を含むリング発振器１のパルスが、カウンタ９が
オーバーフローするまでカウンタ９に印加される
ようにして発生される。このようにして決定され
た期間は、リング発振器で使用される電力増幅器
２のオン、オフ切換えにより発生する出力信号の
傾斜の減少に伴つて長さが増大し、その傾斜の増
大に伴つて長さが減少する。カウンタ９のオーバ
ーフローの後は、リング発振器のループが
NANDゲート３によつて中断される。その後、
傾斜の実際の値をあらわすカウンタ１０のカウン
ト値が、公称値レジスタ１４中の値と、比較回路
１２中で比較される。この比較の結果は、左右シ
フトレジスタ１９に加えられる。もしその比較結
果が、傾斜の実際の値が公称値よりも大きいこと
を表示するなら、比較回路１２の出力１５に信号
があらわれ、これにより、制御処理の開始時点で
同一の２進値例えばすべて１から成つていたシフ
トレジスタの内容が左にシフトされ、そこに０が
移動する。このことは、電力増幅器２の制御入力
２３に接続されているシフトレジスタ１９の出力
線２２のうちの１つに電位が生じ、これにより、
前段３３〜３７または３３′〜３７′のうちの一つ
が非導通になされることを意味する。それゆえ、
電力増幅器２のそれに関連する出力段もまた非導
通になされる。こうして、その出力段が最早電流
を搬送しないので、出力信号の傾斜が低減され
る。その後、リング発振器ループがNANDゲー
ト３を介して再び閉じられ、傾斜の実際の新たな
値が再び公称値と比較される。もし比較により、
実際の値が公称値よりも小さいことが分かると、
比較回路１２が出力１７に信号を供給し、これに
より前のレジスタの内容が右にシフトされてそこ
に１が入る。こうして、別のシフトレジスタ段の
出力線にその信号の電息が与えられ、そこで接続
されている前段のうちの一つが導通状態となされ
る。その結果、そこで接続されている出力段もま
た導通状態になり、このことは出力信号の傾斜の
増大につながる。
上述の段階は、公称及び実際の値の均一さに達
成するまで反復される。次にシフトレジスタの値
は変化されない状態にとどまる。
成するまで反復される。次にシフトレジスタの値
は変化されない状態にとどまる。
上述の方法以外に、傾斜の実際の値の測定は、
測定間隔が一定に維持され、例えば７クロツク・
パルス・サイクルからなるように実現することが
できる。この時間に、リング発振器のパルスの数
がカウントされる。そのカウント数はリング発振
器中の電力増幅器の傾斜に比例し、それは傾斜の
増加にてれて増加する。
測定間隔が一定に維持され、例えば７クロツク・
パルス・サイクルからなるように実現することが
できる。この時間に、リング発振器のパルスの数
がカウントされる。そのカウント数はリング発振
器中の電力増幅器の傾斜に比例し、それは傾斜の
増加にてれて増加する。
Ｇ 発生の効果
以上説明したように、もしデータ処理システム
の動作が進むうちに、動作温度が変化したり、供
給電圧が変動したりしてそれが傾斜の変化となつ
てあらわれると、本発明の手段によりその傾斜の
実際の値と公称値との比較が連続的に実行され
て、その傾斜が再制御される。このように増幅器
のオン、オフによつて発生する信号の傾斜制御を
公称値との比較によつて実行することにより、複
数の増幅器が一斉にオンまたはオフになつた場合
においても公称値を所定値以下にすることによ
り、同時切換によるノイズ電圧を記憶素子の切換
しきい値以下に制御することが可能となる。
の動作が進むうちに、動作温度が変化したり、供
給電圧が変動したりしてそれが傾斜の変化となつ
てあらわれると、本発明の手段によりその傾斜の
実際の値と公称値との比較が連続的に実行され
て、その傾斜が再制御される。このように増幅器
のオン、オフによつて発生する信号の傾斜制御を
公称値との比較によつて実行することにより、複
数の増幅器が一斉にオンまたはオフになつた場合
においても公称値を所定値以下にすることによ
り、同時切換によるノイズ電圧を記憶素子の切換
しきい値以下に制御することが可能となる。
従つて、本発明によれば、信号線のインダクタ
ンスによつて生じた誘導電圧等のノイズが補償さ
れるので、特にVLSI回路において回路の誤動作
を防止するという効果が得られる。
ンスによつて生じた誘導電圧等のノイズが補償さ
れるので、特にVLSI回路において回路の誤動作
を防止するという効果が得られる。
第１図は、本発明を実施するための回路のブロ
ツク図、第２図は、出力信号の傾斜を制御可能な
電力増幅器の回路図である。 １……リング発振器、２……電力増幅器、１０
……第１のカウンタ、１２……比較回路、１４…
…公称値レジスタ、１９……左右シフトレジス
タ。
ツク図、第２図は、出力信号の傾斜を制御可能な
電力増幅器の回路図である。 １……リング発振器、２……電力増幅器、１０
……第１のカウンタ、１２……比較回路、１４…
…公称値レジスタ、１９……左右シフトレジス
タ。
Claims (1)
- 【特許請求の範囲】 １ コンピユータのためのVLSI回路をもつ半導
体チツプの電力増幅器の出力信号のデイジタル傾
斜制御のための方法において、 (a) その期間が上記傾斜に依存する測定期間に第
１のカウンタに加えられたクロツク・パルスの
数により実際の傾斜値をあらわし、 (b) 上記カウント値によつてあらわされた実際の
値を、比較回路中で、公称値レジスタ中に格納
されている公称値と比較し、 (c) 上記比較の結果を、左右シフトレジスタに入
力し、該シフトレジスタの並列出力を電力増幅
器の制御入力に印加することにより、該電力増
幅器の出力信号の傾斜を制御する段階を有す
る、 電力増幅器の出力信号の傾斜を制御する方法。 ２ コンピユータのためのVLSI回路をもつ半導
体チツプの電力増幅器の出力信号のデイジタル傾
斜制御のための方法において、 (a) 予定の測定時間に、上記電力増幅器のうちの
１つを含むリング増幅器が第１のカウンタに印
加するパルスの数により実際の傾斜値をあらわ
し、 (b) 上記カウント値によつてあらわされた実際の
値を、比較回路中で、公称値レジスタ中に格納
されている公称値と比較し、 (c) 上記比較の結果を、左右シフトレジスタに入
力し、該シフトレジスタの並列出力を電力増幅
器の制御入力に印加することにより、該電力増
幅器の出力信号の傾斜を制御する段階を有す
る、 電力増幅器の出力信号の傾斜を制御する方法。
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| EP86114537.3 | 1986-10-21 | ||
| EP86114537A EP0264470B1 (de) | 1986-10-21 | 1986-10-21 | Verfahren zur digitalen Regelung der Flankensteilheit der Ausgangssignale von Leistungsverstärkern der für einen Computer bestimmten Halbleiterchips mit hochintegrierten Schaltungen |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63110810A JPS63110810A (ja) | 1988-05-16 |
| JPH0479484B2 true JPH0479484B2 (ja) | 1992-12-16 |
Family
ID=8195511
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP62205337A Granted JPS63110810A (ja) | 1986-10-21 | 1987-08-20 | 電力増幅器の出力信号の傾斜を制御する方法 |
Country Status (7)
| Country | Link |
|---|---|
| US (1) | US4815113A (ja) |
| EP (1) | EP0264470B1 (ja) |
| JP (1) | JPS63110810A (ja) |
| BR (1) | BR8705233A (ja) |
| CA (1) | CA1261011A (ja) |
| DE (1) | DE3677986D1 (ja) |
| ES (1) | ES2021268B3 (ja) |
Families Citing this family (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH077082B2 (ja) * | 1988-01-27 | 1995-01-30 | 富士電機株式会社 | センサ出力測定方式 |
| US4939389A (en) * | 1988-09-02 | 1990-07-03 | International Business Machines Corporation | VLSI performance compensation for off-chip drivers and clock generation |
| US5060244A (en) * | 1989-07-28 | 1991-10-22 | Texas Instruments Incorporated | Method and apparatus for indicating when the total in a counter reaches a given number |
| JPH04154212A (ja) * | 1990-10-17 | 1992-05-27 | Mitsubishi Electric Corp | 半導体記憶装置の出力回路 |
| US5243229A (en) * | 1991-06-28 | 1993-09-07 | At&T Bell Laboratories | Digitally controlled element sizing |
| US5153450A (en) * | 1991-07-16 | 1992-10-06 | Samsung Semiconductor, Inc. | Programmable output drive circuit |
| DE4235317C2 (de) * | 1991-11-01 | 1994-07-07 | Hewlett Packard Co | Steuerbare Verzögerungsschaltung |
| DE4244696C2 (de) * | 1991-11-01 | 1995-05-18 | Hewlett Packard Co | Verfahren zum Kalibrieren einer steuerbaren Verzögerungsschaltung |
| US5337254A (en) * | 1991-12-16 | 1994-08-09 | Hewlett-Packard Company | Programmable integrated circuit output pad |
| JPH05175807A (ja) * | 1991-12-19 | 1993-07-13 | Nec Corp | バッファ回路 |
| USRE38482E1 (en) * | 1992-05-28 | 2004-03-30 | Rambus Inc. | Delay stage circuitry for a ring oscillator |
| US5485490A (en) * | 1992-05-28 | 1996-01-16 | Rambus, Inc. | Method and circuitry for clock synchronization |
| GB9217994D0 (en) * | 1992-08-24 | 1992-10-07 | Immos Limited | Improvements in or relating to ic output drivers |
| JP3092835B2 (ja) * | 1992-08-28 | 2000-09-25 | ティアック株式会社 | 信号再生装置 |
| US5334885A (en) * | 1993-01-13 | 1994-08-02 | At&T Bell Laboratories | Automatic control of buffer speed |
| KR100393317B1 (ko) * | 1994-02-15 | 2003-10-23 | 람버스 인코포레이티드 | 지연동기루프 |
| US5557548A (en) * | 1994-12-09 | 1996-09-17 | International Business Machines Corporation | Method and system for performance monitoring within a data processing system |
| US5621335A (en) * | 1995-04-03 | 1997-04-15 | Texas Instruments Incorporated | Digitally controlled output buffer to incrementally match line impedance and maintain slew rate independent of capacitive output loading |
| US6939625B2 (en) * | 1996-06-25 | 2005-09-06 | Nôrthwestern University | Organic light-emitting diodes and methods for assembly and enhanced charge injection |
| US5959481A (en) * | 1997-02-18 | 1999-09-28 | Rambus Inc. | Bus driver circuit including a slew rate indicator circuit having a one shot circuit |
| KR100474547B1 (ko) * | 1997-05-15 | 2005-06-07 | 주식회사 하이닉스반도체 | 반도체메모리소자의데이타출력버퍼 |
| EP0926829A1 (en) * | 1997-12-22 | 1999-06-30 | Alcatel | Output circuit for digital integrated circuit devices |
| EP1264401B9 (de) | 2000-01-20 | 2004-03-03 | Infineon Technologies AG | Anordnung und verfahren zum einstellen der flankenzeiten eines oder mehrerer treiber sowie treiberschaltung |
| US6392441B1 (en) | 2000-06-13 | 2002-05-21 | Ramtron International Corporation | Fast response circuit |
| US6335638B1 (en) | 2000-06-29 | 2002-01-01 | Pericom Semiconductor Corp. | Triple-slope clock driver for reduced EMI |
| DE10338303B4 (de) * | 2003-08-20 | 2005-11-17 | Infineon Technologies Ag | Schaltungsanordnung zur Verteilung eines Eingangssignals in eine oder mehrere Zeitpositionen |
| US7330080B1 (en) | 2004-11-04 | 2008-02-12 | Transmeta Corporation | Ring based impedance control of an output driver |
| US7768353B2 (en) * | 2008-06-13 | 2010-08-03 | Samsung Electro-Mechanics Company, Ltd. | Systems and methods for switching mode power amplifier control |
Family Cites Families (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| GB1485616A (en) * | 1973-04-19 | 1977-09-14 | Post Office | Apparatus for displaying an extreme value among a succession of digital values and method of testing pulse code modulation equipment using such apparatus |
| US3878370A (en) * | 1973-09-04 | 1975-04-15 | Artronics Corp | Electronic interval timer |
| US3914623A (en) * | 1973-10-31 | 1975-10-21 | Westinghouse Electric Corp | Waveform generator including means for automatic slope calibration |
| SE372393B (ja) * | 1973-11-22 | 1974-12-16 | Ericsson Telefon Ab L M | |
| US3931610A (en) * | 1973-11-29 | 1976-01-06 | Teletype Corporation | Capacitive keyswitch sensor and method |
| DE2945200C2 (de) * | 1979-11-09 | 1983-05-26 | Krautkrämer GmbH, 5000 Köln | Verfahren und Schaltungsvorrichtung zur Erzeugung von Sägezahnimpulsen sowie Verwendung derartiger Schaltungsvorrichtungen in Ultraschall-Meßgeräten |
-
1986
- 1986-10-21 DE DE8686114537T patent/DE3677986D1/de not_active Expired - Fee Related
- 1986-10-21 EP EP86114537A patent/EP0264470B1/de not_active Expired - Lifetime
- 1986-10-21 ES ES86114537T patent/ES2021268B3/es not_active Expired - Lifetime
-
1987
- 1987-08-20 JP JP62205337A patent/JPS63110810A/ja active Granted
- 1987-10-01 CA CA000548403A patent/CA1261011A/en not_active Expired
- 1987-10-02 BR BR8705233A patent/BR8705233A/pt unknown
- 1987-10-20 US US07/110,399 patent/US4815113A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US4815113A (en) | 1989-03-21 |
| JPS63110810A (ja) | 1988-05-16 |
| EP0264470A1 (de) | 1988-04-27 |
| CA1261011A (en) | 1989-09-26 |
| DE3677986D1 (de) | 1991-04-11 |
| ES2021268B3 (es) | 1991-11-01 |
| BR8705233A (pt) | 1988-05-24 |
| EP0264470B1 (de) | 1991-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0479484B2 (ja) | ||
| US4972101A (en) | Noise reduction in CMOS driver using capacitor discharge to generate a control voltage | |
| US6246275B1 (en) | Multi-phase programmable clock generator | |
| US4939384A (en) | Flip-flop circuit | |
| US4287437A (en) | Method and circuitry for equalizing the differing delays of semiconductor chips | |
| US4181862A (en) | High speed resettable dynamic counter | |
| US5173618A (en) | Clock generator for providing a pair of nonoverlapping clock signals with adjustable skew | |
| JP3426608B2 (ja) | クロック・デスキュー回路 | |
| US5451911A (en) | Timing generator | |
| US4182961A (en) | Inhibitable counter stage and counter | |
| US6064232A (en) | Self-clocked logic circuit and methodology | |
| US5079440A (en) | Apparatus for generating computer clock pulses | |
| US3725789A (en) | Temperature controlled clocking of logic circuits | |
| JP3288727B2 (ja) | 出力回路 | |
| US5389831A (en) | Clock generator for providing a pair of nonoverlapping clock signals with adjustable skew | |
| US8368431B2 (en) | Pulse edge selection circuit, and pulse generation circuit, sample-hold circuit, and solid-state image sensor using the same | |
| JPH06216776A (ja) | パルス幅変調装置 | |
| US4967104A (en) | Circuit for increasing the output impedance of an amplifier | |
| JPH0585082B2 (ja) | ||
| JP3517058B2 (ja) | 周波数逓倍回路及び半導体集積回路 | |
| US6339345B1 (en) | Semiconductor device equipped with output circuit adjusting duration of high and low levels | |
| JP2639306B2 (ja) | シフトレジスタ回路 | |
| US6369611B1 (en) | Sequential circuit for high frequency clocking | |
| JP2776643B2 (ja) | クロック駆動回路 | |
| EP0308294A2 (en) | Noise-resistant arbiter circuit |