JPH0479265A - 半導体装置及びその製造方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 この発明は、半導体装置及びその製造方法に関し、特に
、Ｍ　ＯＳ　（Ｍｅｔａｌ−Ｏｘｉｄｅ−Ｓｅｍｉｃｏ
ｎｄｕｃｔｏｒ）ＬＳＩのサージ耐量低下を防止するた
めの保護回路トランジスタを備えた半導体装置及びその
製造方法に関するものである。

〔従来の技術〕

近年のトランジスタの微細化にしたがい、素子中の電界
は高くなる一方であり、このような状況では、通称ホッ
トエレクトロン効果といわれている現象が生じる。この
現象は、ホットとなった電子がＳｔ−３ｔｏｗ間のバリ
アを越えて５ｉｎ２中へと注入される現象で、この電子
はドレイン端での衝突電離によって生しだものが大多数
であり、この電子の大部分はゲート電流となるが、一部
分はＳｉｎ、中のトラップに捕獲されて負荷電荷として
働き、しきい値電圧の変動、あるいはチャネルコンダク
タンスの低下といった信顛性の低下を招く。また、この
他にも衝突！離の際にできた電子−正孔対の内の正孔が
基板電流となって基板へと流れるために基板電圧が変動
し、ソフトブレイクダウンが起こる。また、この基板電
流がトリガとなってＣＭＯ３回路のラッチアップが生じ
る。

この現象を防止する構造として、現在ではドレイン電界
を緩和することかできるＬ　Ｄ　Ｄ　（Ｌｉｇｈｔｌｙ
Ｄｏｐｅｄ　Ｄｒａｉｎ）構造がよく知られている。

以下、従来例による方法につき、第２図（ａ）〜（ｅ）
を用いて、ポリサイドゲート構造をもつＣＭＯ５ＬＳＩ
の製造方法を例に説明する。本構造は、Ｎチャネルトラ
ンジスタを保護半導体として用いた例である。

図において、１はＰ型基板、２はＰウェル、３はＮウェ
ル、４はフィールド酸化膜、５はゲート酸化膜、６はゲ
ート電極、７，１０．１２はレジスト、８はＮ−ソース
、ドレイン領域、９はサイドウオール酸化膜、１１はＮ
＋ソース、ドレイン領域、１３はＰ゛ソースドレイン領
域である。

以下、製造方法について説明する。

まず、Ｐ型Ｓｉ基板１上に、Ｐウェル２、Ｎウェル３を
形成した後、通常のＬＯＣＯ３法（Ｌｏｃａｌ　０ｘｉ
ｄａｔｉｏｎ　ｏｆ　Ｓｔ）を用いて素子分離酸化膜（
以下、フィールド酸化膜と記す）４を形成する。その後
、Ｎチャネルトランジスタ及びＰチャネルトランジスタ
の閾値電圧（以下、ＶＴｊｌと記す）を調整するための
イオン注入を行う。その後、トランジスタのゲート酸化
膜５を形成して第２図（ａ）の断面構造を得る。

次に、全面にポリシリコン膜を堆積し、それをＮ型化す
るためのリンデポ工程を実施した後、Ｍｏ５ｉｚ膜をス
パッタデボする。その後、通常の写真製版技術により、
トランジスタのゲートパターンをレジストで形成し、Ｍ
ｏ５ｔ、膜、及びポリシリコン膜をエツチングし、ポリ
サイドゲート６を形成する。その後、不要レジストは除
去し、写真製版技術により、レジストパターン７を形成
し、ウェハに対し垂直にリンイオンの注入を施してＮ−
ソース、ドレイン領域８を形成する。この時の断面図が
第２図（ｂ）である。この後、レジスト７は除去する。

次に、ＣＶＤ法により全面にＳｉｎ、膜を堆積し、異方
性エツチングを行って、トランジスタのポリサイドゲー
ト電極６の側壁にサイドウオールとしてＳｉｎ、膜９を
残す。その後、写真製版技術により再度前記レジストパ
ターン７と同じレジストパターン１０を形成し、砒素イ
オンの注入を実施してＮ゛ソースドレイン領域１１を形
成する。このときの断面図が第２図（Ｃ）である。その
後、レジスト１０は除去する。

次に、′写真製版技術によりレジストパターン１２を形
成し、ボロンイオンの注入を実施してＰ゛ソースドレイ
ン領域１３を形成する。このときの断面図が第２図（ｄ
）である。この後、レジスト１２は除去する。

次に上記イオン注入層の活性層化およびＰ゛ソースドレ
イン領域１３をゲート直下まで到達させるための熱処理
工程（ドライブおよび酸化）を経た後、眉間絶縁膜、例
えばＢＰＳＧ膜１４をＣＶＤ法により堆積し、通常の写
真製版技術及びＢＰＳＧ膜エツチング技術により、コン
タクト孔を形成する。さらに素子の配線を行うため、例
えばＡｊ！−３ｔ膜１５をスパッタデボし、通常の写真
製版技術、Ａｆ−３ｔ膜エツチング技術により配線を行
う。最後に、表面保護膜１６を形成してウェハプロセス
を完了する。これにより基板上に、ＬＤＤ構造のＮチャ
ネル保護トランジスタ及びＮチャネル内部トランジスタ
、及びＬＤＤ構造でないＰチャネル内部トランジスタが
完成する。このときの断面図が第２図（ｅ）である。

また、例としてＮチャネルトランジスタを保護トランジ
スタとする入力回路図を第１１図に示す。

入力端子１８に電気信号が入力され、内部回路２２（図
中、Ｐチャネルトランジスタ２０とＮチャネルトランジ
スタ２１で示されるインバータ）を駆動して、各種信号
処理を行う、この場合もし、入力端子１８にノイズとし
てサージ電圧が加わった時にはＮチャネル保護トランジ
スタ１９の存在により、内部回路２２を破壊することな
く保護することが可能となる。

〔発明が解決しようとする課題］ 従来の保護トランジスタはＬＤＤ構造を採用し、上述の
ように、微細化に伴う信転性上の問題であるホットエレ
クトロン対策としてＬＤＤ構造に必要なＮ−ソース、ド
レイン領域８を形成していたが、この領域があったため
、サージ電圧印加によりＮチャネル保護トランジスタが
破壊され、ＬＳＩとして使用できなくなるという不都合
があった。

すなわち、ＬＤＤ構造は、素子の微細化に伴うホットエ
レクトロン対策としては有効であるが、サージ電圧印加
に対しては弱く、サージ破壊耐圧が低いという問題があ
った。

この発明は上記のような問題点を解消する為になされた
もので、サージ破壊耐圧を低下させることなく、素子の
微細化が推進できる半導体装置およびその製造方法を提
供することを目的とする。

〔課題を解決するための手段〕

この発明に係る半導体装置は、内部回路保護用トランジ
スタのソース、ドレイン領域の構造にはＬＤＤ構造を採
用しないようにし、内部回路用トランジスタのみにＬＤ
Ｄ構造を採用するようにしたのものである。

また、この発明にかかる半導体装置の製造方法は、基板
上に内部回路用トランジスタ及び内部回路保護用トラン
ジスタのゲート電極をそれぞれ形成する工程、内部回路
用トランジスタ領域をレジストで被い、内部回路保護用
トランジスタのゲート電極をマスクとして斜め回転イオ
ン注入を施し、内部回路保護用トランジスタの高濃度ソ
ース、ドレイン領域を形成する工程、内部回路用トラン
ジスタ及び内部回路保護用トランジスタのゲート電極の
側壁にサイドウオール絶縁膜を形成する工程、該サイド
ウオール絶縁膜及び内部回路用、内部回路保護用トラン
ジスタのゲート電極をマスクとしてイオン注入を施し、
内部回路用トランジスタの高濃度ソース、ドレイン領域
を形成する工程、サイドウオール絶縁膜を再度エツチン
グし、サイドウオール長を短くする工程、該短くなった
サイドウオール絶縁膜と内部回路用及び内部回路保護用
トランジスタのゲート電極をマスクとしてイオン注入を
施し、内部回路用トランジスタの低濃度ソース、ドレイ
ン領域を形成する工程、イオン注入層の活性化ならびに
内部回路用及び内部回路保護用トランジスタのそれぞれ
のゲート直下にソース領域、ドレイン領域が達するため
の熱処理を施す工程とを含むことを特徴とするものであ
る。

〔作用〕

この発明における半導体装置は、ＬＤＤ構造を持たない
トランジスタを保護トランジスタとしているため、サー
ジ破壊耐圧の低下をひき起こさず、製品寿命の長いもの
が得られる。また、内部回路用トランジスタをＬＤＤ構
造としたため、素子微細化が可能となる。

また、この発明における半導体装置の製造方法では、斜
め回転イオン注入、及びザイドウォール絶縁膜形成のた
めの２度にわたるエツチング工程を実施することにより
、最小限のマスク工程でサージ耐圧の高い非ＬＤＤ構造
の内部回路保護用トランジスタと、微細化が可能なＬＤ
Ｄ構造の内部回路用トランジスタを形成できる。

〔実施例〕

以下、この発明の一実施例を図について説明する。

第１図（ａ）〜（ｅ）は本発明の一実施例による半導体
装置の製造方法を示す各主要工程の断面構造を示す図で
あり、図において、第２図と同一符号は同一部分を示し
、７゛はレジスト、１１’　は保護トランジスタのＮ３
ソース、ドレイン領域である。

次に製造方法について図に従って説明する。

第１図（ａ）までの工程は、従来の方法で述べた第２図
（ａ）の工程と同様で、ゲート酸化膜５を２５０人程変
形成し、Ｐｏ１ｙＳ　ｉ　２８００人、Ｍｏ５ｉｚ２３
００人よりなるポリサイドゲート６を形成した後、保護
トランジスタ形成領域以外の部分をレジスト７゛で覆い
、例えば砒素またはリンイオンを４５°の斜め回転イオ
ン注入にて４Ｘ１０”ｃｍ４程度注入してＮチャネル保
護トランジスタのＮ゛ソースドレイン領域１１を形成す
る。この場合のトランジスタゲート長は保護トランジス
タで３．０μｍ、内部のＮチャネルトランジスタで１．
３μｍＳＰチャネルトランジスタで１．５μｍ程度であ
る。このときの断面図が第１図（ａ）である。この後、
レジスト７は除去する。

次に、通常のＣＶＤ法により全面にＳｉＯ２膜を３００
０人を堆積後、異方性エツチングを行って、トランジス
タのポリサイドゲート電極６の側壁にサイドウオール５
ｉｎ２膜９を形成する。

その後、写真製版技術により、Ｐチャネル内部トランジ
スタの形成領域上にレジストパターンｌＯを形成し、砒
素のイオン注入を４　Ｘ　１０”ｃｍ−”程度行って内
部のＮチャネルトランジスタのＮ゛ソースドレイン領域
１１を形成する。このときの断面図が第１図（ｂ）であ
る。

次に、前工程で形成したサイドウオール５ｉｎ２膜９を
さらに異方性エツチングを行い、サイドウオールＳｉ０
ｇ膜９よりもサイドウオール長の短いサイドウオール長
を有するＳｉｎ、膜９゛を形成する。この後、例えば、
リンイオン注入を５０Ｋｅｙ、２Ｘ１０Ｉ３ｃｍ−”程
度で実施することにより、内部のＮチャネルトランジス
タのＮ−ソース、ドレイン領域８を形成する。このとき
の断面図が第１図（Ｃ）である、その後、レジスト１０
は除去する。

次に、写真製版技術によりＮチャネル保護トランジスタ
及びＮチャネル内部トランジスタ形成領域上に、選択的
にレジストパターン１２を形成し、例えば、ボロンのイ
オン注入を３０ＫｅＶ、１゜０ＸＩＯ′ｓｃｍ−”で実
施してＰ０ソース、ドレイン領域１３を形成する。この
ときの断面図が第１図（ロ）である、その後、レジスト
１２は除去する。

次に、上記イオン注入層の活性化およびＮ−ソース、ド
レイン領域８．Ｐ”ソース、ドレイン領域１３をゲート
直下まで到達させるべく熱処理（例えば、Ｎ８雰囲気中
で、ドライブ９００°Ｃ９３０分）および酸化（例えば
、ｏ２雰囲気中で９００”　Ｃ，５０分）を経た後、Ｂ
ＰＳＧ膜１４をＣＶＤ法により１．０μｍ堆積し、写真
製版技術およびＢＰＳＧ膜エツチング技術によりコンタ
トラ孔を形成する。

さらに素子の配線を行うため、例えばＡｆ−３ｉ膜１５
を８５００人程度程度パンタデボし、写真製版技術およ
びＡｆ！−３ｉ膜のエツチング技術により配線パターン
を形成する。

最後に、全面に表面保護膜１６を形成してウェハプロセ
スを完了する。このときの断面図が第１図（ｅ）である
。

このような本実施例によれば、Ｎチャネル保護トランジ
スタのソース、ドレイン構造がＬＤＤ構造ではなく、高
濃度Ｎ＋ソース、ドレイン領域１１となるため、ソース
、ドレイン領域の濃度が均質なものとなり、サージ耐圧
の低下を避けることができる。

また、内部回路のＮチャネルトランジスタのソース、ド
レイン領域はＬＤＤ構造であるため、素子の微細化にも
充分に対応できる。

さらに、本製造方法によれば、斜め回転イオン注入によ
りＮチャネル保護トランジスタの高濃度ソース、ドレイ
ン領域１１．・１１゛を形成し、かつ、内部Ｎチャネル
トランジスタのＬＤＤ構造の形成には、まず、ゲート電
極６とサイドウオール絶縁膜９をマスクとするイオン注
入により高濃度ソース、ドレイン領域１１を形成し、そ
の後、サイドウオール長を短くしたサイドウオール絶縁
膜９゛を形成し、これをマスクとするイオン注入により
低濃度ソース、ドレイン領域８を形成したので、内部回
路のＮチャネルトランジスタにはＬＤＤ構造を、Ｎチャ
ネル保護トランジスタにはＬＤＤ構造でないものを、従
来の内部回路のＮチャネルトランジスタ及びＮチャネル
保護トランジスタが双方ともＬＤＤ構造である場合の製
法に対してマスク工程を増加することなく容易に形成で
き、寿命の長い、微細加工に適した高性能なトランジス
タを簡単に製造することができる。

なお、前記実施例では、ポリサイドゲートを有する０Ｍ
Ｏ３ＬＳＩにおいて、保護トランジスタにＮチャネルト
ランジスタを用いた場合を例について説明したが、本発
明は、ポリサイドゲートでないゲート、例えばポリシリ
コン、金属ゲートの場合にも、またＰチャネルトランジ
スタを保護トランジスタとして用いた場合においても上
記実施例同様に適用することが可能であり、同様の効果
を奏する。

〔発明の効果］ 以上のように、この発明によれば、内部回路トランジス
タにはＬＤＤ構造を採用し、保護トランジスタ構造にＬ
ＤＤ構造を採用しないようにしたため、素子の微細化を
図れるとともに、サージ破壊耐圧の低下のない半導体装
置が得られる効果がある。

また、この発明の半導体装置の製造方法によれば、内部
回路保護用トランジスタの高濃度ソース。

ドレイン領域の形成に斜め回転イオン注入を用い、かつ
、内部回路トランジスタのＬＤＤ構造を形成するに際し
ては、ゲート電極のサイドウオール絶縁膜をマスクとし
てイオン注入により高濃度ソース、ドレイン領域を形成
し、その後サイドウオール絶縁膜のサイドウオール長を
短くし、これをマスクとするイオン注入により低濃度ソ
ース、ドレイン領域を形成したので、従来例に対してマ
スク工程数を増やすことなく容易に本発明の構造を形成
でき、微細化に適したサージ破壊耐圧の高い、寿命の長
いＬＳＩの製造が容易に可能となる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例による半導体装置の製造方法
を示す断面図、第２図は従来例による半導体装置の製造
方法を示す断面図、第３図は従来例による半導体装置の
作用、動作を説明するための入力保護回路、及び内部回
路を示す図である。 図において、１はＰ型基板、２はＰウェル、３はＮウェ
ル、４はフィールド酸化膜、５はゲート酸化膜、６はゲ
ート電極、７，７°はレジスト、８はＮ−ソース、ドレ
イン領域、９は第１のサイドウオール酸化膜、９゛は第
２のサイドウオール酸化膜、１０はレジスト、１１．１
１’　はＮ０ソース、ドレイン領域、１２はレジスト、
１３はＰ１ソース、ドレイン領域、１４はＢＰＳＣ膜、
１５はＡｆ！−３ｔ膜、１６は表面保護膜である。 なお図中同一符号は同−又は相当部分を示す。

Claims (2)

【特許請求の範囲】
1. （１）１つの共通基板内または基板上に、内部回路を構
   成する内部回路用トランジスタと、該内部回路を保護す
   る内部回路保護用トランジスタとを備えた半導体装置に
   おいて、 前記内部回路用トランジスタは、ＬＤＤ（Ｌｉｇｈｔｌ
   ｙＤｏｐｅｄＤｒａｉｎ）構造であり、前記内部回路保
   護用トランジスタは、非ＬＤＤ構造であることを特徴と
   する半導体装置。
2. （２）１つの共通基板内または基板上に、内部回路を構
   成する内部回路用トランジスタと、該内部回路を保護す
   る内部回路保護用トランジスタとを備えた半導体装置の
   製造方法において、 基板上に前記内部回路用トランジスタ及び前記内部回路
   保護用トランジスタのゲート電極をそれぞれ形成する工
   程と、 内部回路用トランジスタ形成領域をレジストで被い、内
   部回路保護用トランジスタのゲート電極をマスクとして
   斜め回転イオン注入を施し、内部回路保護用トランジス
   タの高濃度ソース領域、ドレイン領域を形成する工程と
   、 前記内部回路用トランジスタ及び前記内部回路保護用ト
   ランジスタのゲート電極の側壁に第１のサイドウォール
   絶縁膜を形成する工程と、 前記内部回路用トランジスタ及び内部回路保護用トラン
   ジスタのゲート電極と前記第１のサイドウォール絶縁膜
   をマスクとしてイオン注入を施し、前記内部回路用トラ
   ンジスタの高濃度ソース領域、ドレイン領域を形成する
   工程と、 前記サイドウォール絶縁膜を再度エッチングし、第１の
   サイドウォール絶縁膜に比し、サイドウォール長が短か
   い第２のサイドウォール絶縁膜を形成する工程と、 前記内部回路用トランジスタ及び前記内部回路保護用ト
   ランジスタのゲート電極と前記第２のサイドウォール絶
   縁膜をマスクとしてイオン注入を施し、前記内部回路用
   トランジスタの低濃度ソース領域、ドレイン領域を形成
   する工程と、 上記のイオン注入層の活性化ならびに内部回路用及び内
   部回路保護用トランジスタのゲート直下にソース領域、
   ドレイン領域が達するための熱処理を施す工程とを含む
   ことを特徴とする半導体装置の製造方法。