JPH0478175B2 - - Google Patents
Info
- Publication number
- JPH0478175B2 JPH0478175B2 JP61277488A JP27748886A JPH0478175B2 JP H0478175 B2 JPH0478175 B2 JP H0478175B2 JP 61277488 A JP61277488 A JP 61277488A JP 27748886 A JP27748886 A JP 27748886A JP H0478175 B2 JPH0478175 B2 JP H0478175B2
- Authority
- JP
- Japan
- Prior art keywords
- bump
- plating
- bumps
- substrate
- surface roughness
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 238000007747 plating Methods 0.000 claims description 24
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 claims description 18
- 229910052782 aluminium Inorganic materials 0.000 claims description 16
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 15
- 230000003746 surface roughness Effects 0.000 claims description 14
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims description 13
- 239000010931 gold Substances 0.000 claims description 13
- 229910052737 gold Inorganic materials 0.000 claims description 13
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- 239000004065 semiconductor Substances 0.000 claims description 6
- 239000011888 foil Substances 0.000 claims description 3
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 239000011889 copper foil Substances 0.000 description 6
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 239000004020 conductor Substances 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 238000005530 etching Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000012141 concentrate Substances 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005562 fading Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 239000002245 particle Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 238000004381 surface treatment Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/495—Lead-frames or other flat leads
- H01L23/49541—Geometry of the lead-frame
- H01L23/49548—Cross section geometry
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
Landscapes
- Physics & Mathematics (AREA)
- Geometry (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
〔産業上の利用分野〕
本発明は半導体素子（以下ICチツプという）
のアルミパツドに直接接合するためのバンプをフ
インガー上に有するバンプ付基板に関する。 〔従来の技術〕 従来のバンプ付基板は、特公昭58−26828や特
公昭59−17980のごとく、フインガーの先端部に
メツキによりバンプを形成したり、フインガーの
中程をハーフエツチングすることによりその先端
にバンプを形成することが知られていた。第３図
はその一例であるが、フインガー４の先端にバン
プ５が形成されており、また前記引用例では言及
されていないが、通常バンプ５の表面は平滑な状
態であつた。 〔発明が解決しようとする問題点〕 しかしながら、前述の従来技術では、ICチツ
プのアルミパツドとフインガーのバンプとを熱圧
着もしくは超音波を併用した熱圧着により接合し
ようとしても、アルミパツドと接触するバンプ表
面が平滑なためアルミパツド表面に形成されてい
る酸化膜を破壊除去することができず、接合が不
安定で接合強度が確保できないという問題点を有
していた。 そこで本発明はこのような問題点を解決するも
ので、その目的とするところはICチツプのアル
ミパツドと安定して接合可能なバンプ付基板を提
供するところにある。 〔問題点を解決するための手段〕 本発明のバンプ付基板は、半導体素子のアルミ
パツドに直接接合するためのバンプが胴箔からな
るフインガー上に形成されるバンプ付基板におい
て、前記バンプの表面にはニツケルメツキ層と金
メツキ層とが積層され、前記バンプの表面の面粗
度がメツキにより拡大増長されてなることを特徴
とする。 〔実施例〕 第１図は本発明の実施例におけるバンプ付基板
の断面図であり、１はポリイミドやガラエポ等の
基板、２は接着剤、３は導体パターン、４はフイ
ンガー、５はバンプである。バンプ５はフインガ
ー４の中程をハーフエツチングすることにより形
成されており、またバンプ５の表面は下層にニツ
ケル、上層に金メツキを施し、下地の面粗度を拡
大増長している。ところで、ICチツプのアルミ
パツドとバンプとを接合する際、基板のバンプ表
面の粗い凸部がアルミパツド表面にくい込みつつ
変形することにより、アルミパツド表面の酸化膜
を破壊し、アルミパツド内部の清浄な金属面と基
板バンプ金属とが合金を形成し、強固な接合を得
ることができる。従つてバンプ５の表面の面粗度
が、接合強度に大きく影響し、面粗度が適度に粗
い方が接合強度は大きく、後述するように最大表
面粗さ（以下Rmaxという）が５〜20μｍである
ことが望ましい。尚このときのバンプの表面状態
は梨地状でもすじ目状でもかまわない。本実施例
において下地の導体パターン３が形成される導体
には電解銅箔を用いており、バンプ表面となる銅
箔裏面は接着剤２を介して基板１との密着性を上
げるため、銅箔製造時に電解銅メツキの析出粒子
により粗化されて面粗度はRmax5〜12μｍ程度と
なつている。しかるにこれが表面処理、エツチン
グ等のバンプ付基板製造工程を経ることにより
Rmax3〜8μｍ程度に減少する。ここで尖端部に
電流が集中することを利用し、電気メツキにより
下層にニツケル、上層に金をメツキを施すことに
より、バンプ表面の微小な凸部を増長させる。第
２図はバンプ部分を拡大した断面図で、銅箔６の
表面にニツケル８と金９がメツキされており、そ
の厚みは凸部７に電流が集中するため凸部７で厚
くその周囲では薄くなつており、バンプ５の表面
の面粗度が大きくなつている。この現象はメツキ
条件における電流密度が高くなる程顕著となるた
め、メツキヤケが出ない範囲でできるだけ高くす
る。本実施例のバンプ付基板ではニツケルを0.5
〜1μｍに薄メツキした後、金を電流密度2.5A／
ｄm2時間１分でメツキすることにより、平均金メ
ツキ厚1.5μｍ、バンプ表面ではRmaxにおいて２
〜6μｍの面粗度拡大を得ている。尚上記のメツ
キ装置やメツキ液により異なるもので、同じメツ
キ厚を得るためには許容電流密度の上限近くで、
時間を短かくしてメツキすれば大きな面粗度を得
ることが可能である。 第１表は４水準の面粗度（Rmax）を有する銅
箔に平均金メツキ厚1.5μｍを施す各金メツキ条件
（電流密度）におけるバンプトータル面粗度
（Rmax）と接合強度、接合歩留りのデータを示
したものである。
のアルミパツドに直接接合するためのバンプをフ
インガー上に有するバンプ付基板に関する。 〔従来の技術〕 従来のバンプ付基板は、特公昭58−26828や特
公昭59−17980のごとく、フインガーの先端部に
メツキによりバンプを形成したり、フインガーの
中程をハーフエツチングすることによりその先端
にバンプを形成することが知られていた。第３図
はその一例であるが、フインガー４の先端にバン
プ５が形成されており、また前記引用例では言及
されていないが、通常バンプ５の表面は平滑な状
態であつた。 〔発明が解決しようとする問題点〕 しかしながら、前述の従来技術では、ICチツ
プのアルミパツドとフインガーのバンプとを熱圧
着もしくは超音波を併用した熱圧着により接合し
ようとしても、アルミパツドと接触するバンプ表
面が平滑なためアルミパツド表面に形成されてい
る酸化膜を破壊除去することができず、接合が不
安定で接合強度が確保できないという問題点を有
していた。 そこで本発明はこのような問題点を解決するも
ので、その目的とするところはICチツプのアル
ミパツドと安定して接合可能なバンプ付基板を提
供するところにある。 〔問題点を解決するための手段〕 本発明のバンプ付基板は、半導体素子のアルミ
パツドに直接接合するためのバンプが胴箔からな
るフインガー上に形成されるバンプ付基板におい
て、前記バンプの表面にはニツケルメツキ層と金
メツキ層とが積層され、前記バンプの表面の面粗
度がメツキにより拡大増長されてなることを特徴
とする。 〔実施例〕 第１図は本発明の実施例におけるバンプ付基板
の断面図であり、１はポリイミドやガラエポ等の
基板、２は接着剤、３は導体パターン、４はフイ
ンガー、５はバンプである。バンプ５はフインガ
ー４の中程をハーフエツチングすることにより形
成されており、またバンプ５の表面は下層にニツ
ケル、上層に金メツキを施し、下地の面粗度を拡
大増長している。ところで、ICチツプのアルミ
パツドとバンプとを接合する際、基板のバンプ表
面の粗い凸部がアルミパツド表面にくい込みつつ
変形することにより、アルミパツド表面の酸化膜
を破壊し、アルミパツド内部の清浄な金属面と基
板バンプ金属とが合金を形成し、強固な接合を得
ることができる。従つてバンプ５の表面の面粗度
が、接合強度に大きく影響し、面粗度が適度に粗
い方が接合強度は大きく、後述するように最大表
面粗さ（以下Rmaxという）が５〜20μｍである
ことが望ましい。尚このときのバンプの表面状態
は梨地状でもすじ目状でもかまわない。本実施例
において下地の導体パターン３が形成される導体
には電解銅箔を用いており、バンプ表面となる銅
箔裏面は接着剤２を介して基板１との密着性を上
げるため、銅箔製造時に電解銅メツキの析出粒子
により粗化されて面粗度はRmax5〜12μｍ程度と
なつている。しかるにこれが表面処理、エツチン
グ等のバンプ付基板製造工程を経ることにより
Rmax3〜8μｍ程度に減少する。ここで尖端部に
電流が集中することを利用し、電気メツキにより
下層にニツケル、上層に金をメツキを施すことに
より、バンプ表面の微小な凸部を増長させる。第
２図はバンプ部分を拡大した断面図で、銅箔６の
表面にニツケル８と金９がメツキされており、そ
の厚みは凸部７に電流が集中するため凸部７で厚
くその周囲では薄くなつており、バンプ５の表面
の面粗度が大きくなつている。この現象はメツキ
条件における電流密度が高くなる程顕著となるた
め、メツキヤケが出ない範囲でできるだけ高くす
る。本実施例のバンプ付基板ではニツケルを0.5
〜1μｍに薄メツキした後、金を電流密度2.5A／
ｄm2時間１分でメツキすることにより、平均金メ
ツキ厚1.5μｍ、バンプ表面ではRmaxにおいて２
〜6μｍの面粗度拡大を得ている。尚上記のメツ
キ装置やメツキ液により異なるもので、同じメツ
キ厚を得るためには許容電流密度の上限近くで、
時間を短かくしてメツキすれば大きな面粗度を得
ることが可能である。 第１表は４水準の面粗度（Rmax）を有する銅
箔に平均金メツキ厚1.5μｍを施す各金メツキ条件
（電流密度）におけるバンプトータル面粗度
（Rmax）と接合強度、接合歩留りのデータを示
したものである。
以上述べたように本発明によれば、バンプ表面
の面粗度がメツキにより拡大増長される構成とし
たので、例えばバンプ表面の面粗度を５〜20μｍ
に形成すれば、半導体素子のアルミパツドとの接
合の際、アルミパツド表面の酸化膜はバンプ表面
に形成される凹凸によつて破壊されることから、
バンプとアルミパツドとの接合強度が著しく向上
できる、また、胴箔からなるパツド表面にはニツ
ケルメツキ層と金メツキ層とが積層される構成と
したので、例えば接合時に発生し得る胴と金との
拡散がニツケルメツキ層により避けられることか
ら、安定した接合強度が確保できる、という効果
を有する。
の面粗度がメツキにより拡大増長される構成とし
たので、例えばバンプ表面の面粗度を５〜20μｍ
に形成すれば、半導体素子のアルミパツドとの接
合の際、アルミパツド表面の酸化膜はバンプ表面
に形成される凹凸によつて破壊されることから、
バンプとアルミパツドとの接合強度が著しく向上
できる、また、胴箔からなるパツド表面にはニツ
ケルメツキ層と金メツキ層とが積層される構成と
したので、例えば接合時に発生し得る胴と金との
拡散がニツケルメツキ層により避けられることか
ら、安定した接合強度が確保できる、という効果
を有する。
第１図は本発明の実施例におけるバンプ付基板
の断面図、第２図は本発明の実施例におけるバン
プ部の拡大断面図、第３図は従来のバンプ付基板
の断面図、第４図は本発明の実施例におけるバン
プ付基板を用いた半導体装置の断面図である。 １……基材、２……接着剤、３……導体パター
ン、４……フインガー、５……バンプ、６……銅
箔、７……凸部、８……ニツケル、９……金、１
０……バンプ付基板、１１……ICチツプ、１２
……半導体装置、１３……アルミパツド。
の断面図、第２図は本発明の実施例におけるバン
プ部の拡大断面図、第３図は従来のバンプ付基板
の断面図、第４図は本発明の実施例におけるバン
プ付基板を用いた半導体装置の断面図である。 １……基材、２……接着剤、３……導体パター
ン、４……フインガー、５……バンプ、６……銅
箔、７……凸部、８……ニツケル、９……金、１
０……バンプ付基板、１１……ICチツプ、１２
……半導体装置、１３……アルミパツド。
Claims (1)
- １ 半導体素子のアルミパツドに直接接合するた
めのバンプが胴箔からなるフインガー上に形成さ
れるバンプ付基板において、前記バンプの表面に
はニツケルメツキ層と金メツキ層とが積層され、
前記バンプの表面の面粗度がメツキにより拡大増
長されてなることを特徴とするバンプ付基板。
Priority Applications (8)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61277488A JPS63129635A (ja) | 1986-11-20 | 1986-11-20 | バンプ付基板 |
| US07/017,419 US4786545A (en) | 1986-02-28 | 1987-02-24 | Circuit substrate and method for forming bumps on the circuit substrate |
| GB8704425A GB2187331B (en) | 1986-02-28 | 1987-02-25 | Method of forming an integrated circuit assembly or part thereof |
| GB8901825A GB2211351B (en) | 1986-02-28 | 1989-01-27 | Method of forming an integrated circuit assembly or part thereof |
| SG1392A SG1392G (en) | 1986-02-28 | 1992-01-08 | Method of forming an integrated circuit assembly or part thereof |
| SG1492A SG1492G (en) | 1986-02-28 | 1992-01-08 | Method of forming an integrated circuit assembly or part thereof |
| HK36093A HK36093A (en) | 1986-02-28 | 1993-04-15 | Method of forming an integrated circuit assembly or part thereof |
| HK35993A HK35993A (en) | 1986-02-28 | 1993-04-15 | Method of forming an integrated circuit assembly or part thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61277488A JPS63129635A (ja) | 1986-11-20 | 1986-11-20 | バンプ付基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS63129635A JPS63129635A (ja) | 1988-06-02 |
| JPH0478175B2 true JPH0478175B2 (ja) | 1992-12-10 |
Family
ID=17584292
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61277488A Granted JPS63129635A (ja) | 1986-02-28 | 1986-11-20 | バンプ付基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS63129635A (ja) |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1997016848A1 (fr) * | 1995-10-31 | 1997-05-09 | Ibiden Co., Ltd. | Module de composant electronique et son procede de fabrication |
| EP1030354A1 (en) * | 1997-08-29 | 2000-08-23 | Hitachi, Ltd. | Compression bonded semiconductor device and power converter using the same |
| JP2000195984A (ja) * | 1998-12-24 | 2000-07-14 | Shinko Electric Ind Co Ltd | 半導体装置用キャリア基板及びその製造方法及び半導体装置及びその製造方法 |
| JP2010087229A (ja) * | 2008-09-30 | 2010-04-15 | Sanyo Electric Co Ltd | 半導体モジュール、半導体モジュールの製造方法および携帯機器 |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52124865A (en) * | 1976-04-13 | 1977-10-20 | Sharp Corp | Semiconductor device |
| JPS55138864A (en) * | 1979-04-16 | 1980-10-30 | Sharp Corp | Method of fabricating semiconductor assembling substrate |
-
1986
- 1986-11-20 JP JP61277488A patent/JPS63129635A/ja active Granted
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS52124865A (en) * | 1976-04-13 | 1977-10-20 | Sharp Corp | Semiconductor device |
| JPS55138864A (en) * | 1979-04-16 | 1980-10-30 | Sharp Corp | Method of fabricating semiconductor assembling substrate |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS63129635A (ja) | 1988-06-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6787926B2 (en) | Wire stitch bond on an integrated circuit bond pad and method of making the same | |
| JPH11307675A (ja) | 樹脂封止型半導体装置及びその製造方法 | |
| JPH0437149A (ja) | 半導体装置 | |
| KR100551576B1 (ko) | 반도체 장치 및 그 제조방법 | |
| JP3029398B2 (ja) | 半導体のチップと基板間の電気的連結構造 | |
| JP2004119726A (ja) | 回路装置の製造方法 | |
| JP2003051665A (ja) | 電子部品の実装方法 | |
| JPH0478175B2 (ja) | ||
| KR20030016167A (ko) | 범프를 구비한 도금 도전층을 포함하는 배선 기판 및 그제조 방법 | |
| JP2003007762A (ja) | 半導体装置のフリップチップ実装方法 | |
| JP2006140392A (ja) | テープキャリア及びその製造方法、並びに半導体装置及びその製造方法 | |
| JPH0870019A (ja) | 電子部品の接続構造および接続方法 | |
| JPS6234142B2 (ja) | ||
| JP3889311B2 (ja) | プリント配線板 | |
| JP2549278Y2 (ja) | 混成集積回路基板 | |
| JPS62199022A (ja) | 半導体装置の実装具 | |
| JPH02174136A (ja) | 回路基板構造 | |
| JPH10340907A (ja) | 突起電極の形成方法 | |
| JPH0533533B2 (ja) | ||
| JPS6049652A (ja) | 半導体素子の製造方法 | |
| JP3028413B1 (ja) | 電子回路装置 | |
| JP2777345B2 (ja) | 半導体装置 | |
| JPH031832B2 (ja) | ||
| JPH0547847A (ja) | 半導体装置 | |
| TW202324549A (zh) | 覆晶封裝結構及其製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| EXPY | Cancellation because of completion of term |