JPH0477448B2 - - Google Patents

Description

請求の範囲 １ 制御信号４１を受信する制御信号入力端子１
１と、 ソレノイド１２を介して流れる電流を表示し、
電流検出信号４５を供給する電流検出手段１８
と、 電流が電源端子１６より前記ソレノイド１２を
介して流れうる第１の動作可能状態と前記電源端
子から前記ソレノイドを介して電流が実効的に流
れることがない、第２の動作可能状態を具備する
ソレノイドドライバ手段１５と、 前記電流検出信号と少なくとも１つの受信基準
しきい（閾）値入力信号とを比較しかつ前記ソレ
ノイドタイバ手段を制御し、かつ前記ソレノイド
電流に対して少なくとも最大限界を実現するべく
それに対して応答する１つの出力信号を与えるし
きい（閾）値コンパレータ手段２４，２５と、 初期的な引き込み時間の期間T1に対して、前
記引き込み期間中に前記ソレノイド電流に対する
最大電流限界に対応して、前記コンパレータ手段
への少なくとも所定の最大第１の基準しきい値
I_naxを初期的に与えることによつて前記制御信号
４１に応答する引き込み電流手段３３，２７，２
９，３１，３６−３３の高出力用と、 前記引き込み期間の後の保持時間T2に対して、
前記保持時間の期間中に前記ソレノイド電流に対
する最大電流限界に対応し、前記保持最大電流限
界は前記引き込み最大電流限界I_naxより低く、少
なくとも所定の最大第２の基準しきい値H_naxを
前記コンパレータ手段へ供給するための保持電流
手段３３，２７，２９，３１，３６−３３の低出
力用と、 前記電源端子１６において公称電圧Ｂ＋を選択
的に供給する、バツテリー１９と前記電源端子１
６との接続用バツテリー回路手段１９Ａと、及び 前記電源端子１６において、前記公称電圧を実
質的に超過するブースト電圧を、選択的に供給す
る前記電源端子に接続されたブースト手段５０，
５３とを含むソレノイドドライバ制御回路であつ
てその改良が、前記ブースト手段５０，５３に接
続されたブースト制御手段５５，５９，６１、及
び、前記引き込み期間中T1或いは前記引き込み
開始時近くに、前記引き込み最大電流限界I_naxが
起こるまで前記電源端子へ前記ブースト電圧を供
給する前記しきい値コンパレータ手段２４，２５
とに接続されるブースト制御手段を含み、前記公
称電圧Ｂ＋がそこで前記電源端子１６に前記引き
込み時間T1の残りの部分の間に供給されること
を特徴とするソレノイドドライバ制御回路。

２ 前記ブースト制御手段５５，５９，６０が、
前記制御信号４１に応答して前記引き込み時間の
終了以前に前記電源端子１６において、及び、前
記ブースト電圧が前記電源端子に印加された後の
所定の時間t_b1において前記ブースト電圧を供給
することを終了させる付加的手段５５を含み、前
記付加的手段は、ソレノイド電流に対する前記引
き込み最大電流限界がこの所定の時間t₀−t_b1内に
以前には発生しなかつた場合には、実効的となる
ことを特徴とする前記請求の範囲第１項に記載の
ソレノイドドライバ制御回路。

３ 前記引き込み時間T1の期間中にブースト電
圧を終了させる前記所定の時間t_b1が検出ソレノ
イド電流とは独立であることを特徴とする前記請
求の範囲第２項に記載のソレノイドドライバ制御
回路。

４ 前記公称電圧Ｂ＋が、前記保持時間の期間中
に、前記電源端子において前記バツテリー回路手
段１９Ａにより供給され、ここで前記引き込み電
流手段は、前記制御信号４１に応答して検出され
たソレノイド電流とは独立な時間期間T1を前記
引き込み期間として供給する単安定手段３３を含
み、かつここでまた、前記ブースト制御手段５
５，５９，６１は、前記制御信号４１に応答し
て、検出されたソレノイド電流とは独立な信号を
供給する付加的な単安定手段５５を含み、ここで
前記と独立な信号は前記引き込み時間の期間中に
前記ブースト電圧を終了させるための前記所定の
時間t_b1を定義することを特徴とする前記請求の
範囲第２項に記載のソレノイドドライバ回路。

５ 前記公称電圧Ｂ＋が、前記バツテリー回路手
段により前記電源端子において前記保持時間T2
の期間中に供給されることを特徴とする前記請求
の範囲第１項または第２項の内、いずれか１項記
載のソレノイドドライバ制御回路。

６ 前記コンパレータ手段２４，２５が、出力が
前記ソレノイドドライバ手段１５に接続された、
少なくとも２つの個々のコンパレータ２４，２５
を含み、１つのコンパレータ２４は関連した最大
ソレノイド電流限界を決定し、かつ、１つのコン
パレータ２５は最小ソレノイド電流限界を決定
し、前記ソレノイドドライバ手段１５は前記ソレ
ノイド電流を、前記引き込み保持期間のうちの少
なくとも１つの期間中に前記個々のコンパレータ
によつて決定された前記最大及び最小電流限界の
間を循環されるようにすることを特徴とする前記
請求の範囲第１項または第２項の内、いずれか１
項記載のソレノイドドライバ制御回路。

７ 前記ソレノイドドライバ手段１５が、前記引
き込み時間の間、前記ソレノイド電流を最大及び
最小電流限界の間を循環（サイクル）的に変化さ
せ、また、前記ソレノイドドライバ手段１５が、
前記保持時間の期間中に、前記ソレノイド電流を
異なる最大及び最小電流限界の間を循環（サイク
ル）的に変化させ、前記最大及び最小電流限界が
前記２つの個々のコンパレータ２４，２５及び前
記ソレノイドドライバ手段１５の出力により実現
されることを特徴とする前記請求の範囲第６項に
記載のソレノイドドライバ制御回路。

８ 前記初期引き込み期間T1の時間が予め設定
され、前記引き込み時間T1の間に、ソレノイド
電流の流れの開始後の所定時間内に前記引き込み
最大電流限界I_naxを達成する前記検出ソレノイド
電流の誤りを検出することに応答して、前記所定
の初期引き込み期間の時間T1を有効に拡張する、
前記しきい（閾）値コンパレータ手段に接続され
る制御手段（第３図）を含むことを特徴とする前
記請求の範囲第１項もしくは第２項の内、いずれ
か１項記載のソレノイドドライバ制御回路。

９ 前記引き込み電流手段が、前記制御信号に応
答して、検出されたソレノイド電流とは独立の時
間期間T2を前記引き込み時間期間として供給す
る単安定手段３３を含むことを特徴とする前記請
求の範囲第１項もしくは第２項もしくは第３項の
内、いずれか１項記載のソレノイドドライバ制御
回路。

明細書 本発明は、同時係属出願中の米国特許第
4764840号明細書（出願日1986年９月26日）即ち、
本発明と同じ譲受人に譲渡されたアデロア・エ
フ・ペトリー，トーマス・カールマン，ステイー
ブン・パルメリー及びアーサー・ジエイ・エトワ
ーズによつて発明された“デユアルリミツト ソ
レノイド ドライバー制御回路”と題する米国特
許出願明細書において記載された発明と関連して
いる。

＊発明の背景 本発明はインダクタ電流コントローラ
（inductor current controllers）に関し、さらに
具体的には、ソレノイド電流コントローラ
（solenoid current controllers）に関する。

ソレノイドの初期動作を達成するため、ソレノ
イドインダクタを通り有効に最大初期（１次）電
流が流れる間に、初期または引き込み（pull−
in）期間を供給することによつて、ソレノイドの
動作を実現することは、一般的に望ましいことで
ある。引き続いて、より小さい大きさのソレノイ
ド電流がソレノイドの動作を維持するために実行
される。これは、その後の保持（holding）の間
に、または、保持期間（hold period of time）
の間に生ずることである。このようにして、ソレ
ノイドコントローラの効率は増大される。何故な
らば、ソレノイドの動作を維持するためにはソレ
ノイドによつて、最少の必要保持電流のみが利用
され、これに反して一方、ソレノイド動作制御パ
ルスに対するソレノイドの高速な応答を保証する
ためには、高い引き込み（high pullin）または
動作電流が初期的に許容されるからである。

多くの先行技術としての従来の回路は、上記に
議論されたソレノイド電流制御システムの一般的
な特徴を満足していた。これらのシステムのいく
つかは、単安定マルチバイブレータを使用するこ
とによつて、高い値のソレノイド電流値を流すこ
とのできる（が引き出せる）引き込み時間（pull
−in time）を決定している。これらのシステム
は、典型的には付加的な単安定マルチバイブレー
タを利用することによつて、第１図の高い実効的
な電流引き込みレベル、及び、次の低い保持電流
レベルに関するソレノイド電流の循環（サイクリ
ング）（cyling）を実効している。このサイクリ
ング（cycling）は、ソレノイドコイルと電源と
の間の接続を本質的に開閉することによつて実現
される。引き込み期間の間に、ソレノイド電流
は、最大及び最小初期（引き込み）高電流レベル
の間を変化する。上記に言及した、同時系続出願
中の米国出願は、ソレノイド電流の最大／最小レ
ベルの直接的な制御は、引き込み及び保持期間中
に、それぞれ別の引き込み及び保持しきい（閾）
値を受信する、別々の最大及び最小コンパレータ
（比較器）を用いることによつて、実行されると
いうことを除いて、同様の（類似した）システム
を記載している。このことによつて、ソレノイド
電流の大きさをより正確に制御する結果になる。

いくつかの先行技術としての従来のシステムで
は、制御パルスに応答してソレノイドを高速にタ
ーンオンすることを保証するために、引き込み期
間の間に、高い最大ソレノイド電流を実行するこ
とに加えて、高いブースト（boost）電圧が引き
込み期間の間に、ソレノイドの両端に印加されて
いた。このブースト（boost）電圧は典型的には、
保持時間の間に、ソレノイドの両端に加えられる
通常の電圧よりも実質的にかなり高いことから、
それはソレノイドの初期動作を高速化する。典型
的には、補助高電圧電源は、引き込み期間の間
に、ソレノイドの両端に初期的に加えられ、しか
もこれは通常、“ブースト（boost）”電源と呼ば
れる。ソレノイドに対して高電圧ブースト電源を
加えるという従来の実施例は、全引き込み期間の
間に、ブースト（boost）電圧を印加することを
包含していた。

このことは、ソレノイド電流を制御する電流ス
イツチング素子及びブースト電圧発生器
（generator）における部品に高い電圧ストレス
（strest）を引き起こすため、望ましくない。さ
らに加えて、この従来の回路設計は、また各々の
連続する引込み期間に対して、高いブースト電圧
が利用できるように連続引き込み時間の間に、ブ
ースト電圧発生器が回復するための利用可能な
（available）時間を減少している。ソレノイド
が、燃料噴射ソレノイドを含み、しかも、燃料が
中に噴射されるエンジンが高速で動作している
時、従つてそのため、高速な引き込み時間の連続
性が要求される時には、これは非常に重要であ
る。

本発明の要約 本発明の目的の１つは、上記に注意された先行
技術としての従来の回路の欠点を克服する、改良
されたソレノイドドライバ制御回路を提供するこ
とである。

本発明の１つの実施例において、改良されたソ
レノイドドライバ制御回路が提供されている。制
御回路は以下の手段を含んでいる。即ち、制御信
号を受信するための制御信号入力端子、ソレノイ
ドを通して流れる電流を表示する電流検出信号を
提供するための電流検出手段、電源端子から、前
記ソレノイドを通して電流が流れうるような第１
の動作可能状態、及び、前記ソレノイドを通し
て、前記電源端子から、電流は有効に流れること
ができないような第２の動作可能状態を具備する
ソレノイドドライバ手段、前記電流検出信号と、
少なくとも１つの受信基準（参照）しきい（閾）
値入力信号とを比較するための、かつ前記ソレノ
イドドライバ手段を制御し、そして前記ソレノイ
ド電流に対して少なくとも最大限界（maximum
limits）を実現するためにそれに応答して１つの
出力信号を提供するためのしきい（閾）値コンパ
レータ（比較器）手段、前記引き込み期間の間、
前記ソレノイド電流に対応する最大電流限界に対
する、前記コンパレータ（比較器）手段に、初期
引き込み期間の間に、少なくとも所定の最大第１
の（１次）基準（参照）しきい（閾）値電圧を、
初期的に供給することによつて、前記制御信号に
対応するための、引き込み電流手段、前記保持時
間の間に、前記ソレノイド電流に対する最大電流
限界に対応する、前記コンパレータ（比較器）手
段に、少なくとも所定の最大第２の（２次）基準
（参照）しきい（閾）値電圧を、前記引き込み期
間の後の保持時間の間に供給するための前記保持
最大電流限界が前記引き込み最大電流限界よりも
低い、保持電流手段、前記電源端子において、公
称（nominal）電圧を選択的に供給するために、
電池と前記電源端子の間の接続のための電池回路
手段、及び、前記電源端子において、前記公称
（nominal）電圧を実質的に超過するブースト
（boost）電圧を選択的に供給するために、前記電
源端子へ接続されたブースト手段を制御回路はそ
の構成要素として含み、ここでその改良は、前記
引き込み最大電流限界が生ずるまで、前記引き込
み期間の間に、前記電源端子に前記ブースト電圧
を供給するための、そしてその後前記公称
（nominal）電圧は、前記引き込み時間の残りの
部分の間に、前記電源端子へ供給するための、前
記ブースト手段及びしきい（閾）値コンパレータ
（比較器）手段を含む、制御回路。

本発明の上記実施例に従つて、実質的にかなり
高いブースト電圧を印加することは、ソレノイド
電流の流れが第１の（１次）最大引き込み電流限
界に到達するやいなや直ちに除去される。引き込
み時間の残りの部分の間に、最大ソレノイド引き
込み電流限界はなおも今まで通り維持されるが、
しかし今や電池回路手段によつて供給されるより
低い公称（nominal）電圧がソレノイドの両端に
印加される。

典型的には、燃料噴射装置のソレノイドがその
最大引き込み電流限界に到達するためには、わず
か200マイクロ秒が必要とされる。従つて、本発
明において、引き込み期間の残りの部分及びすべ
ての保持期間は、ブースト電圧発生器がそのもの
を再充電するのに利用できる。

本発明の別な面に従つて、ブースト電圧の印加
は、引き込み時間の間に、引き込み期間の開始後
で、しかも引き込み期間の終了の前の所定の時間
において終了される。この特徴は付加的なブース
ト制御手段によつて、望ましくは実現されている
ので、従つて所定の時間内に最大引き込み電流限
界が達成されない場合には、ブースト電圧の印加
は終了されることになる。この場合には、最大ソ
レノイド電流限界が400マイクロ秒のような、比
較的短い期間の時間内に達成されなかつたことか
ら、おそらくブースト電圧（電）源の故障があ
り、従つてそれは、ブースト電圧電源が回復する
ために付加的な継続時間を供給することによつて
補償可能である。このことは次のことを保証する
ことによつて実現される。すなわちブースト電圧
は、それが引き込み時間より少ないとしても所定
の時間よりは長くはない期間に対して、印加され
ているということである。

本質的に、本発明は、引き込み時間の期間中の
所定の最大ソレノイド電流限界の発生かまたは、
引き入れ期間の開始の後の、所定の時間の満了
（終了）のいづれかに対応する、引き込み期間中
にブースト電圧電源供給を終了させることを含ん
でいる。いづれにしても、使用されるべき実質的
にかなり高いブースト電圧を再発生のための時間
を、ブースト電圧発生器に与える目的で、次のブ
ースト電圧の印加の前に、付加的な時間が供給さ
れている。さらにこれらの両方の特徴は、電源ス
イツチング素子が実質的より高いブースト電圧を
受けやすい時間の量を最小化し、かつ従つてその
故に、現（the present）回路の信頼性が改善さ
れている。上述の特徴のいずれも、改善された特
性を達成するために個々に独立に利用されるのも
可能であるが、むしろこれらの特徴の両方とも、
引き込み期間の間に、供給される初期最大電流限
界の達成、または、もしもこれが起らない際に
は、引き込み期間の開始後の所定の時間である
が、なお引き込み期間のあるだ及びその引き込み
期間の終了以前のいづれかに対応して、ブースト
電圧印加が終了されるであろうように、これらの
特色の両方とも組み合わされることが好ましい。
これらの特徴を実現することは、燃料噴射装置の
入力パルスの立上り部分（leading edge）に応答
してブースト電圧を印加するためにセツトされる
フリツプフロツプ回路によつて、実効的に与えら
れている。フリツプフロツプは有効にリセツトさ
れ、ソレノイド電流をモニターし、最大ソレノイ
ド引き込み電流が達成されたことを検出するコン
パレータの出力か或いは、所定期間の時間が経過
したということを表示する単安定タイミング回路
の出力のいずれかによつて、ブースト電圧を終了
させる。

【図面の簡単な説明】

本発明のより完全な理解のためには、次の図面
が参照されるべきである。即ち 第１図は、本発明に従つて構成されたデユアル
リミツト（dual limit）ソレノイド電流コントロ
ーラ回路の概略図である。

第２図は、第１図に図示される回路のいろいろ
の端子において与えられる信号波形を図示する、
ＡよりＪにいたる一連のシリーズのグラフであ
る。

第３図は、第１図の回路に付加できる付加的な
回路の概略図である。

＊好ましい実施例の説明 第１図を参照すると、デユアルリミツト（dual
limit）ソレノイド電流コントローラ回路１０が
図示されている。その回路は、燃料噴射装置用パ
ルスを含む制御信号が受信される入力端子１１を
含む。ここでソレノイド１２の動作においては、
第１図においてソレノイドインダクタンス１２に
よつて図示されるように、制御信号に応答して実
行されている。ソレノイドは、エンジン燃料噴射
装置用ソレノイドを含むことが好ましい。

端子１１は端子１４において１つの出力を供給
する有効（effective）ANDゲート１３に対する
入力として接続されており、端子１４は、正の電
圧電源端子１６とソレノイドインダクタンス１２
との間に接続されるソレノイドドライバ段１５へ
の入力として接続されている。１つのフライバツ
ク制御デバイス（装置）１７は、またソレノイド
インダクタに蓄積されたエネルギーのフライバツ
ク電圧制御を実現するために、ソレノイド１２に
接続されている。ソレノイド１２は、電流検出抵
抗１８を介して接地電位に接続される。バツテリ
ー１９を含む電源は、その正の電圧端子をアイソ
レーシヨンダイオード１９Ａのアノードに接続さ
れ、その負の電圧端子は接地電位に接続されてい
る。電池１９及びダイオード１９Ａは、約14ボル
トの公称バツテリー電圧を電源端子１６において
供給する。

本質的に、端子１４における信号は、ソレノイ
ドドライバ段１５をオン及びオフにスイツチする
（切り換える）のでドライバ段１５がオンの時に
は、電流は、ソレノイドインダクタ１２を介し
て、電源端子１６より流れ、ドライバ段１５がオ
フの時には、電流は、ソレノイドを介して電源端
子から実効的に流れることができない。ソレノイ
ド内に蓄積されたエネルギーにより発生される電
流を再循環（回生）させるフライバツク制御デバ
イス１７の動作は、当業技術者にとつてはよく理
解されており従つてさらに説明する必要はないで
あろう。

ソレノイド１２及び検出抵抗１８の間の結合
は、抵抗２１及び２２を含む校正用抵抗デイバイ
ダ（分圧）回路を介して端子２３に接続される、
端子２０において供給されている。端子２３は直
接的に、DCコンパレータ（比較器）２４の非反
転入力に接続されかつ及びDCコンパレータ（比
較器）２５の反転入力に接続されている。DCコ
ンパレータ（比較器）２４及び２５は構造的には
実質的に同等である。抵抗デイバイダ（分圧）回
路は、定電圧電源供給端子２６及び接続電位の間
に供給されている。そこでその抵抗２７は、端子
２６と、コンパレータ（比較器）２４の反転入力
に対応する端子２８との間に接続されている。抵
抗２９は、端子２８と、コンパレータ（比較器）
２５の非反転入力に対応する端子３０との間に接
続されている。抵抗３１は、端子３０と接地電位
との間に接続されている。抵抗２７，２９及び３
１からなる抵抗デイバンダ（分圧器）は、後で議
論されるように、本発明に従つてコンパレータ
（比較器）２４及び２５へ最大及び最小第１及び
第２のしきい（閾）値レベルを本質的に選択的に
供給するであろう。

コンパレータ２４の出力は端子Ｄにおいて供給
され、かつセツト／リセツトフリツプフロツプ回
路３２のリセツト端子Ｒに接続されており、コン
パレータ（比較器）２５の出力は、端子Ｃで供給
され、フリツプフロツプのセツト端子Ｓに接続さ
れている。フリツプフロツプ３２の出力端子Ｑは
ANDゲート１３への入力として接続されている。
単安定マルチバイブレータ３３は、入力端子３４
を直接的に端子１１に接続され、端子３５で出力
信号を供給する。端子３５及びそこの部分の信号
は、スケーリング（scaling）用比例抵抗３６を
介して端子３０に接続される。上記回路構成の作
用は、第２図に図示される信号波形とともにここ
で論議されるであろう。ここで第２図においてこ
れらの波形の縦軸は、振幅を表わし、横軸は時間
を表わす。第２図のグラフＡ−１の信号波形は、
第１図の端子Ａ−１で供給される信号に対応す
る。

第２図のグラフＡは、第１図に図示されるシス
テムの入力端子１１において供給される制御信号
４０を表わしている。初期時toの前には、低信号
レベルが存在し、ドライバ段１５は、ソレノイド
１２を通るバツテリー１９からの電流の流れを阻
止する結果となる。換言すれば、ドライバ段１５
は開放回路を表わし、ソレノイド電流の流れを阻
止する。時刻toにおいて、所定の長さの正のパル
ス４１が信号４０を開始する。ここでこのパルス
の期間中、ソレノイド１２の動作が望まれてい
る。パルス４１は燃料噴射装置用パルスを含むこ
とが好ましい。信号４０のこの正パルスの立上り
部分（leading edge）４２に対応して、単安定マ
ルチバイブレータ３３は、抵抗１８により検出さ
れるソレノイド電流とは独立に関係なく“引き込
み”時間の期間に対応する、所定の持続時間T1
を具備する信号４４の出力パルス４３を発生して
いる。この引き込み時間の期間の間に、実効的な
比較的高い電流ソレノイド１２内に流れるのが認
められ、ソレノイドの高速な動作を保証してい
る。引き続いて、保持期間T2の期間中に、より
低い電流レベルがソレノイド１２に対して有効に
供給され、ソレノイドを動作状態に維持する。

本質的に、単安定マルチバイブレータ３３は、
スケーリング用比例抵抗３６を介して端子３０で
電圧パルスを発生する、出力パルス４３を発生す
る。信号４４は第２図のグラフＢによつて概略的
に図示されている。第２図のグラフＧは、本質的
に電流検出信号４５に対応する端子２０における
電圧を描写している。時刻toにおいては、ソレノ
イド１２内に流れる電流は存在しない。そしてそ
の故に抵抗１８によつて検出される所の、検出さ
れたソレノイド電流を表わす端子２０における電
圧はゼロ（０）である。toの前には１つの低い電
圧が端子２０に供給されることから、端子３０に
おける電圧端子２３で供給される電流検出関連信
号を超過するであろう故、この結果はコンパレー
タ（比較器）２５は高い出力を発生し、フリツプ
フロツプ３２はセツトすることになる。コンパレ
ータ（比較器）２５の出力は第２図のグラフＣに
図示される信号４６に対応する。端子２３の電圧
は時刻toにおいて低（low）（０）であることか
ら、これは結果としてコンパレータ（比較器）２
４が、この時に、フリツプフロツプ３２のリセツ
ト端子Ｒに低出力を供給することになる。コンパ
レータ（比較器）２４の出力は、第２図のグラフ
Ｄに信号４７として図示されている。最終結果と
して、時刻toにおいて、フリツプフロツプ３２は
セツトされでるので、その出力端子Ｑにおける信
号は高（high）になるであろう。ここでこの信号
は第２図のグラフＥに図示される信号４８に対応
するであろう。信号４８はANDゲート１３への
１つの入力を供給し、端子１１における信号４０
は他の入力を供給するので、このことは結果とし
て端子１４において、ANDゲート１３の出力を
生じ、時刻toで低（low）より高（high）にスイ
ツチングする結果になる。端子１４における信号
は、信号４９として第２図のグラフＦに図示され
ている。最終結果として、高信号が、端子１４を
介してドライバ段１５への入力として供給されて
いる。このことは結果として、電源端子１６をソ
レノイド１２に接続する段１５におけるスイツチ
を有効に閉じることとなり、かつソレノイド電流
を開始する結果となり、電流検出信号４５はtoの
後に、立上りを開始するであろう。ソレノイドを
通る電流の上昇とともに、端子２３における電圧
は増加し、この電圧端子２０における信号４５と
殆んど実質的に同様に変化するであろう。

期間T1に対応する引き込み期間の間に、及び
その全期間を通して、単安定マルチバイブレータ
３３の出力は、端子２８及び３０において供給さ
れる所定の固定基準（参照）電圧となり、これら
の電圧は別々のコンパレータ２４及び２５に加え
られる基準（参照）しきい（閾）値電圧を含む。
端子２０における電圧が増加するにつれて、端子
２３における信号は、端子３０で維持される固定
基準（参照）電圧を本質的に通過するであろう。
そして、これは結果としてフリツプフロツプのセ
ツト端子Ｓにおける信号４５を低（low）にする
であろう。これはt₁において起こる。しかしなが
ら、フリツプフロツプ３２の出力は高（high）状
態にとどまるので、このことは回路動作にはいか
なる影響も与えない。これは第２図におけるグラ
フＧにおいて、初期最小レベルI_nioに対応する基
準（参照）電流レベルを超過する信号４５により
容易に明瞭に表わされている。

引き続いて信号４５によつて表現されるソレノ
イド電流は、時刻t_bで初期最大基準（参照）レベ
ルI_naxが達成されるまで、増加し続けるであろ
う。そして時刻t_bにおいてコンパレータ２４は、
端子２３の電圧が基準端子２８の電圧を超過する
であろう故に、１つの出力パルスを発生するであ
ろう。コンパレータ２４によつて発生された出力
パルスに対応して、フリツプフロツプ３２はリセ
ツトされるであろうから、従つてその出力４８は
低状態になるであろう。そして、このことは結果
として電源端子１６及びソレノイド１２の間の結
合を本質的に開く結果となる。この時に、フライ
バツク制御デバイス１７は、ソレノイドインダク
タンスによつて維持される電流再循環（回生）の
制御を実効し、かつグラフＧに図示される信号４
５の減少により一般的に図示されるように、ソレ
ノイド電流は減少し始める。ソレノイド電流にお
けるこの減少は検出端子２３における電圧を、端
子３０の基準しきい（閾）値電圧が超過するよう
な時刻t₂まで継続する。この時において、コンパ
レータ（比較器）２５は短い出力パルスを発生
し、フリツプフロツプ３２を高（high）状態にセ
ツトする結果となるであろう。そしてこれは、電
源端子とソレノイド間の結合を閉じ、ソレノイド
電流を増加する結果となるであろう。このタイプ
（型）の動作は、時刻t_pで起きる引き込み時間T1
の最後までサイクル的に周期的に継続する。従つ
て、引き込み期間T1の間に、ソレノイド電流は、
グラフＧに図示される引き込み電流基準（参照）
レベルI_nax及びI_nioに対応する基準（参照）しき
い（閾）値の間を有効にサイクル的に周期的に変
化するであろう。

時刻t_pより、あとの時刻t_xで終了する信号４０
の制御パルス４１の最後まで存在する保持期間
T2の期間中に、単安定（マルチバイブレータ）
３３は端子３０にいかなる電圧パルスも供給する
ことを休止する。これは、抵抗分圧器が抵抗２
７，２９及び３１を含む現回路の抵抗分圧器の端
子２８及び３０において存在する固定しきい
（閾）値を変化させる結果となる。この効果は、
ソレノイド電流に対して、保持最大及び保持最小
電流しきい（閾）値H_nax及びH_nioを実効するこ
とであり、これらのレベルは、一般的に、第２図
のグラフＧにおいて図示されている。従つて、こ
のようにして保持期間の間に、再びソレノイド電
流はコンパレータ２４及び２５の動作によりサイ
クル的に周期的に変化するであろう。しかし今
は、ソレノイド電流に対する最大及び最小保持し
きい（閾）値電流レベルは、初期引き込み期間の
間に供給された対応する最大及び最小ソレノイド
電流しきい（閾）値レベルよりも低い。引き込み
期間及び保持期間の両方に対する最大及び最小基
準参照しきい値レベルは、端子２８及び３０にお
いて供給され、引き込み期間の間に、高い方の固
定レベルが単安定マルチバイブレータ３３の作用
によつて与えられ、一方保持期間の間には、低い
方の固定しきい（閾）値レベルが供給されるの
は、注意を払われるべきである。

上述のソレノイドドライバ制御回路は、前記の
同時係続出願中の米国特許出願におけるデアルリ
ミツト（dual limit）ソレノイドドライバに対応
しており、その明細書は文献として引用されてい
る。その制御回路は、ソレノイド１２を通して流
れる電流を代表として表わす端子２０及び２３に
おける検出信号を発生する電流検出抵抗１８とと
もに、制御信号４０が供給される制御端子１１を
含んでいる。ソレノイドドライバ段１５は本質的
に、第１及び第２の状態で動作可能であるので、
オン及びオフの状態においてそれは、電源端子１
６とソレノイド１２との間を選択的に接続及び切
断するであろう。２つの別々のしきい（閾）値コ
ンパレータ（比較器）２４及び２５は、抵抗２
７，２９及び３１を含む電圧デイバイダ（分圧
器）によつて与えられる少なくとも１個の受信固
定基準参照しきい（閾）値入力信号を、端子２３
における電圧を代表する電流検出信号と比較しな
がらこれらの各々が与えられている。これらのコ
ンパレータの各々の出力は、ソレノイドドライバ
段１５の制御を与えるために、フリツプフロツプ
３２を介して接続されている。

本発明は、前記の同時係属出願中の米国出願に
開示されたソレノイドドライバとは、本発明がブ
ースト電圧の選択的な印加を行うこと、即ち望ま
しくは約90Vを電源端子１６に印加するというこ
との点で、異なつている。このブースト電圧は、
電池１９によつて供給される公称（nominal）
14Vのバツテリー電圧よりも実質的にかなり高い
が初期引き込み期間の間に加えられるので、ソレ
ノイド電流に対する立上り時間を増加し、かつそ
れによつて、ソレノイド１２の動作ももつと急速
に実効するために引き込み期間中に印加されてい
る。本発明においては、引き込み期間中に非常に
高いブースト電圧を印加しないことが望ましい。
非常に高いブースト電圧は、最大電流限界I_naxが
引き込み期間中に達成されるまで、或いは引き込
み時間間隔の開始から所定の時間が経過するまで
の間だけ印加される。電流限界I_naxに達せずに所
定時間が経過した場合、これは引き込み期間の終
了以前にブースト電圧の印加を終了することによ
つて許正可能な誤りを示している。本発明の上述
の大きな特徴は、第１図において図示される以下
の部品により実現される。

第１図を参照すると、バツテリー１９への動作
可能な結合を持つことがありうる高電圧補助ブー
スト電源５０が図示されている。上記のブースト
電源５０は、出力端子５２において、90Vのよう
な相対的に高い正の電圧を本質的に供給する。ブ
ースト電源５０は、バツテリー１９からの電力を
受けるチヨツパ回路または変圧器回路を含むこと
ができ、ほぼ14Vの出力電圧を供給し、また、端
子５２で高い電圧信号を与えるためにこの電圧を
ステツプ（昇圧）する。端子５２は、端子１６に
接続された直列出力を具備し、制御端子５４にお
いて制御信号を受信するブーストドライバスイツ
チ５３への入力として接続されている。ブースト
ドライバスイツチ５３は本質的に、制御端子５４
における信号に従つて、その入力及び出力端子間
に開放または短絡接続のいづれかを、それが選択
的に供給するという点において、ドライバ１５と
同等に動作している。このようにして、ブースト
ドライバスイツチ５３は、端子５４における制御
信号に従つて、電源端子１６へ90Vのブースト電
圧を選択的に供給する。これら制御信号は、以下
に列挙される構造によつて与えられている。

単安定マルチバイブレータ５５は制御入力端子
５６を直接的に端子１１へ接続され、かつ信号４
０の立上り部分（leading edge）４２に応答し
て、端子５８で所定期間のタイミングパルス５７
を供給し、そのパルス５７は第２図のグラフ１に
図示されている。パルス５７は時刻t₀で始まり、
検出されたソレノイド電流とは独立に無関係な後
続の所定時刻t_b1において終了する。端子５８は
ORゲート５９への１つの入力として与えられて
いて、コンパレータ２４の出力に対応する端子Ｄ
への直接的接続によつて別の入力を受信してい
る。ORゲート５９は、タイプＤ（型）フリツプ
フロツプ回路６１のリセツト端子Ｒに接続される
端子６０において１つの出力を与えている。フリ
ツプフロツプ６１は一定正電圧端子６２に接続さ
れたデータ端子Ｄを具備し、フリツプフロツプ６
１のクロツク端子CKは直接的に入力端子１１に
接続されている。フリツプフロツプ６１の出力端
子Ｑは、ブーストドライバスイツチ５３の制御端
子５４に対応する端子Ｈに直接的に接続されてい
る。上述の部分における動作は以下に説明すると
おりである。

燃焼噴射装置用パルス４１の立上り部分４２に
応じて、t₀における、この立上り部分の過渡的な
変化は、常に高（high）に保たれるその端子Ｄに
おいてフリツプフロツプにデータをサンプルさ
せ、そのため、端子５４における信号に対応し
て、高（high）状態にフリツプフロツプの出力を
設定する。端子５４における高（high）状態とと
もに、ブーストドライバスイツチ５３は、端子５
２と端子１６との間の短絡回路を実現し、かつ
90Vのブースト供給電圧は電源端子１６に加えら
れる。同時に時刻t₀に端子１４における信号はド
ライバ１５に短絡回路を実現させそれによつてソ
レノイド１２の両端に90Vのブースト電圧を印加
させる。このことは結果として、ソレノイド電流
に対する立上り時間を減少することになる。もし
もバツテリー１９のまさにちようど14Vのバツテ
リー電圧が電源端子１６に加えられたとしたら、
そうであつたであろうより以上にソレノイド電流
に対する立上り時間（rise time）を減少する結
果となる。ダイオード19Vは、ブースト電源から
の高電圧によつて正のバツテリー端子に向けて電
流が流れ込みのを防止している。

電源端子１６におけるより高い電圧とともにソ
レノイド電流はもつと急速に立上り、かつ、引き
込み最大ソレノイド電流限界I_naxは、t₀１の後の
典型的には200マイクロ秒経過した後続の時刻t_b
において達成されている。時刻t_bにおいて端子１
４の信号４９は、前に言及されたようにドライバ
１５を開放するであろう。しかし、これと同じ時
刻に、本発明に従うと端子Ｄにおける信号４７の
パルスの立下り部分（trailing edge）は結果と
してフリツプフロツプ６１をリセツトすることに
なるであろう。このことは結果として引き込みサ
イクル（pull−in cycle）の残りの部分の間に、
フリツプフロツプを実効的に低状態にリセツトす
ることになる。これは、ブースト電源５０を電源
端子１６より切断する。

端子５４における制御信号に対応するフリツプ
フロツプ６１の出力は、第２図におけるグラフＨ
に図示されており、かつ時刻t₀と時刻t_bの間に存
在するパルスを典型的に含む信号６３を含んでい
る。最大引き込み電流限界は、引き込み時間T1
の間に時刻t_bにおいて達成されるということに注
意すべきである。いつたんフリツプフロツプ６１
がその端子Ｒにおいて、リセツトパルスを受信し
たならば、端子１１における制御信号の次の立上
り部分（rising edge）まで、フリツプフロツプ
はリセツトの状態に維持されるであろう。従つ
て、残りの引き込み時間の間に及び、後続する保
持時間T2の間に、端子５４における信号６３は
低（low）にとどまるであろう。このことは結果
として、ブーストドライバスイツチ５３が開回路
を与える結果となり、90Vのブースト電圧は、今
度は電源端子１６から切断され、また、14Vのバ
ツテリー電圧も今度はダイオード19Aを介して電
源端子に接続されることになる。従つて、本質的
に本発明は、引き込み期間T1の間に、引き込み
最大電流限界が生ずるまで、電源端子１６へ90V
のブースト電圧を印加し、かつその後、14Vの公
称（nominal）バツテリー電圧がその後の引き込
み時間の残りの部分の間に、そして後続する保持
時間の間に、供給されることになる。

ソレノイド電流がブースト電圧を印加されても
なお、単安定マルチ（バイブレータ）５５によつ
てセツトされた時刻t₀よりt_b1以内に引き込み最大
電流限界I_naxを達成しない場合には、端子５８に
おける単安定（マルチバイブレータ）のパルス５
７の立下り部分（trailing edge）６４は結果と
してフリツプフロツプ６１をリセツトすることに
なり、低（low）出力状態が制御端子５４に供給
されることになるであろう。もしもソレノイド電
流と独立に、所定の時間の時間内に引き込み最大
電流I_naxが達成されないような誤りが存在するな
らば本発明は、欠陥が事実存在すると判断し引き
込み期間の残りの部分の間に、電源端子からブー
スト電圧を切断することを結論づけるということ
をこのことは意味する。

このことは結果としてブースト電源を回復する
ための付加的な時間を供給することになる。ブー
スト電圧が電源端子１６に印加されない時には、
ブースト電源５０は、今度は、電源端子１６へブ
ースト電圧を次に接続する以前に、端子５２にお
いてその高（high）電圧信号を発生するための付
加的な時間を持つであろう。

第２図のグラフＪは端子２０における信号４５
の形を図示し、引き込み最大電流限界I_naxが時刻
t_b1の以前に達成されないような誤りが起きた場
合の、ソレノイド電流を実現している。この場合
には、信号６３のパルスはt_b1まで延長され、時
刻t_b1で電源端子１６への高（high）ブースト電
圧の印加は終了され、結果としてソレノイド電流
に対する少々遅い立上りを実現している。グラフ
Ｊは、引き込み時間T1の終了以前の、ある程度
後続する時刻t′_bにおいて、引き込み最大限界は
達成される。この時に、引き込み最大及び最小電
流限界の間のドライバ回路のサイクル（周期的）
動作は、時刻t_pにおける引き込み期間の終りまで
に開始される。この時より後に、保持電流限界
H_nax及びH_nioの循環（サイクル）的な実現が実
行される。典型的には高い（high）ブースト電圧
の印加とともに、引き込み最大電流限界は時刻t₀
の後の約200マイクロ秒以内に達成されるであろ
うということは注意されるべきである。

典型的に単安定（マルチバイブレータ）５５はt₀
後、400マイクロ秒の接続期間を持つパルス５７
を実現するように設計されている。従つて、引き
込み電流最大が起きるのに、必要な典型的時間の
２倍以上長くかかるとすれば、その時には誤り条
件が存在する可能性があり、かつその時点におい
て、ブースト電圧は電源端子１６から切断される
ことになる。

本発明がソレノイド動作のためにブースト電圧
を選択的に接続及び切断する（terminate）方式
は、引き込み最大電流限界が利用される引き込み
時間の全期間を通じてブースト電圧を加える従来
の技術とは実質的に異なる。従来技術では、全引
き込み期間の間に対してブースト電圧が加えられ
ていた。本発明は明らかに、引き込み最大及び最
小限界の間の引き込み期間の間に、後続するサイ
クリング（循環運動）が続く引き込み最大電流限
界が初期的に達成されるまでか、または、ソレノ
イド電流とは独立に所定期間の時間が引き込み期
間の開始より経過するまで、ブースト電圧を印加
することだけを考慮している。各々の場合におい
て、本発明は、引き込み期間を、電源端子１６に
印加されるようなブースト電圧の終了を越えて存
在するものとして考慮する。この面において、本
発明は、ドライバ１５及びソレノイド１２が実質
的により高い（higher）ブースト電圧を受けねば
ならない時間量を最少にすることと同時に、ブー
スト電源の回復のためにもつと多くの時間を与え
ている。このような理由に対して、本発明の回路
は、ブースト電源電圧の選択的な印加を利用する
従来の先行技術としてのソレノイドドライバに対
して優れた性能特性を有する。

もし何らかの誤り、欠点条件（default
condition）が検出されパルス５７の立下り部分
（trailing edge）６４が結果として引き込み電源
限界I_naxの第１の発生以前に、ブースト電圧を切
断することになつたとするならば、この誤り、欠
点の情報は付加的な回路によつて利用される可能
性があるということに注意されるべきであろう。
この付加的な回路（第３図の例により図示される
ように）は、引き込み期間の時間を定義する端子
３５において、出力信号を変更修正することによ
つて、引き込み時間を実効的に延長するために用
いられることがむしろ望ましいであろう。このこ
とは結果的により長い引き込み期間の間に、高い
（high）最大ソレノイド電流限界を維持すること
によつて、ソレノイドの動作を達成するのに十分
な引き込み時間を供給することで誤つた欠陥動作
を訂正することになる。端子３５における出力の
修正は、単安定（マルチバイブレータ）をトリガ
することによつて実行できる。従つて、本発明の
実施例は第３図の回路のような従来的な論理回路
を用いることを企図し、各立上り部分４２の後
で、立下り部分６４が引き込み電流限界I_naxの第
１の発生以前に発生されるかどうかを決定するこ
とになる。もしも、そうであるならば、その時に
はこれは誤りを指摘し、かつ信号が供給され、所
定の引き込み期間T1を実効的に延長することに
なる。この特徴は、時刻t₀１と時刻t_b1の間に、引
き込み電流限界I_naxを達成することを失敗する結
果となるブースト電源の誤り故障のみならず、あ
らゆる障害に対して、引き込み期間T1の実行的
延長を与えている。

本発明の特定の実施例が図示されかつ説明され
てきたが、さらに変更修正や改良が当業技術者に
は容易に生じて来るであろう。１つのこのような
変更修正は、端子３５及び３０のかわりに、端子
３５及び２８の間に抵抗３６を接続することを含
むことも可能である。ここに発表され請求の範囲
に記載された基礎的な実行原理を具備する全ての
そのような修正は、本発明の展望の範囲内であ
る。