JPH0475494A - モータの速度制御回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （イ）産業上の利用分野 本発明は、ＰＷＭ　（Ｐｕｌｓｅ　Ｗｉｄｔｈ　Ｍｏｄ
ｕｌａｔｉｏｎ）速度制御を行うモータの速度制御回路
に関し、特に１貫通電流が出力トランジスタに流れるの
を防止するモータの速度制御回路に関するものである。

（ロ）従来の技術 ＯＡ機器等に使用されるモータの速度制御回路、特に、
ＰＷＭ速度制御を行う回路について第２図を用いて説明
する。

第２図において、（１）（２）＜３）は、モータ（図示
せず）内部の駆動コイルである。例えば、ａ。

ｂ、ｃ方向の駆動電流が駆動コイル（ＩＮ２Ｎ３）に順
次且つ繰り返し供給されると、モータは所定方向に回転
することになる。

（４Ｎ５）（６ｊは、速度制御回路であり、駆動コイル
ＨＢ２Ｈ３）に対応する。尚、速度制御回路（４）　（
５）　（６）は同一回路の為、速度制御回路（４）につ
いて以下に説明する。第１及び第２の出力トランジスタ
Ｑ、Ｑ２は、電源電圧Ｖ。０とアースとの間に直列接続
さね、第１及び第２の出力トランジスタＱＩＱ２の接続
点は　駆動コイル（１）と接続される。トランジスタＱ
３は、人力信号Ｓ１が供給されて動作する。分流抵抗Ｒ
，は、トランジスタＱ３のコレクタ電流を分流し、トラ
ンジスタＱ１がトランジスタＱ３のコレクタ・エミッタ
間のリーク電流によって誤動作するのを防止する。トラ
ンジスタＱ４は、トランジスタＱ２とダーリントン接続
され、入力信号Ｓ２が供給されて動作する。分流抵抗Ｒ
２は、トランジスタＱ４のコレクタ電流を分流し、第２
の出力トランジスタＱ２がトランジスタＱ４のコレクタ
　エミッタ間のリーク電流によって誤動作するのを防止
する。制御トランジスタＱ５は　デユーデイ比が可変さ
れるＰＷＭ信号が供給されて動作し、第１の出力トラン
ジスタＱ１のオフ時における第２の出力トランジスタＱ
２のオン期間を断続的にオンオフ制御する。尚、ＰＷＭ
信号は、モータを速度制御するためのフィードバックル
ープを介して生じるものとする。

第２図において、ａ、ｂ、ｃ方向の駆動電流か駆動コイ
ル（１）（２）（３）に供給される場合、速度制御回路
ｆ４　）　（５）　（６）間の動作は同様である為−例
として、ａ方向の駆動電流が駆動コイル（１）（２）に
供給される場合について以下に説明する。

この場合、速度制御回路（４）に供給される入力信号Ｓ
　１Ｓ　２は「Ｈ」（ハイレベル）、速度制御回路（５
）に供給される人力信号Ｓ、Ｓ２は「Ｌ」（ローレベル
）、速度制御回路（６）に供給さねる入力信号Ｓ　ｔ　
Ｓ　２は各々「Ｈ」　「Ｌ」に設定された状態にある。

従って、速度制御回路（４）内部の第２の出力トランジ
スタＱ２及び速度制御回路（５）内部の第１の出力トラ
ンジスタＱ、のみがオンし、ａ方向の駆動電流が駆動コ
イル（１）（２）に供給されることになる。

ここで、速度制御回路（４）内部において、仮に制御ト
ランジスタＱ５が常時オフしていると、第２の出力トラ
ンジスタＱ２が飽和状態の為、ａ方向の駆動電流が駆動
コイル（ＩＮ２＋に常時供給され、モータは最高速回転
してしまう。即ち、モータは最高速回転より低い回転で
定速回転できなくなってしまう。そこで、ＰＷＭ信号を
速度制御回路（４）に供給し、第１の出力トランジスタ
Ｑ、のオフ時における第２の出力トランジスタＱ２のオ
ン可能期間（ａ方向の駆動電流を供給できる最大期間）
を断続的にオンオフ制御し、モータを最高速回転より低
い回転で定速回転できる様にしている。因みに、ＰＷＭ
信号の「Ｈ」期間が長くなると、第２の出力トランジス
タＱ２のオン期間が長くなってａ方向の駆動電流の供給
期間が長くなり、この結果、モータの回転数は高くなる
。反対に、ＰＷＭ信号の「Ｈ」期間が短くなると、第２
の出力トランジスタＱ２のオン期間が短くなってａ方向
の駆動電流の供給期間が短くなり、この結果、モータの
回転数は低くなる。即ち　モータは、ＰＷＭ信号のデユ
ーティ比の可変に応じて速度制御されるのである。

（ハ）発明が解決しようとする課題 しかしながら　第１の出力トランジスタＱ、のオフ時に
おいて、ＰＷＭ信号が「Ｌ」から「Ｈ」に立ち上がって
第２の出力トランジスタＱ２が瞬時にオンした時、第１
の出力トランジスタＱ１のエミッタ電位は、抵抗Ｒ８の
端子電圧（略アース電位）まで下降するが、第１の出力
トランジスタＱのベース電位は、該出力トランジスタＱ
１のベース・コレクタ間の寄生容量及び分流抵抗Ｒ１で
生じる時定数によって瞬時に下降できない、つまり、第
２の出力トランジスタＱ２がオンした瞬間、第１の出力
トランジスタＱ１のベース・エミッタ間には該トランジ
スタＱ１をオンするのに十分な電位差が生じてしまい、
第１及び第２の出力トランジスタＱ、Ｑ２のコレクタ・
エミツタ路には貫通電流（大電流）が流れてしまうこと
になる。

従って、電源電圧が変動してノイズが電源ラインに重畳
したり、各素子の温度が上昇して各素子の特性が十分に
活かしきれなくなったりする等の問題点があった。

本発明は、貫通電流が第１及び第２の出力トランジスタ
Ｑ、Ｑ２のコレクタ　エミツタ路に流れるのを防止でき
るモータの速度制御回路を提供することを目的とする。

（ニ）課題を解決するための手段 本発明は、前記問題点を解決する為に成されたものであ
り、第１電源と第２電源との間に直列接続された第１及
び第２の出力トランジスタと、前記第１の出力トランジ
スタのオフ時における前記第２の出力トランジスタのオ
ン期間を断続的にオンオフ制御する制御トランジスタと
を有する速度制御回路を、モータ内部の多相の各駆動コ
イル毎に設け、前記各速度制御回路における前記第１及
び第２の出力トランジスタの接続点を前記各駆動コイル
と接続することによって、モータの速度制御を行うモー
タの速度制御回路において、定電流源によって充電を行
うコンデンサと、前記第１の出力トランジスタのオフ時
における前記第２の出力トランジスタのオン期間を断続
的にオンオフ制御するための制御信号に基づいて、前記
コンデンサの充電電荷を放電する放電トランジスタと、
を前記各速度制御回路に備え　前記コンデンサの端子電
圧に基づいて前記制御トランジスタをオンオフ制御する
ことによって、前記第２の出力トランジスタの立ち上が
りを遅延させることを特徴とする。

（ホ）作用 本発明によれば、コンデンサの端子電圧に基づいて、第
２の出力トランジスタの立ち上がりを遅延させる為、第
１の出力トランジスタのオフ時において、第２の出力ト
ランジスタがオンした時、貫通電流が第１及び第２の出
力トランジスタに流れるのを防止できる。

（へ）実施例 本発明の詳細を図面に従って具体的に説明する。

第１図は、本発明のモータの速度制御回路を示す回路図
である。尚、第１図及び第２図の同一素子には同一符号
を付すものとする。

第１図において、逆流防止ダイオードＤは、定電流源Ｉ
。の電流が制御トランジスタＱ５のベースに供給される
のを防止する。コンデンサＣは、定電流源Ｉ。とアース
との間に接続され、定電流源Ｉｏの電流の充電を行う。

放電トランジスタＱ。

は、定電流源■。とアースとの間に接続され、デユーテ
ィ比が可変されるＰＷＭ信号が供給されて動作する。即
ち、ＰＷＭ信号が「Ｌ」期間の時、放電トランジスタＱ
６はオフし、コンデンサＣは定電流源Ｉ。の電流の充電
を行い、また、ＰＷＭ信号が「Ｈ」期間の時、放電トラ
ンジスタＱ６はオンし、該放電トランジスタＱｅはコン
デンサＣの充電電荷の放電を行う、従って、制御トラン
ジスタＱ、は、ＰＷＭ信号に基づいて充放電を行うコン
デンサＣの端子電圧によって、オンオフ制御されること
になる。

第１図において、ａ、ｂ、Ｃ方向の駆動電流が駆動コイ
ル（１）（２１（３）に供給される場合、速度制御回路
（４）　（５）　（６）間の動作は同様である為−例と
して、ａ方向の駆動電流が駆動コイル（１）（２）に供
給される場合について以下に説明する。

この場合、速度制御回路（４）に供給される入力信号Ｓ
、Ｓ、は「Ｈ」、速度制御回路（５）に供給される入力
信号Ｓ　＋　３２は「Ｌ」、速度制御回路（６）に供給
される入力信号５Ｉ３２は各々ｒＨＪｒＬＪに設定され
た状態にある。従って、速度制御回路（４）内部の第２
の出力トランジスタＱ２及び速度制御回路（５）内部の
第１の出力トランジスタＱ１のみがオンし、ａ方向の駆
動電流が駆動コイル（１）（２）に供給されることにな
る。

ここで、モータを速度制御するためのＰＷＭ信号が「Ｌ
」からｒＨＪに立ち上がった時、放電トランジスタＱ６
がコンデンサＣの充電電荷を瞬時に放電する為、制御ト
ランジスタＱ５が瞬時にオンして第２の出力トランジス
タＱ２は瞬時にオフする。従って、ＰＷＭ信号がｒＨＪ
期間の時、ａ方向の駆動電流は駆動コイル（ＩＮ２＋に
供給されなくなる。また、ＰＷＭ信号がｒＨ，，１から
「Ｌ」に立ち下がった時、コンデンサＣが定電流源■。

の電流及び制御トランジスタＱ５のベースｔ　流に応じ
て徐々に充電を行う為、制御トランジスタＱ５が徐々に
オフしてトランジスタＱ２Ｑ、は徐々にオンする。従っ
て、ＰＷＭ信号が「Ｌ−１期間の時　ａ方向の駆動電流
は、駆動コイル（１）（２１に徐々に供給されることに
なる。更に、ＰＷＭ信号が「Ｈ」から「Ｌ」に立ち下が
った時、第１の出力トランジスタＱ１のエミッタ電位が
略アース電位まで徐々に下降する為、該トランジスタＱ
１のベース電位は該トランジスタＱ、のエミッタを位に
追随して下降し、即ち、該トランジスタＱ１のベース・
エミッタ電位は該トランジスタＱ１をオフできる値に常
時保持される。従って、第１の出力トランジスタＱ１の
ベース・コレクタ間の寄生容量及び分流抵抗Ｒ，で定ま
る時定数が無視でき１貫通電流が第１及び第２の出力ト
ランジスタＱ、Ｑ２のコレクタ・エミツタ路に流れるの
を防止できることになる。尚、コンデンサＣの容量は第
１の出力トランジスタＱ、のベース・コレクタ間の寄生
容量及び分流抵抗Ｒ１で定まる時定数に応じて選択すれ
ばよい。

Ｊ−，４上より、コンデンサＣの充電時の端子電圧に基
づいて、第♀の出力トランジスタＱ２のスイッチング速
度を低速化させる為、第１の８力ｌ・ランジスタＱ１の
オフ時において、第２の出力トランジスタＱ２がオンし
た時　貫通電流が第１及び第２の出力トランジスタのコ
レクタ　エミツタ路に流れるのを防止できる。従って、
電源電圧が変動するのを防止できるのに伴ってノイズが
電源ラインに重畳するのを防止でき、更に、各素子の温
度が上昇するのを防止てきるのに伴って各素子の特性を
十分に活かすことができ、よって、モータを確実に速度
制御できることになる。尚、速度制御回路（４Ｈ５Ｈ６
）は　１チツプに集積化することも可能である。

（ト）発明の効果 本発明によれば、コンデンサの充電時の端子電圧に基づ
いて、第２の出力トランジスタの立ち上がりを遅延させ
る為、第１の出力トランジスタのオフ時において、第２
の８カトランジスタがオンした時、貫通電流が第１及び
第２の出力トランジスタに流れるのを防止できる。従っ
て、電源電圧が変動するのを防止できるのに伴ってノイ
ズが電源ラインに重畳するのを防止でき、更に、各素子
の温度が上昇するのを防止できるのに伴って各素子の特
性を十分に活かすことができ、よってモータを確実に速
度制御できる利点が得られる。

【図面の簡単な説明】

第１図は本発明のモータの速度制御回路を示す回路図、
第２図は従来のモータの速度制御回路を示す回路図であ
る。 第１図 （１）（２）（３）　　駆動コイル、（４）　（５）　
（６）速度制御回路、Ｑ、　　第１の出力トランジスタ
、Ｑ２　・第２の出力トランジスタ、Ｑ５・　制御トラ
ンジスタ　Ｑ、　放電トランジスタ、Ｃコンデンサ、Ｉ
ｏ　定電流源。

Claims (2)

【特許請求の範囲】
1. （１）第１電源と第２電源との間に直列接続された第１
   及び第２の出力トランジスタと、前記第１の出力トラン
   ジスタのオフ時における前記第２の出力トランジスタの
   オン期間を断続的にオンオフ制御する制御トランジスタ
   とを有する速度制御回路を、モータ内部の多相の各駆動
   コイル毎に設け、前記各速度制御回路における前記第１
   及び第２の出力トランジスタの接続点を前記各駆動コイ
   ルと接続することによって、モータの速度制御を行うモ
   ータの速度制御回路において、 定電流源によって充電を行うコンデンサと、前記第１の
   出力トランジスタのオフ時における前記第２の出力トラ
   ンジスタのオン期間を断続的にオンオフ制御するための
   制御信号に基づいて、前記コンデンサの充電電荷を放電
   する放電トランジスタと、を前記各速度制御回路に備え
   、 前記コンデンサの端子電圧に基づいて前記制御トランジ
   スタをオンオフ制御することによって、前記第２の出力
   トランジスタの立ち上がりを遅延させることを特徴とす
   るモータの速度制御回路。
2. （２）１チップ上に集積化することを特徴とする請求項
   （１）記載のモータの速度制御回路。