JPH0475494A - モータの速度制御回路 - Google Patents
モータの速度制御回路Info
- Publication number
- JPH0475494A JPH0475494A JP2188747A JP18874790A JPH0475494A JP H0475494 A JPH0475494 A JP H0475494A JP 2188747 A JP2188747 A JP 2188747A JP 18874790 A JP18874790 A JP 18874790A JP H0475494 A JPH0475494 A JP H0475494A
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- output transistor
- speed control
- control circuit
- current
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 18
- 230000003111 delayed effect Effects 0.000 claims description 3
- 230000003071 parasitic effect Effects 0.000 abstract description 3
- 238000010586 diagram Methods 0.000 description 3
- 230000000694 effects Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 1
- 230000002265 prevention Effects 0.000 description 1
- 229920006395 saturated elastomer Polymers 0.000 description 1
Landscapes
- Inverter Devices (AREA)
- Control Of Ac Motors In General (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
(イ)産業上の利用分野
本発明は、PWM (Pulse Width Mod
ulation)速度制御を行うモータの速度制御回路
に関し、特に1貫通電流が出力トランジスタに流れるの
を防止するモータの速度制御回路に関するものである。
ulation)速度制御を行うモータの速度制御回路
に関し、特に1貫通電流が出力トランジスタに流れるの
を防止するモータの速度制御回路に関するものである。
(ロ)従来の技術
OA機器等に使用されるモータの速度制御回路、特に、
PWM速度制御を行う回路について第2図を用いて説明
する。
PWM速度制御を行う回路について第2図を用いて説明
する。
第2図において、(1)(2)<3)は、モータ(図示
せず)内部の駆動コイルである。例えば、a。
せず)内部の駆動コイルである。例えば、a。
b、c方向の駆動電流が駆動コイル(IN2N3)に順
次且つ繰り返し供給されると、モータは所定方向に回転
することになる。
次且つ繰り返し供給されると、モータは所定方向に回転
することになる。
(4N5)(6jは、速度制御回路であり、駆動コイル
HB2H3)に対応する。尚、速度制御回路(4) (
5) (6)は同一回路の為、速度制御回路(4)につ
いて以下に説明する。第1及び第2の出力トランジスタ
Q、Q2は、電源電圧V。0とアースとの間に直列接続
さね、第1及び第2の出力トランジスタQIQ2の接続
点は 駆動コイル(1)と接続される。トランジスタQ
3は、人力信号S1が供給されて動作する。分流抵抗R
,は、トランジスタQ3のコレクタ電流を分流し、トラ
ンジスタQ1がトランジスタQ3のコレクタ・エミッタ
間のリーク電流によって誤動作するのを防止する。トラ
ンジスタQ4は、トランジスタQ2とダーリントン接続
され、入力信号S2が供給されて動作する。分流抵抗R
2は、トランジスタQ4のコレクタ電流を分流し、第2
の出力トランジスタQ2がトランジスタQ4のコレクタ
エミッタ間のリーク電流によって誤動作するのを防止
する。制御トランジスタQ5は デユーデイ比が可変さ
れるPWM信号が供給されて動作し、第1の出力トラン
ジスタQ1のオフ時における第2の出力トランジスタQ
2のオン期間を断続的にオンオフ制御する。尚、PWM
信号は、モータを速度制御するためのフィードバックル
ープを介して生じるものとする。
HB2H3)に対応する。尚、速度制御回路(4) (
5) (6)は同一回路の為、速度制御回路(4)につ
いて以下に説明する。第1及び第2の出力トランジスタ
Q、Q2は、電源電圧V。0とアースとの間に直列接続
さね、第1及び第2の出力トランジスタQIQ2の接続
点は 駆動コイル(1)と接続される。トランジスタQ
3は、人力信号S1が供給されて動作する。分流抵抗R
,は、トランジスタQ3のコレクタ電流を分流し、トラ
ンジスタQ1がトランジスタQ3のコレクタ・エミッタ
間のリーク電流によって誤動作するのを防止する。トラ
ンジスタQ4は、トランジスタQ2とダーリントン接続
され、入力信号S2が供給されて動作する。分流抵抗R
2は、トランジスタQ4のコレクタ電流を分流し、第2
の出力トランジスタQ2がトランジスタQ4のコレクタ
エミッタ間のリーク電流によって誤動作するのを防止
する。制御トランジスタQ5は デユーデイ比が可変さ
れるPWM信号が供給されて動作し、第1の出力トラン
ジスタQ1のオフ時における第2の出力トランジスタQ
2のオン期間を断続的にオンオフ制御する。尚、PWM
信号は、モータを速度制御するためのフィードバックル
ープを介して生じるものとする。
第2図において、a、b、c方向の駆動電流か駆動コイ
ル(1)(2)(3)に供給される場合、速度制御回路
f4 ) (5) (6)間の動作は同様である為−例
として、a方向の駆動電流が駆動コイル(1)(2)に
供給される場合について以下に説明する。
ル(1)(2)(3)に供給される場合、速度制御回路
f4 ) (5) (6)間の動作は同様である為−例
として、a方向の駆動電流が駆動コイル(1)(2)に
供給される場合について以下に説明する。
この場合、速度制御回路(4)に供給される入力信号S
1S 2は「H」(ハイレベル)、速度制御回路(5
)に供給される人力信号S、S2は「L」(ローレベル
)、速度制御回路(6)に供給さねる入力信号S t
S 2は各々「H」 「L」に設定された状態にある。
1S 2は「H」(ハイレベル)、速度制御回路(5
)に供給される人力信号S、S2は「L」(ローレベル
)、速度制御回路(6)に供給さねる入力信号S t
S 2は各々「H」 「L」に設定された状態にある。
従って、速度制御回路(4)内部の第2の出力トランジ
スタQ2及び速度制御回路(5)内部の第1の出力トラ
ンジスタQ、のみがオンし、a方向の駆動電流が駆動コ
イル(1)(2)に供給されることになる。
スタQ2及び速度制御回路(5)内部の第1の出力トラ
ンジスタQ、のみがオンし、a方向の駆動電流が駆動コ
イル(1)(2)に供給されることになる。
ここで、速度制御回路(4)内部において、仮に制御ト
ランジスタQ5が常時オフしていると、第2の出力トラ
ンジスタQ2が飽和状態の為、a方向の駆動電流が駆動
コイル(IN2+に常時供給され、モータは最高速回転
してしまう。即ち、モータは最高速回転より低い回転で
定速回転できなくなってしまう。そこで、PWM信号を
速度制御回路(4)に供給し、第1の出力トランジスタ
Q、のオフ時における第2の出力トランジスタQ2のオ
ン可能期間(a方向の駆動電流を供給できる最大期間)
を断続的にオンオフ制御し、モータを最高速回転より低
い回転で定速回転できる様にしている。因みに、PWM
信号の「H」期間が長くなると、第2の出力トランジス
タQ2のオン期間が長くなってa方向の駆動電流の供給
期間が長くなり、この結果、モータの回転数は高くなる
。反対に、PWM信号の「H」期間が短くなると、第2
の出力トランジスタQ2のオン期間が短くなってa方向
の駆動電流の供給期間が短くなり、この結果、モータの
回転数は低くなる。即ち モータは、PWM信号のデユ
ーティ比の可変に応じて速度制御されるのである。
ランジスタQ5が常時オフしていると、第2の出力トラ
ンジスタQ2が飽和状態の為、a方向の駆動電流が駆動
コイル(IN2+に常時供給され、モータは最高速回転
してしまう。即ち、モータは最高速回転より低い回転で
定速回転できなくなってしまう。そこで、PWM信号を
速度制御回路(4)に供給し、第1の出力トランジスタ
Q、のオフ時における第2の出力トランジスタQ2のオ
ン可能期間(a方向の駆動電流を供給できる最大期間)
を断続的にオンオフ制御し、モータを最高速回転より低
い回転で定速回転できる様にしている。因みに、PWM
信号の「H」期間が長くなると、第2の出力トランジス
タQ2のオン期間が長くなってa方向の駆動電流の供給
期間が長くなり、この結果、モータの回転数は高くなる
。反対に、PWM信号の「H」期間が短くなると、第2
の出力トランジスタQ2のオン期間が短くなってa方向
の駆動電流の供給期間が短くなり、この結果、モータの
回転数は低くなる。即ち モータは、PWM信号のデユ
ーティ比の可変に応じて速度制御されるのである。
(ハ)発明が解決しようとする課題
しかしながら 第1の出力トランジスタQ、のオフ時に
おいて、PWM信号が「L」から「H」に立ち上がって
第2の出力トランジスタQ2が瞬時にオンした時、第1
の出力トランジスタQ1のエミッタ電位は、抵抗R8の
端子電圧(略アース電位)まで下降するが、第1の出力
トランジスタQのベース電位は、該出力トランジスタQ
1のベース・コレクタ間の寄生容量及び分流抵抗R1で
生じる時定数によって瞬時に下降できない、つまり、第
2の出力トランジスタQ2がオンした瞬間、第1の出力
トランジスタQ1のベース・エミッタ間には該トランジ
スタQ1をオンするのに十分な電位差が生じてしまい、
第1及び第2の出力トランジスタQ、Q2のコレクタ・
エミツタ路には貫通電流(大電流)が流れてしまうこと
になる。
おいて、PWM信号が「L」から「H」に立ち上がって
第2の出力トランジスタQ2が瞬時にオンした時、第1
の出力トランジスタQ1のエミッタ電位は、抵抗R8の
端子電圧(略アース電位)まで下降するが、第1の出力
トランジスタQのベース電位は、該出力トランジスタQ
1のベース・コレクタ間の寄生容量及び分流抵抗R1で
生じる時定数によって瞬時に下降できない、つまり、第
2の出力トランジスタQ2がオンした瞬間、第1の出力
トランジスタQ1のベース・エミッタ間には該トランジ
スタQ1をオンするのに十分な電位差が生じてしまい、
第1及び第2の出力トランジスタQ、Q2のコレクタ・
エミツタ路には貫通電流(大電流)が流れてしまうこと
になる。
従って、電源電圧が変動してノイズが電源ラインに重畳
したり、各素子の温度が上昇して各素子の特性が十分に
活かしきれなくなったりする等の問題点があった。
したり、各素子の温度が上昇して各素子の特性が十分に
活かしきれなくなったりする等の問題点があった。
本発明は、貫通電流が第1及び第2の出力トランジスタ
Q、Q2のコレクタ エミツタ路に流れるのを防止でき
るモータの速度制御回路を提供することを目的とする。
Q、Q2のコレクタ エミツタ路に流れるのを防止でき
るモータの速度制御回路を提供することを目的とする。
(ニ)課題を解決するための手段
本発明は、前記問題点を解決する為に成されたものであ
り、第1電源と第2電源との間に直列接続された第1及
び第2の出力トランジスタと、前記第1の出力トランジ
スタのオフ時における前記第2の出力トランジスタのオ
ン期間を断続的にオンオフ制御する制御トランジスタと
を有する速度制御回路を、モータ内部の多相の各駆動コ
イル毎に設け、前記各速度制御回路における前記第1及
び第2の出力トランジスタの接続点を前記各駆動コイル
と接続することによって、モータの速度制御を行うモー
タの速度制御回路において、定電流源によって充電を行
うコンデンサと、前記第1の出力トランジスタのオフ時
における前記第2の出力トランジスタのオン期間を断続
的にオンオフ制御するための制御信号に基づいて、前記
コンデンサの充電電荷を放電する放電トランジスタと、
を前記各速度制御回路に備え 前記コンデンサの端子電
圧に基づいて前記制御トランジスタをオンオフ制御する
ことによって、前記第2の出力トランジスタの立ち上が
りを遅延させることを特徴とする。
り、第1電源と第2電源との間に直列接続された第1及
び第2の出力トランジスタと、前記第1の出力トランジ
スタのオフ時における前記第2の出力トランジスタのオ
ン期間を断続的にオンオフ制御する制御トランジスタと
を有する速度制御回路を、モータ内部の多相の各駆動コ
イル毎に設け、前記各速度制御回路における前記第1及
び第2の出力トランジスタの接続点を前記各駆動コイル
と接続することによって、モータの速度制御を行うモー
タの速度制御回路において、定電流源によって充電を行
うコンデンサと、前記第1の出力トランジスタのオフ時
における前記第2の出力トランジスタのオン期間を断続
的にオンオフ制御するための制御信号に基づいて、前記
コンデンサの充電電荷を放電する放電トランジスタと、
を前記各速度制御回路に備え 前記コンデンサの端子電
圧に基づいて前記制御トランジスタをオンオフ制御する
ことによって、前記第2の出力トランジスタの立ち上が
りを遅延させることを特徴とする。
(ホ)作用
本発明によれば、コンデンサの端子電圧に基づいて、第
2の出力トランジスタの立ち上がりを遅延させる為、第
1の出力トランジスタのオフ時において、第2の出力ト
ランジスタがオンした時、貫通電流が第1及び第2の出
力トランジスタに流れるのを防止できる。
2の出力トランジスタの立ち上がりを遅延させる為、第
1の出力トランジスタのオフ時において、第2の出力ト
ランジスタがオンした時、貫通電流が第1及び第2の出
力トランジスタに流れるのを防止できる。
(へ)実施例
本発明の詳細を図面に従って具体的に説明する。
第1図は、本発明のモータの速度制御回路を示す回路図
である。尚、第1図及び第2図の同一素子には同一符号
を付すものとする。
である。尚、第1図及び第2図の同一素子には同一符号
を付すものとする。
第1図において、逆流防止ダイオードDは、定電流源I
。の電流が制御トランジスタQ5のベースに供給される
のを防止する。コンデンサCは、定電流源I。とアース
との間に接続され、定電流源Ioの電流の充電を行う。
。の電流が制御トランジスタQ5のベースに供給される
のを防止する。コンデンサCは、定電流源I。とアース
との間に接続され、定電流源Ioの電流の充電を行う。
放電トランジスタQ。
は、定電流源■。とアースとの間に接続され、デユーテ
ィ比が可変されるPWM信号が供給されて動作する。即
ち、PWM信号が「L」期間の時、放電トランジスタQ
6はオフし、コンデンサCは定電流源I。の電流の充電
を行い、また、PWM信号が「H」期間の時、放電トラ
ンジスタQ6はオンし、該放電トランジスタQeはコン
デンサCの充電電荷の放電を行う、従って、制御トラン
ジスタQ、は、PWM信号に基づいて充放電を行うコン
デンサCの端子電圧によって、オンオフ制御されること
になる。
ィ比が可変されるPWM信号が供給されて動作する。即
ち、PWM信号が「L」期間の時、放電トランジスタQ
6はオフし、コンデンサCは定電流源I。の電流の充電
を行い、また、PWM信号が「H」期間の時、放電トラ
ンジスタQ6はオンし、該放電トランジスタQeはコン
デンサCの充電電荷の放電を行う、従って、制御トラン
ジスタQ、は、PWM信号に基づいて充放電を行うコン
デンサCの端子電圧によって、オンオフ制御されること
になる。
第1図において、a、b、C方向の駆動電流が駆動コイ
ル(1)(21(3)に供給される場合、速度制御回路
(4) (5) (6)間の動作は同様である為−例と
して、a方向の駆動電流が駆動コイル(1)(2)に供
給される場合について以下に説明する。
ル(1)(21(3)に供給される場合、速度制御回路
(4) (5) (6)間の動作は同様である為−例と
して、a方向の駆動電流が駆動コイル(1)(2)に供
給される場合について以下に説明する。
この場合、速度制御回路(4)に供給される入力信号S
、S、は「H」、速度制御回路(5)に供給される入力
信号S + 32は「L」、速度制御回路(6)に供給
される入力信号5I32は各々rHJrLJに設定され
た状態にある。従って、速度制御回路(4)内部の第2
の出力トランジスタQ2及び速度制御回路(5)内部の
第1の出力トランジスタQ1のみがオンし、a方向の駆
動電流が駆動コイル(1)(2)に供給されることにな
る。
、S、は「H」、速度制御回路(5)に供給される入力
信号S + 32は「L」、速度制御回路(6)に供給
される入力信号5I32は各々rHJrLJに設定され
た状態にある。従って、速度制御回路(4)内部の第2
の出力トランジスタQ2及び速度制御回路(5)内部の
第1の出力トランジスタQ1のみがオンし、a方向の駆
動電流が駆動コイル(1)(2)に供給されることにな
る。
ここで、モータを速度制御するためのPWM信号が「L
」からrHJに立ち上がった時、放電トランジスタQ6
がコンデンサCの充電電荷を瞬時に放電する為、制御ト
ランジスタQ5が瞬時にオンして第2の出力トランジス
タQ2は瞬時にオフする。従って、PWM信号がrHJ
期間の時、a方向の駆動電流は駆動コイル(IN2+に
供給されなくなる。また、PWM信号がrH,,1から
「L」に立ち下がった時、コンデンサCが定電流源■。
」からrHJに立ち上がった時、放電トランジスタQ6
がコンデンサCの充電電荷を瞬時に放電する為、制御ト
ランジスタQ5が瞬時にオンして第2の出力トランジス
タQ2は瞬時にオフする。従って、PWM信号がrHJ
期間の時、a方向の駆動電流は駆動コイル(IN2+に
供給されなくなる。また、PWM信号がrH,,1から
「L」に立ち下がった時、コンデンサCが定電流源■。
の電流及び制御トランジスタQ5のベースt 流に応じ
て徐々に充電を行う為、制御トランジスタQ5が徐々に
オフしてトランジスタQ2Q、は徐々にオンする。従っ
て、PWM信号が「L−1期間の時 a方向の駆動電流
は、駆動コイル(1)(21に徐々に供給されることに
なる。更に、PWM信号が「H」から「L」に立ち下が
った時、第1の出力トランジスタQ1のエミッタ電位が
略アース電位まで徐々に下降する為、該トランジスタQ
1のベース電位は該トランジスタQ、のエミッタを位に
追随して下降し、即ち、該トランジスタQ1のベース・
エミッタ電位は該トランジスタQ1をオフできる値に常
時保持される。従って、第1の出力トランジスタQ1の
ベース・コレクタ間の寄生容量及び分流抵抗R,で定ま
る時定数が無視でき1貫通電流が第1及び第2の出力ト
ランジスタQ、Q2のコレクタ・エミツタ路に流れるの
を防止できることになる。尚、コンデンサCの容量は第
1の出力トランジスタQ、のベース・コレクタ間の寄生
容量及び分流抵抗R1で定まる時定数に応じて選択すれ
ばよい。
て徐々に充電を行う為、制御トランジスタQ5が徐々に
オフしてトランジスタQ2Q、は徐々にオンする。従っ
て、PWM信号が「L−1期間の時 a方向の駆動電流
は、駆動コイル(1)(21に徐々に供給されることに
なる。更に、PWM信号が「H」から「L」に立ち下が
った時、第1の出力トランジスタQ1のエミッタ電位が
略アース電位まで徐々に下降する為、該トランジスタQ
1のベース電位は該トランジスタQ、のエミッタを位に
追随して下降し、即ち、該トランジスタQ1のベース・
エミッタ電位は該トランジスタQ1をオフできる値に常
時保持される。従って、第1の出力トランジスタQ1の
ベース・コレクタ間の寄生容量及び分流抵抗R,で定ま
る時定数が無視でき1貫通電流が第1及び第2の出力ト
ランジスタQ、Q2のコレクタ・エミツタ路に流れるの
を防止できることになる。尚、コンデンサCの容量は第
1の出力トランジスタQ、のベース・コレクタ間の寄生
容量及び分流抵抗R1で定まる時定数に応じて選択すれ
ばよい。
J−,4上より、コンデンサCの充電時の端子電圧に基
づいて、第♀の出力トランジスタQ2のスイッチング速
度を低速化させる為、第1の8力l・ランジスタQ1の
オフ時において、第2の出力トランジスタQ2がオンし
た時 貫通電流が第1及び第2の出力トランジスタのコ
レクタ エミツタ路に流れるのを防止できる。従って、
電源電圧が変動するのを防止できるのに伴ってノイズが
電源ラインに重畳するのを防止でき、更に、各素子の温
度が上昇するのを防止てきるのに伴って各素子の特性を
十分に活かすことができ、よって、モータを確実に速度
制御できることになる。尚、速度制御回路(4H5H6
)は 1チツプに集積化することも可能である。
づいて、第♀の出力トランジスタQ2のスイッチング速
度を低速化させる為、第1の8力l・ランジスタQ1の
オフ時において、第2の出力トランジスタQ2がオンし
た時 貫通電流が第1及び第2の出力トランジスタのコ
レクタ エミツタ路に流れるのを防止できる。従って、
電源電圧が変動するのを防止できるのに伴ってノイズが
電源ラインに重畳するのを防止でき、更に、各素子の温
度が上昇するのを防止てきるのに伴って各素子の特性を
十分に活かすことができ、よって、モータを確実に速度
制御できることになる。尚、速度制御回路(4H5H6
)は 1チツプに集積化することも可能である。
(ト)発明の効果
本発明によれば、コンデンサの充電時の端子電圧に基づ
いて、第2の出力トランジスタの立ち上がりを遅延させ
る為、第1の出力トランジスタのオフ時において、第2
の8カトランジスタがオンした時、貫通電流が第1及び
第2の出力トランジスタに流れるのを防止できる。従っ
て、電源電圧が変動するのを防止できるのに伴ってノイ
ズが電源ラインに重畳するのを防止でき、更に、各素子
の温度が上昇するのを防止できるのに伴って各素子の特
性を十分に活かすことができ、よってモータを確実に速
度制御できる利点が得られる。
いて、第2の出力トランジスタの立ち上がりを遅延させ
る為、第1の出力トランジスタのオフ時において、第2
の8カトランジスタがオンした時、貫通電流が第1及び
第2の出力トランジスタに流れるのを防止できる。従っ
て、電源電圧が変動するのを防止できるのに伴ってノイ
ズが電源ラインに重畳するのを防止でき、更に、各素子
の温度が上昇するのを防止できるのに伴って各素子の特
性を十分に活かすことができ、よってモータを確実に速
度制御できる利点が得られる。
第1図は本発明のモータの速度制御回路を示す回路図、
第2図は従来のモータの速度制御回路を示す回路図であ
る。 第1図 (1)(2)(3) 駆動コイル、(4) (5)
(6)速度制御回路、Q、 第1の出力トランジスタ
、Q2 ・第2の出力トランジスタ、Q5・ 制御トラ
ンジスタ Q、 放電トランジスタ、Cコンデンサ、I
o 定電流源。
第2図は従来のモータの速度制御回路を示す回路図であ
る。 第1図 (1)(2)(3) 駆動コイル、(4) (5)
(6)速度制御回路、Q、 第1の出力トランジスタ
、Q2 ・第2の出力トランジスタ、Q5・ 制御トラ
ンジスタ Q、 放電トランジスタ、Cコンデンサ、I
o 定電流源。
Claims (2)
- (1)第1電源と第2電源との間に直列接続された第1
及び第2の出力トランジスタと、前記第1の出力トラン
ジスタのオフ時における前記第2の出力トランジスタの
オン期間を断続的にオンオフ制御する制御トランジスタ
とを有する速度制御回路を、モータ内部の多相の各駆動
コイル毎に設け、前記各速度制御回路における前記第1
及び第2の出力トランジスタの接続点を前記各駆動コイ
ルと接続することによって、モータの速度制御を行うモ
ータの速度制御回路において、 定電流源によって充電を行うコンデンサと、前記第1の
出力トランジスタのオフ時における前記第2の出力トラ
ンジスタのオン期間を断続的にオンオフ制御するための
制御信号に基づいて、前記コンデンサの充電電荷を放電
する放電トランジスタと、を前記各速度制御回路に備え
、 前記コンデンサの端子電圧に基づいて前記制御トランジ
スタをオンオフ制御することによって、前記第2の出力
トランジスタの立ち上がりを遅延させることを特徴とす
るモータの速度制御回路。 - (2)1チップ上に集積化することを特徴とする請求項
(1)記載のモータの速度制御回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2188747A JPH0475494A (ja) | 1990-07-16 | 1990-07-16 | モータの速度制御回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2188747A JPH0475494A (ja) | 1990-07-16 | 1990-07-16 | モータの速度制御回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0475494A true JPH0475494A (ja) | 1992-03-10 |
Family
ID=16229068
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2188747A Pending JPH0475494A (ja) | 1990-07-16 | 1990-07-16 | モータの速度制御回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0475494A (ja) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6122773A (ja) * | 1984-07-09 | 1986-01-31 | Sankyo Seiki Mfg Co Ltd | インバ−タ制御装置 |
-
1990
- 1990-07-16 JP JP2188747A patent/JPH0475494A/ja active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6122773A (ja) * | 1984-07-09 | 1986-01-31 | Sankyo Seiki Mfg Co Ltd | インバ−タ制御装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5930129A (en) | Power on reset circuit | |
JP2003283314A (ja) | 過電流検出機能付き負荷駆動回路 | |
US4549151A (en) | Pulse width modulator circuit with thermal breakdown prevention | |
US6433623B1 (en) | Voltage booster circuit control method | |
US4514679A (en) | Secondary switch controller circuit for power supply | |
JP2001308688A (ja) | 出力回路 | |
JPH0475494A (ja) | モータの速度制御回路 | |
JPH10215567A (ja) | 電源回路 | |
JP4204119B2 (ja) | 誘導負荷をスイッチングするためのスイッチング装置 | |
JP3469455B2 (ja) | スイッチング電源装置 | |
JP2803354B2 (ja) | モータ駆動用集積回路 | |
JP2834773B2 (ja) | モータの速度制御回路 | |
JP3916762B2 (ja) | モータ駆動制御回路 | |
JPH07240676A (ja) | 駆動回路 | |
JP3469456B2 (ja) | スイッチング素子の駆動回路 | |
KR100577552B1 (ko) | 반도체 메모리 장치의 내부 전압 변환회로 | |
JPH04157813A (ja) | ハイサイド・スイッチ駆動回路 | |
JP2813798B2 (ja) | ステツピングモータ | |
JP3275778B2 (ja) | 過電流保護回路 | |
JPH0222915A (ja) | Ecl−ttlレベル変換回路 | |
JP2648032B2 (ja) | モータ駆動回路 | |
JP6102715B2 (ja) | 誘導性負荷制御装置 | |
JP3246775B2 (ja) | 電圧補償回路 | |
JP2000323977A (ja) | 出力回路 | |
JPH04156715A (ja) | 半導体装置の出力回路 |