JP3916762B2 - モータ駆動制御回路 - Google Patents

Description

【０００１】
【発明の属する技術分野】
この発明は、モータなどのインダクタンス負荷をＰＷＭ駆動する制御回路に関するものである。
【０００２】
【従来の技術】
図９に従来回路の構成を、図１０に従来回路におけるタイミングチャートを示す。
従来回路で、モータの出力電流がオン状態となる動作説明を以下に示す。
まず、発振回路４０１で図１０に示す三角波（ＦＲＥＦ）を発生させる。三角波の最大電圧をＶＲ２、最小電圧をＶＲ１とする。
【０００３】
次に、三角波（ＦＲＥＦ）の電圧とＶＴＨ１なる基準電圧をＣＰ１２で比較する。
このとき、基準電圧ＶＴＨ１をＶＲ１＋ΔＶＲ１に設定すると、比較器ＣＰ１２の出力は図１０の通りとなり、この出力の反転信号をフリップフロップＦＦ１１，ＦＦ２１のＳ（セット）端子に入力し、フリップフロップＦＦ１１，ＦＦ２１の出力を「Ｈｉ」とする。
【０００４】
フリップフロップＦＦ１１，ＦＦ２１のＱ出力が「Ｈｉ」となることで、出力回路１０１，２０１がオン状態となり、ｔ１のタイミングでモータの出力電流が増加していく。
端子ＩＮ１１，ＩＮ２１はモータの出力電流の方向を切り換える入力端子であるが、今回の発明には直接関係がないため、説明は省略する。
【０００５】
次に、モータ出力電流がオフ状態となる動作説明を以下に示す。
上記説明により、出力回路１０１，２０１がｔ１のタイミングでオンすると、モータ出力電流は時間と共に増加する。出力回路１０１，１０２に流れる電流は、電流検出抵抗ＲＳ１，ＲＳ２で電圧に変換され、やがて電流検出抵抗ＲＳ１，ＲＳ２の電圧は、コントロール電圧ＣＴＬ１，ＣＴＬ２よりも高くなる。
この電圧を、比較器ＣＰ１１，ＣＰ２１で比較し、その出力をそれぞれＡＮＤゲートを通しフリップフロップＦＦ１１，ＦＦ２１のＲ（リセット）端子に出力することで、フリップフロップＦＦ１１，ＦＦ２１のＱ出力はＬとなり、出力回路１０１，２０１はオフし、出力電流は徐々に減少していく。
【０００６】
比較器ＣＰ１１と比較器ＣＰ１２、比較器ＣＰ２１と比較器ＣＰ１２を入力とするＡＮＤゲートの役割は、ｔ１のタイミングで出力回路１０１，２０１がオン状態になると、ｔ１からわずかな時間（数１００ｎｓ〜数μＳ）、モータの容量成分や、出力回路１０１，２０１内のフライホイールダイオードの逆回復電流の影響で、電流検出抵抗ＲＳ１，ＲＳ２に急峻なスパイク電流が発生し、電流検出抵抗ＲＳ１，ＲＳ２の電圧がコントロール電圧ＣＴＬ１，ＣＴＬ２以上の電圧となる。
【０００７】
このスパイク電流は、モータの回転トルクとはならない電流のため、この電流で出力がオフしてはならない。比較器ＣＰ１１とＣＰ１２、および比較器ＣＰ２１とＣＰ１２のＡＮＤ論理でフリップフロップＦＦ１１，ＦＦ２１のＲ（リセット）入力を「Ｌｏｗ」とすることで、スパイク電流による、電流検出回路の誤動作を防止している。電流検出回路の誤動作を防止している時間は、比較器ＣＰ１２が「Ｌｏｗ」を出力しているマスク時間Ｔmask１となる。
【０００８】
但し、マスク時間Ｔmask１内にスパイク電流ではない、本来のモータ出力電流が流れたとしても、フリップフロップＦＦ１１，ＦＦ２１はリセットされず、出力回路はオフしない（つまり、マスク時間Ｔmask１内は出力は必ずオン状態となる）ため、マスク時間Ｔmask１は、スパイク電流による電流検出回路の誤動作が起らない範囲で、出来るだけ短い方がよい。
【０００９】
以上のように、出力回路１０２，２０１がオン／オフの状態を繰り返すＰＷＭ動作により、電流検出抵抗ＲＳ１，ＲＳ２の最大電圧は、コントロール電圧ＣＴＬ１，ＣＴＬ２に制御され、モータに所定の電流が流れる。
【００１０】
【発明が解決しようとする課題】
次に、従来のＰＷＭ駆動制御回路の問題点を示す。
第１の問題として、フリップフロップＦＦ１１，ＦＦ２１のＳ（セット）信号のタイミングを、比較器ＣＰ１２の出力で同時に作っているため、２つの出力回路１０１，２０１が同時にオン状態となり、前に述べたスパイク電流が駆動回路に同時に流れる。
スパイク電流は急峻かつ通常のコントロール電流の２〜３倍の電流値になることもあり、この２つのスパイク電流が同時に流れることにより、ＶＣＣ電源ライン，ＧＮＤラインがゆれ、ノイズ発生の原因となる。また、ＶＣＣ，ＧＮＤおよびモータ出力の配線の電流容量を超える問題がある。
【００１１】
第２の問題として、前に述べたスパイク電流が原因となる、電流検出回路の誤動作を防止しているマスク時間Ｔmask１は比較器ＣＰ１２の出力から作っているため、出力回路１０１，２０１で同じ時間となる。
図９に示した、２相のステッピングモータの場合、出力回路１０１，２０１、および、それに接続されるモータのコイルは同じ特性であり、出力回路１０１と２０１のマスク時間Ｔmask１が同じであっても問題はない。
【００１２】
しかし、出力回路１０１，２０１にそれぞれモータの特性が異なるＤＣモータなどが接続されると、モータによって、スパイク電流が流れる時間が異なる。
スパイク電流が長い期間発生する出力回路にあわせてマスク時間を設定すると、スパイク電流が短い期間発生する出力回路では、マスク時間が最適値よりも長くなるため、ＰＷＭオン時間をマスク時間以下にすることが出来ず、小さい電流値をＰＷＭ制御出来なくなる。
逆に、スパイク電流が短い期間発生する出力回路に合わせてマスク時間を設定すると、スパイク電流が長い期間発生する出力回路では、マスク時間を過ぎてもスパイク電流が流れ、電流検出回路の誤動作を引き起すという問題がある。
【００１３】
第３の問題として、従来回路のマスク時間は、出力回路１０１，２０１に流れる出力電流が変化しても、一定である。
出力電流が大きくなれば、スパイク電流の原因の一つであるフライホイールダイオードの逆回復電流も大きくなる。
つまり、スパイク電流が流れる時間が最も長い状態を想定してｍａｓｋ時間を設定すると、ＰＷＭオン時間以下にすることが出来ず、小さい電流値をＰＷＭ制御出来なくなるという問題があった。
以上が従来技術の問題点である。
【００１４】
この発明は、複数の出力回路のオン時点をずらせるようにして、従来回路の問題点を解決しようとするものである。
【００１５】
【課題を解決するための手段】
第１の発明に係るモータ駆動制御回路においては、発振回路と、前記発振回路の出力を受け、その出力の電圧値が第１の基準電圧値より低いとき、第１の制御信号を生成する第１の比較回路と、前記第１の制御信号を受け、第２の制御信号を生成し、その第２の制御信号を保持する第１の信号保持回路と、第１のモータに接続され、前記第２の制御信号に基づき、前記第１のモータに流れる電流を増加させる第１の出力回路と、前記第１のモータに流れる電流を検出し、その電流値が所定の値より大きいとき第３の制御信号を生成し、前記第１の信号保持回路に出力する第１の電流検出回路と、前記発振回路の出力を受け、その出力の電圧値が前記第１の基準電圧より高い第２の基準電圧値より高いとき、第４の制御信号を生成する第２の比較回路と、前記第４の制御信号を受け、第５の制御信号を生成し、その第５の制御信号を保持する第２の信号保持回路と、第２のモータに接続され、前記第５の制御信号に基づき、前記第２のモータに流れる電流を増加させる第２の出力回路と、前記第２のモータに流れる電流を検出し、その電流値が所定の値より大きいとき第６の制御信号を生成し、前記第２の信号保持回路に出力する第２の電流検出回路と、を備え、前記第１の制御信号が生成されているとき前記第１の電流検出回路から前記第１の信号保持回路への出力をマスクするとともに、前記第４の制御信号が生成されているとき前記第２の電流検出回路から前記第２の信号保持回路への出力をマスクすることを特徴とするものである。
【００１６】
第２の発明に係るモータ駆動制御回路においては、前記第１のモータは、２相ステッピングモータであり、前記第２のモータは、３相ブラシレスモータであることを特徴とするものである。
【００１７】
第３の発明に係るモータ駆動制御回路においては、前記発振回路の出力の波形は、三角波であることを特徴とするものである。
【００１８】
【発明の実施の形態】
実施の形態１．
図１は、この発明のＰＷＭ駆動制御回路のブロック図であり、図２はそのタイミングチャートである。
図１において、１０１，２０１は出力回路である。出力回路１０１，２０１はそれぞれ複数のトランジスタからなる制御素子とこれらの制御素子を制御する複数の論理回路Ｌｏｇｉｃと前記トランジスタ素子と並列に接続されたフライホィールダイオードとから構成され、インダクタンス負荷である２相ステッピングモータＭＯＴＯＲ１の各相コイルにそれぞれ接続されている。
ＩＮ１１，ＩＮ２１はモータＭＯＴＯＲ１の出力電流の方向を切り換える入力端子である。
１０２，２０２は比較回路、ＣＰ１１，ＣＰ２１およびＣＰ１２，ＣＰ２２は比較器、Ａ１，Ａ２はＡＮＤ回路、ＦＦ１１，ＦＦ２１はフリップフロップ、ＲＳ１，ＲＳ２は電流検出抵抗、４０１は発振回路である。
比較回路２０２が今回付加した機能に関するものであり、その他の構成は従来技術と同様である。
【００１９】
次に、動作について説明する。
従来技術の第１の問題であった、「フリップフロップＦＦ１１，ＦＦ２１のＳ（セット）信号のタイミングを、比較器ＣＰ１２の出力で同時に作っているため、２つの出力回路１０１，２０１が同時にオン状態となり、前に述べたスパイク電流が駆動回路に同時に流れる。スパイク電流は急峻かつ通常のコントロール電流の２〜３倍の電流値になることもあり、この２つのスパイク電流が同時に流れることにより、ＶＣＣ電源ライン，ＧＮＤラインがゆれ、ノイズ発生の原因となる。また、ＶＣＣ，ＧＮＤおよびモータ出力の配線の電流容量を超える問題がある」という問題を解決するため、所定周期で変動する比較波としての三角波（ＦＲＥＦ）の電圧値とＶＴＨ１なる基準電圧の電圧値を比較器ＣＰ１２で比較し、その出力で出力回路１０１の出力をオンさせ、三角波（ＦＲＥＦ）の電圧値とＶＴＨ２なる基準電圧の電圧値を比較器ＣＰ２２で比較し、その出力でもう一方の出力回路２０１をオンさせる。
【００２０】
こうすることで、図２のタイミングチャートのごとく、出力回路１０１と２０１がオンするタイミングを、三角波の１／２周期正確にずらすことが出来、２つの出力回路のスパイク電流が同時に流れることによる、ＶＣＣ電源ライン、ＧＮＤラインのゆれや、ノイズの発生を半減させることが出来る。
【００２１】
図３は発振回路４０１の具体的な回路である。図３において、Ｑ41，Ｑ42，Ｑ43はＰＭＯＳトランジスタ、Ｑ44，Ｑ45，Ｑ46，Ｑ47はＮＭＯＳトランジスタである。ＣＰ４は比較器、Ｃ４はコンデンサ、Ｒ41，Ｒ42，Ｒ43は抵抗である。これは従来回路と同様である。
図４は、図３の発振回路のタイミングチャートである。
【００２２】
図５は図１の比較回路１０２，２０２の具体的な回路である。図５において、Ｑ57，Ｑ67はＮＭＯＳトランジスタ、ＣＰ１２，ＣＰ２２は比較器、Ｒ41，Ｒ51，Ｒ52+Ｒ522，Ｒ53，Ｒ62，Ｒ63+Ｒ633は抵抗である。
【００２３】
図３に示した発振回路４０１が出力する三角波（ＦＲＥＦ）の最大値ＶＲ２と最小ＶＲ１は以下の式で表すことが出来る。
ＶＲ２＝ＶＰ×（Ｒ41＋Ｒ42）／（Ｒ41＋Ｒ42＋Ｒ43）………（１）
ＶＲ１＝ＶＰ×Ｒ42／（Ｒ42＋Ｒ43）……………………………（２）
但し、（２）式において、図３に示すＱ47のオン抵抗は計算の簡略化のため０と考える。
【００２４】
以上のように、ＶＲ２，ＶＲ１の電圧が決定されるため、比較器ＣＰ１２，ＣＰ２２に入力される基準電圧ＶＴＨ２，ＶＴＨ１は以下の式で容易に設計することが出来る。
ＶＴＨ２＝ＶＰ×（Ｒ61＋Ｒ62）／（Ｒ61＋Ｒ62＋Ｒ63＋Ｒ633）…（３）
ＶＴＨ１＝ＶＰ×（Ｒ52＋Ｒ522）／（Ｒ52＋Ｒ522＋Ｒ53） ………（４）
但し、（４）式において、図５に示すＱ５７のオン抵抗は計算の簡略化のため０と考える。
【００２５】
上記（１）〜（４）の式で、Ｒ41＝Ｒ51＝Ｒ61、Ｒ42＝Ｒ52＋Ｒ62、Ｒ43＝Ｒ53＋Ｒ63とし、Ｒ522，Ｒ633を調整することで、基準電圧ＶＴＨ２，ＶＴＨ１は容易に得ることが出来る。
また、図１に示す実施の形態では、従来回路の第２の問題であった、出力回路１０１と２０１のマスク時間Ｔmask１，Ｔmask２を個々に設定出来ないという問題点も解決出来る。
【００２６】
出力回路１０１のマスク時間をＴmask１、出力回路２０１のマスク時間をＴmask２とすると、マスク時間Ｔmask１，Ｔmask２と、基準電圧ＶＴＨ１，ＶＴＨ２との関係は以下の式となる。
Ｔmask１＝｛Ｃ４×（ＶＴＨ１−ＶＲ１）／ＩBIAS｝×２………（５）
Ｔmask２＝｛Ｃ４×（ＶＲ２−ＶＴＨ２）／ＩBIAS｝×２………（６）
つまり、基準電圧ＶＴＨ１，ＶＴＨ２を設定することで、マスク時間Ｔmask１，Ｔmask２を個々に設定することが出来る。これにより、出力回路１０１，２０１でスパイク電流の特性が異なる２種類のＤＣモータなどを、各々のモータのスパイク電流の特性に合わせて、マスク時間を設定することが出来る。
【００２７】
実施の形態２．
実施の形態２は、実施の形態１の比較回路１０２，２０２の構成を変更し、各々比較回路１０３，３０３としたものであり、そのブロック図を図６に、タイミングチャートを図７に示す。図８は図６の比較回路１０３，３０３の具体的な回路である。
図６では、出力回路１０１，２０１で２相のステッピングモータをＰＷＭ駆動し、出力回路３０１で３相のブラシレスモータをＰＷＭ駆動する場合の実施の形態を示している。
【００２８】
実施の形態２において１０３，３０３以外の動作は、実施の形態１と同様であり、比較器ＣＰ１１の出力によりマスク時間Ｔmask１と、出力回路１０１，２０１がオンするタイミングを決定し、比較器ＣＰ３２の出力により、ＡＮＤ回路Ａ３の動作によってマスク時間Ｔmask３と出力回路３０３がオンするタイミングを決定している。
実施の形態２の特徴は、マスク時間Ｔmask１，Ｔmask３を出力電流に比例させ、変化させたことにある。
【００２９】
次に、実施の形態２の動作について説明する。
図８の比較回路１０３に示すように、実施の形態１の比較回路１０２（図５参照）の基準電圧ＶＴＨ１の部分に、出力電流をコントロールする電圧ＣＴＬ１に比例した電流（Ｉ１０３）を流し込むことにより、基準電圧ＶＴＨ１の電圧値はコントロール電圧ＣＴＬ１に比例して上昇する。
逆に、比較回路３０３に示すように、実施の形態１の比較回路２０２（図５参照）のＶＴＨ２電圧部分から、出力電流をコントロール電圧ＣＴＬ３に比例した電流Ｉ３０３を引き出すことにより、基準電圧ＶＴＨ２の電圧値はコントロール電圧ＣＴＬ３の電圧値に比例して下がる。
【００３０】
つまり、出力回路１０１，２０１のマスク時間Ｔmask１と出力回路３０１のマスク時間Ｔmask３は、出力電流を小さい電流領域で制御するときは、コントロール電圧に比例して短くなり、逆に大きい電流領域で制御するときはコントロール電圧に比例して長くすることにより、従来回路の第３の問題であった、「スパイク電流値が流れる時間が最も長い状態を想定してマスク時間を設定すると、ＰＷＭオン時間をマスク時間以下にすることが出来ず、小さい電流値をＰＷＭ制御出来なくなる」という問題を解決することが出来、ＰＷＭ駆動によって制御する出力電流の範囲を広くとることが出来るようになる。
【００３１】
【発明の効果】
本発明によれば、ＰＷＭ駆動時に複数の出力回路に流れるスパイク電流が時間的に重ならないため、基板配線等の電流密度をこれまでの数分の１とすることが出来、また、スパイク電流により発生するノイズを数分の１に減少できる効果がある。
【００３２】
また、本発明によれば、複数の出力回路のオン時点をずらせるための比較器の出力信号により電圧検出回路の動作を阻止するようにしたので、電圧検出回路の誤動作を確実に防止できる効果がある。
【００３３】
さらに、本発明によれば、電流検出回路がスパイク電流によって誤動作しないように、あらかじめ設定するマスク時間を出力電流に応じて変化するようにしたため、広い範囲で出力電流を制御出来る効果がある。
【図面の簡単な説明】
【図１】 この発明の実施の形態１によるＰＷＭ駆動制御回路のブロック図である。
【図２】 この発明の実施の形態１によるＰＷＭ駆動制御回路のタイミングチャートを示す図である。
【図３】 この発明の実施の形態１によるＰＷＭ駆動制御回路に用いる発振回路の詳細図である。
【図４】 この発明の実施の形態１によるＰＷＭ駆動制御回路に用いる発振回路のタイミングチャートを示す図である。
【図５】 この発明の実施の形態１によるＰＷＭ駆動制御回路に用いる比較器の基準電圧の詳細図である。
【図６】 この発明の実施の形態２によるＰＷＭ駆動制御回路のブロック図である。
【図７】 この発明の実施の形態２によるＰＷＭ駆動制御回路のタイミングチャートを示す図である。
【図８】 この発明の実施の形態２によるＰＷＭ駆動制御回路に用いる比較器の基準電圧の詳細図である。
【図９】 従来技術によるＰＷＭ駆動制御回路のブロック図である。
【図１０】 従来技術によるＰＷＭ駆動制御回路のタイミングチャートを示す図である。
【符号の説明】
１０１，２０１ 出力回路、１０２，２０２，１０３，３０３ 比較回路、ＣＰ１１，ＣＰ１２，ＣＰ２１，ＣＰ２２，ＣＰ３１，ＣＰ３２ 比較器、Ａ１，Ａ２，Ａ３ ＡＮＤ回路、ＦＦ１１，ＦＦ２１，ＦＦ３１ フリップフロップ、ＲＳ１，ＲＳ２，ＲＳ３ 電流検出抵抗、４０１ 発振回路。

Claims (3)

1. 発振回路と、
   前記発振回路の出力を受け、その出力の電圧値が第１の基準電圧値より低いとき、第１の制御信号を生成する第１の比較回路と、
   前記第１の制御信号を受け、第２の制御信号を生成し、その第２の制御信号を保持する第１の信号保持回路と、
   第１のモータに接続され、前記第２の制御信号に基づき、前記第１のモータに流れる電流を増加させる第１の出力回路と、
   前記第１のモータに流れる電流を検出し、その電流値が所定の値より大きいとき第３の制御信号を生成し、前記第１の信号保持回路に出力する第１の電流検出回路と、
   前記発振回路の出力を受け、その出力の電圧値が前記第１の基準電圧より高い第２の基準電圧値より高いとき、第４の制御信号を生成する第２の比較回路と、
   前記第４の制御信号を受け、第５の制御信号を生成し、その第５の制御信号を保持する第２の信号保持回路と、
   第２のモータに接続され、前記第５の制御信号に基づき、前記第２のモータに流れる電流を増加させる第２の出力回路と、
   前記第２のモータに流れる電流を検出し、その電流値が所定の値より大きいとき第６の制御信号を生成し、前記第２の信号保持回路に出力する第２の電流検出回路と、
   を備え、
   前記第１の制御信号が生成されているとき前記第１の電流検出回路から前記第１の信号保持回路への出力をマスクするとともに、前記第４の制御信号が生成されているとき前記第２の電流検出回路から前記第２の信号保持回路への出力をマスクすることを特徴とするモータ駆動制御回路。
2. 前記第１のモータは、２相ステッピングモータであり、前記第２のモータは、３相ブラシレスモータであることを特徴とする請求項１記載のモータ駆動制御回路。
3. 前記発振回路の出力の波形は、三角波であることを特徴とする請求項１または２記載のモータ駆動制御回路。

Images