JPH0473886B2 - - Google Patents
Info
- Publication number
- JPH0473886B2 JPH0473886B2 JP63013771A JP1377188A JPH0473886B2 JP H0473886 B2 JPH0473886 B2 JP H0473886B2 JP 63013771 A JP63013771 A JP 63013771A JP 1377188 A JP1377188 A JP 1377188A JP H0473886 B2 JPH0473886 B2 JP H0473886B2
- Authority
- JP
- Japan
- Prior art keywords
- transistor
- value
- circuit
- current source
- voltage
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000003990 capacitor Substances 0.000 description 9
- 238000010586 diagram Methods 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 5
- 230000000694 effects Effects 0.000 description 1
- 238000005259 measurement Methods 0.000 description 1
- 230000000630 rising effect Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Description
【発明の詳細な説明】
［発明の目的］
（産業上の利用分野）
この発明は半導体集積回路に内蔵される時定数
回路に係り、特に時定数を高精度に設定すること
ができる時定数回路に関する。
回路に係り、特に時定数を高精度に設定すること
ができる時定数回路に関する。
（従来の技術）
単安定回路のように、トリガ信号が与えられて
からある一定期間を計時する時定数回路は集積回
路で多用されている。
からある一定期間を計時する時定数回路は集積回
路で多用されている。
従来、このような時定数回路は例えば第３図に
示すように構成されている。一対のnpnトランジ
スタ８１，８２はエミツタが共通接続されて差動
対を構成しており、この共通エミツタには動作用
の電流源８３が接続されている。上記、一方のト
ランジスタ８１のベースには電流源８４の電圧
V0が基準電圧として供給されており、他方のト
ランジスタ８２のベースには抵抗８５を介して流
れる電流で充電される容量８６の端子電圧V1が
供給される。また、上記トランジスタ８２のベー
スにはトリガ信号TRGで導通制御されるnpnト
ランジスタ８７のコレクタが接続されている。
示すように構成されている。一対のnpnトランジ
スタ８１，８２はエミツタが共通接続されて差動
対を構成しており、この共通エミツタには動作用
の電流源８３が接続されている。上記、一方のト
ランジスタ８１のベースには電流源８４の電圧
V0が基準電圧として供給されており、他方のト
ランジスタ８２のベースには抵抗８５を介して流
れる電流で充電される容量８６の端子電圧V1が
供給される。また、上記トランジスタ８２のベー
スにはトリガ信号TRGで導通制御されるnpnト
ランジスタ８７のコレクタが接続されている。
このような構成の時定数回路において、いま第
４図の波形図に示すようにトリガ信号TRGが高
レベルに立上がると、トランジスタ８７が導通し
て容量８６の端子電圧V1が低レベルに放電され
る。これにより差動対を構成する一方のトランジ
スタ８２が非導通となり、基準電圧V0が供給さ
れている側のトランジスタ８１が導通する。この
ため、第４図に示すように、トリガ信号TRGが
高レベルに立上がる時刻に電流源８３の電流がト
ランジスタ８１のコレクタ電流Ioutとして流れ始
める。トリガ信号TRGが高レベルから低レベル
に低下した後はトランジスタ８７が非導通とな
り、容量８６が抵抗８５を介して流れる電流によ
り充電され始めるために端子電圧V1は低レベル
から順次高レベルに向かつて上昇していく。そし
てその上昇の途中で電圧V1がV0に達すると、今
度は差動対を構成する他方のトランジスタ８１が
非導通となり、いままで流れていたコレクタ電流
Ioutが流れなくなる。
４図の波形図に示すようにトリガ信号TRGが高
レベルに立上がると、トランジスタ８７が導通し
て容量８６の端子電圧V1が低レベルに放電され
る。これにより差動対を構成する一方のトランジ
スタ８２が非導通となり、基準電圧V0が供給さ
れている側のトランジスタ８１が導通する。この
ため、第４図に示すように、トリガ信号TRGが
高レベルに立上がる時刻に電流源８３の電流がト
ランジスタ８１のコレクタ電流Ioutとして流れ始
める。トリガ信号TRGが高レベルから低レベル
に低下した後はトランジスタ８７が非導通とな
り、容量８６が抵抗８５を介して流れる電流によ
り充電され始めるために端子電圧V1は低レベル
から順次高レベルに向かつて上昇していく。そし
てその上昇の途中で電圧V1がV0に達すると、今
度は差動対を構成する他方のトランジスタ８１が
非導通となり、いままで流れていたコレクタ電流
Ioutが流れなくなる。
ここで、トランジスタ８１にコレクタ電流Iout
が流れている期間Ｔは、トリガ信号TRGが高レ
ベルになつている期間Ｔ１と、端子電圧V1が低
レベルから上昇し、V0に達するまでの期間Ｔ２
との和になる。また、期間Ｔ２は抵抗８５の値を
R0、容量８６の値をC0とすると、次の式で与え
られる。
が流れている期間Ｔは、トリガ信号TRGが高レ
ベルになつている期間Ｔ１と、端子電圧V1が低
レベルから上昇し、V0に達するまでの期間Ｔ２
との和になる。また、期間Ｔ２は抵抗８５の値を
R0、容量８６の値をC0とすると、次の式で与え
られる。
Ｔ２＝−C0・R0・ln（１−V0／Vcc） …(1)
従つて、トリガ信号TRGの高レベル期間Ｔ１
が一定であるとすると、所定の期間を計時するた
めには期間Ｔ２を可変すればよく、これはR0と
C0の調整により実現される。
が一定であるとすると、所定の期間を計時するた
めには期間Ｔ２を可変すればよく、これはR0と
C0の調整により実現される。
ところが、上記時定数回路を集積回路化する場
合、上記期間Ｔ２を可変とするために上記抵抗８
５と容量８６とは外付けにする必要がある。この
ため、従来回路では全回路を集積回路することが
できず、素子数の増加により製造価格が高価とな
る欠点がある。
合、上記期間Ｔ２を可変とするために上記抵抗８
５と容量８６とは外付けにする必要がある。この
ため、従来回路では全回路を集積回路することが
できず、素子数の増加により製造価格が高価とな
る欠点がある。
（発明が解決しようとする課題）
このように従来の時定数回路は全回路を集積化
することができないために製造価格が高価となる
問題がある。
することができないために製造価格が高価となる
問題がある。
この発明は上記のような事情を考慮してなされ
たものであり、その目的は、製造価格が安価であ
りかつ高精度に時定数を設定することができる時
定数回路を提供することにある。
たものであり、その目的は、製造価格が安価であ
りかつ高精度に時定数を設定することができる時
定数回路を提供することにある。
［発明の構成］
（課題を解決するための手段）
この発明の時定数回路は、値Ｒの第１の抵抗素
子、値Ｃの第１の容量素子、電流値がI0に比例し
た値の第１の電流源及び電流値が調整可能な値Ix
の第２の電流源を備え、トランジスタの温度電圧
をVT（ただし、VT＝kT／ｑであり、ｋはボルツマン 定数、Ｔは絶対温度、ｑは電子の電荷）としたと
きに時定数が ｛（ｍ・Ｒ・I0＋ｎ・VT）・Ｃ｝／Ix（ただし、ｍ，
ｎはそれぞれ正の整数）で表わされるアクテイブ
型フイルタ回路と、上記第２の電流源の電流値Ix
に比例した値の第３の電流源と、上記第３の電流
源の電流で充電され上記第１の容量素子と値が等
価な第２の容量素子と、上記第１の抵抗素子と値
が等価な第２の抵抗素子及び電流値がI0の第３の
電流源を備え、 ｐ・（VT・lnq＋Ｒ・I0）（ただし、ｐ，ｑはそれ
ぞれ正の整数）なる基準電圧を発生する基準電圧
発生回路と、上記基準電圧と上記第２の容量素子
における充電電圧とを比較する電圧比較回路とを
具備したことを特徴とする。
子、値Ｃの第１の容量素子、電流値がI0に比例し
た値の第１の電流源及び電流値が調整可能な値Ix
の第２の電流源を備え、トランジスタの温度電圧
をVT（ただし、VT＝kT／ｑであり、ｋはボルツマン 定数、Ｔは絶対温度、ｑは電子の電荷）としたと
きに時定数が ｛（ｍ・Ｒ・I0＋ｎ・VT）・Ｃ｝／Ix（ただし、ｍ，
ｎはそれぞれ正の整数）で表わされるアクテイブ
型フイルタ回路と、上記第２の電流源の電流値Ix
に比例した値の第３の電流源と、上記第３の電流
源の電流で充電され上記第１の容量素子と値が等
価な第２の容量素子と、上記第１の抵抗素子と値
が等価な第２の抵抗素子及び電流値がI0の第３の
電流源を備え、 ｐ・（VT・lnq＋Ｒ・I0）（ただし、ｐ，ｑはそれ
ぞれ正の整数）なる基準電圧を発生する基準電圧
発生回路と、上記基準電圧と上記第２の容量素子
における充電電圧とを比較する電圧比較回路とを
具備したことを特徴とする。
（作用）
この発明の時定数回路では、アクテイブ型フイ
ルタ回路が内蔵された集積回路において、このフ
イルタ回路の時定数を調整する電流源を用いて時
定数回路の時定数を調整することにより、時定数
の高精度化と全回路の集積回路化とを実現してい
る。
ルタ回路が内蔵された集積回路において、このフ
イルタ回路の時定数を調整する電流源を用いて時
定数回路の時定数を調整することにより、時定数
の高精度化と全回路の集積回路化とを実現してい
る。
第２図は集積回路に内蔵されたアクテイブ型の
ローパスフイルタ回路の回路図である。ベースに
入力信号Vinが供給されるnpnトランジスタ１１
のコレクタは電源電圧Vccに接続されており、そ
のエミツタにはR1の値の抵抗１２の一端が接続
されている。上記抵抗１２の他端にはnpnトラン
ジスタ１３のコレクタ及びベースとnpnトランジ
スタ１４のベースがそれぞれ接続されている。上
記トランジスタ１４のコレクタは電源電圧Vccに
接続されている。上記トランジスタ１３のエミツ
タとアース電圧Vssとの間には電流値が２・I0に
固定された電流源１５が接続されている。
ローパスフイルタ回路の回路図である。ベースに
入力信号Vinが供給されるnpnトランジスタ１１
のコレクタは電源電圧Vccに接続されており、そ
のエミツタにはR1の値の抵抗１２の一端が接続
されている。上記抵抗１２の他端にはnpnトラン
ジスタ１３のコレクタ及びベースとnpnトランジ
スタ１４のベースがそれぞれ接続されている。上
記トランジスタ１４のコレクタは電源電圧Vccに
接続されている。上記トランジスタ１３のエミツ
タとアース電圧Vssとの間には電流値が２・I0に
固定された電流源１５が接続されている。
上記トランジスタ１４のエミツタにはnpnトラ
ンジスタ１６のエミツタが共通接続されており、
この共通エミツタとアース電圧Vssとの間には電
流値が調整可能でありその値が２・Ixの電流源１
７が接続されている。また、上記トランジスタ１
６のコレクタと電源電圧Vccとの間には電流値が
調整可能でありその値がIxの電流源１８が接続さ
れている。上記トランジスタ１６のベースには
npnトランジスタ１９のベース及びコレクタが接
続されており、このトランジスタ１９のエミツタ
は上記トランジスタ１３のエミツタと共通接続さ
れている。さらに上記トランジスタ１６のベース
にはR1の値の抵抗２０の一端が接続されている。
この抵抗２０の他端にはnpnトランジスタ２１の
エミツタが接続されており、このトランジスタ２
１のベースは上記トランジスタ１６のコレクタ
に、コレクタは電源電圧Vccにそれぞれ接続され
ている。さらに上記トランジスタ１４，１６のコ
レクタ相互間には値C1の容量２２が接続されて
いる。そして、上記トランジスタ１６のコレクタ
から出力信号Voutが得られるようになつている。
ンジスタ１６のエミツタが共通接続されており、
この共通エミツタとアース電圧Vssとの間には電
流値が調整可能でありその値が２・Ixの電流源１
７が接続されている。また、上記トランジスタ１
６のコレクタと電源電圧Vccとの間には電流値が
調整可能でありその値がIxの電流源１８が接続さ
れている。上記トランジスタ１６のベースには
npnトランジスタ１９のベース及びコレクタが接
続されており、このトランジスタ１９のエミツタ
は上記トランジスタ１３のエミツタと共通接続さ
れている。さらに上記トランジスタ１６のベース
にはR1の値の抵抗２０の一端が接続されている。
この抵抗２０の他端にはnpnトランジスタ２１の
エミツタが接続されており、このトランジスタ２
１のベースは上記トランジスタ１６のコレクタ
に、コレクタは電源電圧Vccにそれぞれ接続され
ている。さらに上記トランジスタ１４，１６のコ
レクタ相互間には値C1の容量２２が接続されて
いる。そして、上記トランジスタ１６のコレクタ
から出力信号Voutが得られるようになつている。
このような構成のフイルタ回路は周知のもので
あり、いま、入力信号Vinが供給されるノードを
Ａ、出力信号Voutが得られるノードをＢ、トラ
ンジスタ１４のベースノードをＣ、トランジスタ
１６のベースノードをＤとすると、ノードＣにお
ける伝達関数Ｈ（ω）及びノードＤにおける伝達
関数Ｄ（ω）はそれぞれ次の式で与えられる。
あり、いま、入力信号Vinが供給されるノードを
Ａ、出力信号Voutが得られるノードをＢ、トラ
ンジスタ１４のベースノードをＣ、トランジスタ
１６のベースノードをＤとすると、ノードＣにお
ける伝達関数Ｈ（ω）及びノードＤにおける伝達
関数Ｄ（ω）はそれぞれ次の式で与えられる。
Ｈ（ω）＝R1＋３・VT／I0／2R1＋４・VT／I0Ａ（ω）
＋R1＋VT／I0／2R1＋４・VT／I0Ｂ（ω）…(2) Ｄ（ω）＝R1＋VT／I0／2R1＋４・VT／I0Ａ（ω）＋R1
＋３・VT／I0／2R1＋４・VT／I0Ｂ（ω）…(3) ここで、出力ノードＢにおける伝達関数Ｂ（ω）
は次の式で与えられる。
＋R1＋VT／I0／2R1＋４・VT／I0Ｂ（ω）…(2) Ｄ（ω）＝R1＋VT／I0／2R1＋４・VT／I0Ａ（ω）＋R1
＋３・VT／I0／2R1＋４・VT／I0Ｂ（ω）…(3) ここで、出力ノードＢにおける伝達関数Ｂ（ω）
は次の式で与えられる。
Ｂ（ω）＝｛Ｈ（ω）−Ｄ（ω）｝・１／jw・C1／２・
VV／IX…(4) 従つて、入出力関数の比である α＝｛Ｂ（ω）／Ａ（ω）｝は次の式で与えられる。
VV／IX…(4) 従つて、入出力関数の比である α＝｛Ｂ（ω）／Ａ（ω）｝は次の式で与えられる。
α＝１／１＋jω（２・R1・I0＋８・VT）・C1／IX…(
5) ここで、上記５式の右辺のjωの係数 （２・R1・I0＋８・VT）・C1／Ixは、このフイルタ回 路の遮断周波数を決定する時定数であり、この係
数が一定となるように電流源１８の値Ixが調整さ
れる。
5) ここで、上記５式の右辺のjωの係数 （２・R1・I0＋８・VT）・C1／Ixは、このフイルタ回 路の遮断周波数を決定する時定数であり、この係
数が一定となるように電流源１８の値Ixが調整さ
れる。
この発明の時定数回路では、上記フイルタ回路
における電流源１８の値Ixを利用して時定数の高
精度化を図るようにしている。
における電流源１８の値Ixを利用して時定数の高
精度化を図るようにしている。
（実施例）
以下、図面を参照してこの発明の実施例を説明
する。
する。
第１図はこの発明に係る時定数回路の一実施例
による構成を示す回路図である。
による構成を示す回路図である。
第１図において、３０は前記第２図のように構
成されたアクテイブ型ローパスフイルタ回路であ
り、その値Ixが遮断周波数を決定する時定数の調
整の際に設定される電流源１８を備えている。
成されたアクテイブ型ローパスフイルタ回路であ
り、その値Ixが遮断周波数を決定する時定数の調
整の際に設定される電流源１８を備えている。
４０は電圧比較回路である。この電圧比較回路
４０はエミツタが共通接続された２個のnpnトラ
ンジスタ４１，４２と、この両トランジスタ４
１，４２の共通エミツタとアース電圧Vssとの間
に接続されたI1の値の電流源４３と、ベースにト
リガ信号TRGが供給され、コレクタが上記トラ
ンジスタ４２のベースに、エミツタがアース電圧
Vssにそれぞれ接続されたnpnトランジスタ４４
とから構成されており、トランジスタ４４が非導
通状態のときにトランジスタ４１，４２のベース
電圧の大小比較を行ない、その比較結果に応じた
電流Ioutを一方のトランジスタ４１のコレクタか
ら出力する。
４０はエミツタが共通接続された２個のnpnトラ
ンジスタ４１，４２と、この両トランジスタ４
１，４２の共通エミツタとアース電圧Vssとの間
に接続されたI1の値の電流源４３と、ベースにト
リガ信号TRGが供給され、コレクタが上記トラ
ンジスタ４２のベースに、エミツタがアース電圧
Vssにそれぞれ接続されたnpnトランジスタ４４
とから構成されており、トランジスタ４４が非導
通状態のときにトランジスタ４１，４２のベース
電圧の大小比較を行ない、その比較結果に応じた
電流Ioutを一方のトランジスタ４１のコレクタか
ら出力する。
また、電源電圧Vccには電流源５１の一端が接
続されている。この電流源５１は前記アクテイブ
型ローパスフイルタ回路３０内の電流源１８の電
流値Ixに比例した値ｍ・Ixを出力する。そして、
この電流源５１の他端とアース電圧Vssとの間に
はC1の値の容量５２が接続されており、この容
量５２の端子電圧は上記電圧比較回路４０内のト
ランジスタ４１のベースに供給される。
続されている。この電流源５１は前記アクテイブ
型ローパスフイルタ回路３０内の電流源１８の電
流値Ixに比例した値ｍ・Ixを出力する。そして、
この電流源５１の他端とアース電圧Vssとの間に
はC1の値の容量５２が接続されており、この容
量５２の端子電圧は上記電圧比較回路４０内のト
ランジスタ４１のベースに供給される。
６０は上記電圧比較回路４０に供給するための
基準電圧を発生する基準電圧発生回路である。こ
の基準電圧発生回路６０は次のように構成されて
いる。npnトランジスタ６１のベースには電流源
６２が接続されている。また、上記トランジスタ
６１のコレクタは電源電圧Vccに接続され、エミ
ツタとアース電圧Vssとの間にはI0の値の電流源
６３が接続されている。上記トランジスタ６１の
エミツタにはnpnトランジスタ６４のベースが接
続されている。このトランジスタ６４のコレクタ
は電源電圧Vccに接続され、エミツタとアース電
圧Vssとの間にはI0の値の電流源６５が接続され
ている。
基準電圧を発生する基準電圧発生回路である。こ
の基準電圧発生回路６０は次のように構成されて
いる。npnトランジスタ６１のベースには電流源
６２が接続されている。また、上記トランジスタ
６１のコレクタは電源電圧Vccに接続され、エミ
ツタとアース電圧Vssとの間にはI0の値の電流源
６３が接続されている。上記トランジスタ６１の
エミツタにはnpnトランジスタ６４のベースが接
続されている。このトランジスタ６４のコレクタ
は電源電圧Vccに接続され、エミツタとアース電
圧Vssとの間にはI0の値の電流源６５が接続され
ている。
また、上記トランジスタ６４のエミツタはR1
の値の抵抗６６を介してnpnトランジスタ６７の
エミツタに接続されている。このトランジスタ６
７のエミツタとアース電圧Vssとの間にはI0の値
の電流源６８が、ベースとアース電圧Vssとの間
にもI0の値の電流源６９がそれぞれ接続されてい
る。また、上記トランジスタ６７のコレクタには
pnpトランジスタ７０のコレクタ及びベースが、
ベースにはnpnトランジスタ７１のエミツタがそ
れぞれ接続されている。このトランジスタ７１は
そのエミツタ面積が上記トランジスタ６１のｌ倍
にされており、そのベースは上記電圧源６２に、
コレクタは電源電圧Vccにそれぞれ接続されてい
る。上記トランジスタ７０のエミツタは電源電圧
Vccに接続され、かつそのベースにはpnpトラン
ジスタ７２のベースが接続されている。このトラ
ンジスタ７２と上記トランジスタ７０とはいわゆ
るカレントミラー回路を構成しており、その電流
出力側であるトランジスタ７２のコレクタとアー
ス電圧Vssとの間にはｎ・R1の値の抵抗７３の一
端が接続されている。そして、この抵抗７３の端
子電圧が基準電圧として上記電圧比較回路４０内
のトランジスタ４１のベースに供給される。
の値の抵抗６６を介してnpnトランジスタ６７の
エミツタに接続されている。このトランジスタ６
７のエミツタとアース電圧Vssとの間にはI0の値
の電流源６８が、ベースとアース電圧Vssとの間
にもI0の値の電流源６９がそれぞれ接続されてい
る。また、上記トランジスタ６７のコレクタには
pnpトランジスタ７０のコレクタ及びベースが、
ベースにはnpnトランジスタ７１のエミツタがそ
れぞれ接続されている。このトランジスタ７１は
そのエミツタ面積が上記トランジスタ６１のｌ倍
にされており、そのベースは上記電圧源６２に、
コレクタは電源電圧Vccにそれぞれ接続されてい
る。上記トランジスタ７０のエミツタは電源電圧
Vccに接続され、かつそのベースにはpnpトラン
ジスタ７２のベースが接続されている。このトラ
ンジスタ７２と上記トランジスタ７０とはいわゆ
るカレントミラー回路を構成しており、その電流
出力側であるトランジスタ７２のコレクタとアー
ス電圧Vssとの間にはｎ・R1の値の抵抗７３の一
端が接続されている。そして、この抵抗７３の端
子電圧が基準電圧として上記電圧比較回路４０内
のトランジスタ４１のベースに供給される。
この実施例回路における時定数の計時の開始は
従来回路の場合と同様に、トリガ信号TRGを供
給することにより行われる。すなわち、トリガ信
号TRGが供給され、これが高レベルから低レベ
ルに低下し、容量５２が電流源５１の電流ｍ・Ix
により充電開始された後に、電圧比較回路４０で
基準電圧発生回路６０からの基準電圧と容量５２
の端子電圧とが比較される。
従来回路の場合と同様に、トリガ信号TRGを供
給することにより行われる。すなわち、トリガ信
号TRGが供給され、これが高レベルから低レベ
ルに低下し、容量５２が電流源５１の電流ｍ・Ix
により充電開始された後に、電圧比較回路４０で
基準電圧発生回路６０からの基準電圧と容量５２
の端子電圧とが比較される。
いま、基準電圧発生回路６０内のトランジスタ
６７のコレクタには次の式で与えられるコレクタ
電流Ic６７が流れる。
６７のコレクタには次の式で与えられるコレクタ
電流Ic６７が流れる。
Ic67＝VT・lnI0／IS−VT・lnI0／ｌ・IS／R1＋I0＝VT・
lnl／R1＋I0…(6) ただし、R1は抵抗６６の値、ｌはトランジス
タ６１に対するトランジスタ７１のエミツタ面積
比、VTはトランジスタの温度電圧であり、I0は電
流源６３，６５，６８，６９の値である。
lnl／R1＋I0…(6) ただし、R1は抵抗６６の値、ｌはトランジス
タ６１に対するトランジスタ７１のエミツタ面積
比、VTはトランジスタの温度電圧であり、I0は電
流源６３，６５，６８，６９の値である。
さらに基準電圧発生回路６０内の抵抗７３の端
子電圧、すなわち電圧比較回路４０内のトランジ
スタ４１のベース電圧VB４１は次の式で与えら
れる。
子電圧、すなわち電圧比較回路４０内のトランジ
スタ４１のベース電圧VB４１は次の式で与えら
れる。
VB４１＝ｎ・（VT・lnl＋R1・I0） …(7)
一方、電圧比較回路４０内のトランジスタ４２
のベース電圧VB４２は、トリガ信号TRGが高レ
ベルから低レベルに低下し、トランジスタ４４が
導通状態から非導通状態に変化した後に順次上昇
する。このため、このベース電圧VB４２は時間
の関数となり、次の式で与えられる。
のベース電圧VB４２は、トリガ信号TRGが高レ
ベルから低レベルに低下し、トランジスタ４４が
導通状態から非導通状態に変化した後に順次上昇
する。このため、このベース電圧VB４２は時間
の関数となり、次の式で与えられる。
VB４２（ｔ）＝ｍ・Ix／C1・ｔ …(8)
ただし、ｍ・Ixは電流源５１の値であり、C1
は容量５２の値である。
は容量５２の値である。
そして、トランジスタ４４を導通状態にし、こ
の後、非導通状態に設定してからトランジスタ４
２のベース電圧VB４２がトランジスタ４１のベ
ース電圧VB４１に達する時間Ｔは次の式で与え
られる。
の後、非導通状態に設定してからトランジスタ４
２のベース電圧VB４２がトランジスタ４１のベ
ース電圧VB４１に達する時間Ｔは次の式で与え
られる。
Ｔ＝ｎ（VT・lnl＋R1・I0）C1／ｍ・Ix …(9)
上記９式によれば、ｌ，ｍ，ｎを所望の値に設
定することにより、Ｔを任意の値に設定すること
ができる。しかも、R1とC1の値を固定にするこ
とができるために回路全てを集積回路化すること
ができ、外付け部品を必要としないので、製造価
格を安価にすることができる。しかも、時定数は
集積回路内部の回路要素のみにより決定されるの
で、ばらつきが少ない高精度の計時を行なうこと
ができる。
定することにより、Ｔを任意の値に設定すること
ができる。しかも、R1とC1の値を固定にするこ
とができるために回路全てを集積回路化すること
ができ、外付け部品を必要としないので、製造価
格を安価にすることができる。しかも、時定数は
集積回路内部の回路要素のみにより決定されるの
で、ばらつきが少ない高精度の計時を行なうこと
ができる。
［発明の効果］
以上説明したようにこの発明によれば、製造価
格が安価でありかつ高精度に時定数を設定するこ
とができる時定数回路を提供することができる。
格が安価でありかつ高精度に時定数を設定するこ
とができる時定数回路を提供することができる。
第１図はこの発明に係る時定数回路の一実施例
の構成を示す回路図、第２図はこの発明の時定数
回路で使用されるフイルタ回路の回路図、第３図
は従来回路の回路図、第４図は上記従来回路の各
部分の信号波形を示す波形図である。 １８，４３，５１，６３，６５，６８，６９…
…電流源、３０……アクテイブ型ローパスフイル
タ回路、４０……電圧比較回路、４１，４２，４
４，６１，６４，６７，７１……npnトランジス
タ、５２……容量、６０……基準電圧発生回路、
６２……電圧源、６６，７３……抵抗、７０，７
２……pnpトランジスタ。
の構成を示す回路図、第２図はこの発明の時定数
回路で使用されるフイルタ回路の回路図、第３図
は従来回路の回路図、第４図は上記従来回路の各
部分の信号波形を示す波形図である。 １８，４３，５１，６３，６５，６８，６９…
…電流源、３０……アクテイブ型ローパスフイル
タ回路、４０……電圧比較回路、４１，４２，４
４，６１，６４，６７，７１……npnトランジス
タ、５２……容量、６０……基準電圧発生回路、
６２……電圧源、６６，７３……抵抗、７０，７
２……pnpトランジスタ。
Claims (1)
- 【特許請求の範囲】 １ 値Ｒの第１の抵抗素子、値Ｃの第１の容量素
子、電流値がI0に比例した値の第１の電流源及び
電流値が調整可能な値Ixの第２の電流源を備え、
トランジスタの温度電圧をVTとしたときに時定
数が｛（ｍ・Ｒ・I0＋ｎ・VT）・Ｃ｝／Ix（ただし、
ｍ，ｎはそれぞれ正の整数）で表わされるアクテ
イブ型フイルタ回路と、 上記第２の電流源の電流値Ixに比例した値の第
３の電流源と、 上記第３の電流源の電流で充電され上記第１の
容量素子と値が等価な第２の容量素子と、 上記第１の抵抗素子と値が等価な第２の抵抗素
子及び電流値がI0の第３の電流源を備え、ｐ・
（VT・lnq＋Ｒ・I0）（ただし、ｐ，ｑはそれぞれ
正の整数）なる基準電圧を発生する基準電圧発生
回路と、 上記基準電圧と上記第２の容量素子における充
電電圧とを比較する電圧比較回路と を具備したことを特徴とする時定数回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63013771A JPH01190018A (ja) | 1988-01-25 | 1988-01-25 | 時定数回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63013771A JPH01190018A (ja) | 1988-01-25 | 1988-01-25 | 時定数回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01190018A JPH01190018A (ja) | 1989-07-31 |
| JPH0473886B2 true JPH0473886B2 (ja) | 1992-11-24 |
Family
ID=11842510
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63013771A Granted JPH01190018A (ja) | 1988-01-25 | 1988-01-25 | 時定数回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01190018A (ja) |
-
1988
- 1988-01-25 JP JP63013771A patent/JPH01190018A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01190018A (ja) | 1989-07-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4611136A (en) | Signal delay generating circuit | |
| JP3165053B2 (ja) | 積分回路 | |
| US5619115A (en) | Charging and discharging integration circuit for alternately charging and discharging a capacitor | |
| JPH0130086B2 (ja) | ||
| JPH0473886B2 (ja) | ||
| JPS58501400A (ja) | 精密差動型弛張発振器回路 | |
| US6002296A (en) | Filter circuit with an intermittent constant current with constant period | |
| JP2874453B2 (ja) | ワンショットマルチバイブレータ | |
| JPS59163903A (ja) | 線形増幅装置 | |
| JP2974304B1 (ja) | タイマ回路 | |
| JP3272205B2 (ja) | 発振回路 | |
| JPS628969B2 (ja) | ||
| JPS6244370Y2 (ja) | ||
| JPH03239010A (ja) | 遅延回路 | |
| JPS6119223A (ja) | 集積時間決定回路装置 | |
| JPH0145250B2 (ja) | ||
| KR910004855Y1 (ko) | 지연 회로 | |
| JPH044285Y2 (ja) | ||
| JPS5826362Y2 (ja) | 測温回路 | |
| JPH01151818A (ja) | 同期信号発生回路 | |
| JPH084216B2 (ja) | 発振装置 | |
| JPH0722950A (ja) | Ａｄ変換回路 | |
| JPH0787347B2 (ja) | モノステ−ブルマルチバイブレ−タ | |
| JPH0551208B2 (ja) | ||
| JPH02213219A (ja) | 電源投入時のリセットパルス生成回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071124 Year of fee payment: 15 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 16 |
|
| EXPY | Cancellation because of completion of term | ||
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081124 Year of fee payment: 16 |