JPH01151818A - 同期信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明は入力信号に同期して適宜の時間幅の矩形信号を
発生する同期信号発生回路の関する。

（従来技術） 従来、同期信号発生回路は第４図に示すものがある。こ
れは、ワンショット・マルチバイブレータであり、所定
の時定数設定端子と電源Ｖｃｃとの間に容量素子Ｃと抵
抗Ｒを接続し、入力端子にりロック信号ＣＫを供給する
と、該時定数τに等しいパルス幅の矩形信号Ｑを出力す
る。第５図はこの動作を示すタイミング・チャートであ
り、クロック信号ＣＫの立ち上がりに同期して出力信号
Ｑが“Ｌ”レベルから“Ｈ”レベルへ反転し、時定数τ
の間“Ｈ”レベルに保持され、その後、再び“Ｌ”レベ
ルへ反転スる。

この回路は、容量素子Ｃ及び又は抵抗Ｒの値を変更して
時定数τを変えるだけで簡単に所望のパルス幅を得るこ
とができる。

（発明が解決しようとする問題点） しかしながら、このような従来の同期信号発生回路にあ
っては次のような問題があった。即ち、単体のワンショ
ット・マルチバイブレータを用いる場合、このワンショ
ット・マルチバイブレーク本体は半導体集積回路で形成
されているのでこれ自身は小型であるが、抵抗Ｒ及び容
量素子Ｃの外付部品を必要とするので全体の回路は大型
となること、これらの外付部品の絶対精度は±２０％な
いし±３０％であり又温度による変動が大きいために成
る条件で設定しても時間的に特性の変動が発生してパル
ス幅の設定精度が悪いこと、又、容量素子と抵抗を半導
体集積回路内部に一体に形成するようにしても製造精度
が±２０％ないし±３０％の誤差を有し、しかも−旦製
造したら外部からの調整が極めて困難であることから、
高精度のパルス信号を得ようとする場合に適していなか
った。

（問題点を解決するための手段） 本発明はこのような問題点に鑑みて成されたものであり
、人力されたクロック信号に同期して適宜のパルス幅の
矩形信号を高精度で発生させる同期信号発生回路を提供
することを目的とする。

この目的を達成するために本発明は、定電流源よりの電
流を充電してそれにより生じる充電電圧を発生する充電
手段と、該充電手段の充電電荷を所定のクロック信号に
同期して放電させる放電手段と、該放電手段が上記充電
手段の放電を行わせている期間を除く所定の時点で上記
充電電圧をサンプリングするサンプリング手段と、該サ
ンプリング手段の出力電圧と上記充電電圧とのレベルを
比較して上記充電電圧が上記サンプリング手段の出力電
圧を超えると同期出力信号のレベルを反転する比較器と
を具備し、これにより、外付は部品の低減化と半導体集
積回路化を容易にして高精度の回路を製造することが出
来るようにしたことを特徴とする。尚、前記比較器を複
数個有し、前記サンプリング手段の出力を複数の抵抗で
分圧して、それぞれの分圧された電圧を各比較器で充電
電圧と比較することにより、複数の同期出力信号を発生
させると各種同期信号を必要とする場合等に好適である
。

（実施例） 以下、本発明による同期信号発生回路の一実施例を図面
と共に説明する。第１図はこの実施例の構成を示す回路
図であり、先ず構成を説明すると、電源端子Ｖｃｃとア
ース端子間には、所定電流値の一定電流を出力する定電
流源１と該定電流源１よりの電流を充電する第１の容量
素子２が相互に直列接続され、更に、容量素子２には第
１のＭＯ３型スイッチング素子３が並列接続されている
。定電流源１、容量素子３及びスイッチング素子３の接
続接点が第２のＭＯ３型スイッチング素子４を介して第
２の容量素子５の一端に接続し、該容量素子５の他端は
アース端子に接続している。容量素子５の上記一端は更
に、バッファ・アンプ６の入力端子に接続され、バッフ
ァ・アンプ６の出力端子とアース端子との間には４個の
ラダー抵抗７８．９．１’Ｏが接続されている。

１１．１２．１３は共に比較器であり、全ての非反転入
力端子に、定電流源１と容量素子３及びスイッチング素
子３の接続接点が接続し、比較器１１の反転入力端子に
抵抗７．８の接続接点Ｖ７、比較器１２の反転入力端子
に抵抗８．９の接続接点Ｖ２、比較器１３の反転入力端
子に抵抗９゜１０の接続接点Ｖ、がそれぞれ接続してい
る。

１４はエツジ検出回路であり、入力されたクロック信号
ＣＫの立ち上がりエツジに同期して所定の時間幅の矩形
信号Ｓ、を発生する。信号Ｓ、は第２のスイッチング素
子４のゲート端子へ供給されて“ＯＮ”、“ＯＦＦ”の
制御を行う。

１５もエツジ検出回路であり、人力された信号Ｓ、の立
ち下がりエツジに同期して所定の時間幅の矩形信号Ｓ、
を発生する。信号Ｓａは第１のスイッチング素子３のゲ
ート端子へ供給されて、“ＯＮ”、　“ＯＦＦ″の制御
を行う。

第２図は、エツジ検出回路１４の一例を示し、ＡＮＤ回
路１６の一方の入力端子に直接に入力信号を供給すると
共に、他の入力端子には所定の遅延時間Δτを生じさせ
るインバータ回路を介して入力信号を供給するようにな
っている。このため、入力信号の立ち上がりエツジに同
期して該遅延時間Δτの幅の矩形信号が出力される。エ
ツジ検出回路１５も同様の回路で達成される。尚、その
他の周知の回路を適用することが可能である。

次にかかる回路の作動を第３図のタイミング・チャート
に基づいて説明する。

まず、時刻ｔ１　にふいて、クロック信号ＣＫが“Ｈ″
レベル反転すると、エツジ検出回路１４がその立ち上が
りに同期して“Ｈ”レベルの信号Ｓｂを発生する。この
信号Ｓ、によりスイッチング素子４が導通となり容量素
子２の両端電圧Ｓｃを容量素子５に保持（サンプリング
）させる。

所定時間Δτ後の時点ｔ２において、信号Ｓ。

が″Ｌ″レベルとなり、それに同期してスイッチング素
子４が非導通となる。更に、時点ｔ２においてエツジ検
出回路１５が“Ｈ”レベルの信号Ｓ６を発生する。この
信号Ｓ、によりスイッチング素子３が導通となり、容量
素子２の電荷をアース端子へ放電する。そして所定期間
経過後の時点ｔ３において、信号Ｓ、は“Ｌ′″レベル
となり、それに同期してスイッチング素子４が非導通と
なる。

この時間ｔ、ないしｔ、の動作により、時刻１゜までに
容量素子２が充電したことによる電圧Ｖ。

が容量素子５に保持され、バッファ・アンプ６を介して
ラダー抵抗７〜１０に印加される。

時刻ｔ３からは、再び容量素子２が定電流源１よりの電
流の充電を開始し、したがって、容量素子２０両端電圧
Ｓｃが一定の傾斜で上昇する。

ある時刻ｔ４において、両端電圧Ｓｃが電圧ＶＩを超え
ると、比較器１１がこれを検出し、出力Ｑ１が“Ｈ”レ
ベルに反転する。更に両端電圧Ｓｃが上昇して、電圧Ｖ
２を超えるとく時刻ｔ５）、比較器１２がこれを検出し
、出力Ｑ２が“Ｈ”レベルに反転する。更に両端電圧Ｓ
ｃが上昇して、電圧Ｖ、を超えると（時刻ｔ６）、比較
器１３がこれを検出し、出力Ｑ３が“Ｈ”レベルに反転
する。

そして、時刻１．以後に上記ｔ１と同様のクロック信号
ＣＫが供給されこれが繰り返されると、同図に示すよう
な所定周期で“Ｈ”、“Ｌ”を繰り返す同期信号Ｑ、、
　Ｑ２．　Ｑ３を得ることができる。

このように、この実施例にれば、定電流源１の出力電流
を小さくする等して充電の所要時間を大きくする等の処
置をおこなえば、第１．第２の容量素子２．５は比較的
小さな容量素子を使用することが可能となり、半導体集
積回路で構成することができ装置全体の小型化及び外付
は部品の低減化を図ることが可能となる。また、同期信
号Ｑ１゜Ｑ　２．　Ｑ　３のデユーティ比はラダー抵抗
７〜１０による電圧Ｖ、、Ｖ２．Ｖ、によって決まり、
且つ信号Ｓｃの充電動作は優れた直線性を有するので、
高精度の同期信号（Ｌ、　Ｑ２．　Ｑｓを得ることがで
きる。

また、ラダー抵抗７〜１０の抵抗比を適宜に変更するこ
とで容易に任意のデユーティ比を設定することができる
。更に又、ラダー抵抗と比較器の組み合わせを更に増や
すことで、容易に多種類の同期信号を形成することがで
きる。

尚、上記実施例は、エツジ検出回路１４．１５の信号Ｓ
ｂ、Ｓ−の出力をクロック信号ＣＫが“Ｈ”レベルの時
にのみ発生するようにはしていないが、クロック信号Ｃ
Ｋが“Ｈ”レベルの時にのみ発生するようにしても良く
、その場合は第２図のＡＮＤ回路を３端子入力のものに
して、残る１個の入力端子（同図中点線で示す）にクロ
ック信号ＣＫを印加すればよい。

（発明の効果） 以上説明したように、本発明の同期信号発生回路によれ
ば、従来の外付けの容量素子と抵抗による時定数でパル
ス幅を設定する形式のものではなく、クロック信号に完
全に同期した回路となっているので、正確なタイミング
の同期信号待ることが出来る。また、上記のような外付
は部品を不要とするので装置化した場合に小型にするこ
とができる。

【図面の簡単な説明】

第１図は本発明による同期信号発生回路の一実施例を示
す回路図、第２図は第１図のエツジ検出回路の具体例を
示す回路図、第３図は第１図に示す回路の作動を説明す
るためのタイミング・チャート、第４図は従来の同期信
号発生回路の一例を示す回路図、第５図は第４図に示す
回路の作動を説明するためのタイミング・チャートであ
る。 １：定電流源 ２：第１の容量素子 ３．４ニスイツチング素子 ５：第２の容量素子 ６：バッファ・アンプ ７．８，９．１０：抵抗 １１．１２．１３：比較器 １４．１５：エツジ検出回路 （ほか３名ン 第１図 ｒに 第２図 ＾ｒ 第　　４　　図 第　　５　　図 Ｑ　゛

Claims (4)

【特許請求の範囲】
1. （１）定電流源よりの電流を充電し、それにより生じる
   充電電圧を発生する充電手段と、 該充電手段の充電電荷を所定のクロック信号に同期して
   放電させる放電手段と、 該放電手段が上記充電手段の放電を行わせている期間を
   除く所定の時点で上記充電電圧をサンプリングするサン
   プリング手段と、 該サンプリング手段の出力電圧と上記充電電圧とのレベ
   ルを比較して上記充電電圧が上記サンプリング手段の出
   力電圧を超えると同期出力信号のレベルを反転する比較
   器とを具備したことを特徴とする同期信号発生回路。
2. （２）前記充電手段は、 前記定電流源よりの電流を充電する容量素子を有するこ
   とを特徴とする特許請求の範囲第１項記載の同期信号発
   生回路。
3. （３）前記放電手段とサンプリング手段との動作タイミ
   ングを、先ずサンプリング手段で充電電圧をサンプリン
   グさせ、次に放電手段にて放電させる制御手段を具備す
   ることを特徴とする特許請求の範囲第１項記載の同期信
   号発生回路。
4. （４）前記比較器を複数個有し、前記サンプリング手段
   の出力を複数の抵抗で分圧して、それぞれの分圧された
   電圧を各比較器で充電電圧と比較することにより、複数
   の同期出力信号を発生させることを特徴とする特許請求
   の範囲第１項記載の同期信号発生回路。