JPH0472910A - パルス信号発生回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〈産業上の利用分野〉 本発明はパルス信号発生回路に係わり、特に、パルス持
続時間が高精度に制御されたパルス信号を生成するもの
に用いて好適なものである。

〈発明の概要〉 本発明のパルス信号発生回路は、入力信号を遅延させる
ための遅延ゲートをｍ続接続して複数段設け、上記複数
段の遅延ゲートの各段に一対の差動増幅器を設け、上記
複数の差動増幅器の一対の差動増幅用トランジスタの各
出力をそれぞれの出力端子に共通に導出し、与えられた
遅延条件に応じて上記複数の差動増幅器のいずれか一つ
を選択的に動作させ、上記入力信号を所定の時間だけ極
めて高精度に遅延させた遅延信号を」１記共通出力端子
から得られるようにするとともに、上記入力信号で出力
パルス信号の形成を開始し、上記遅延信号で上記パルス
信号の形成を終了させるようにすることにより、パルス
幅を高精度に制御出来るようにするとともに、出力パル
スの可変ステップの単調性を向上させることが出来るよ
うにしたパルス信号発生回路である。

〈従来の技術〉 周知の通り、種々の信号を処理する回路においては、所
定のパルス幅を有するパルス信号を上記処理回路に与え
、上記パルス幅に相当する時間だけ上記処理回路を動作
させて上記信号の処理を行うようにしている。例えば、
入力アナログ信号をディジタル信号に変換するＡ／Ｄ変
換回路においては、上記Ａ／Ｄ変換回路にに供給される
パルス信号のパルス幅に応じた時間だけ上記入力アナロ
グ信号をディジタル信号に変換する時間を決定している
。したがって、上記入力アナログ信号を高精度にＡ／Ｄ
変換するためには、上記入力アナログ信号をサンプルホ
ールドする期間に合ったパルス幅を有するパルス信号を
形成して上記Ａ／Ｄ変換器に供給する必要がある。

従来は、パルス幅を任意の幅に可変するために、第３図
（ａｌに示す入力パルス信号Ａを所定の時間Δｔたけ遅
延させ、第３図（ｂ）に示すように遅延パルス信号Ｂを
形成する。そして、これらの入力パルス信号Ａおよび遅
延パルス信号Ｂの論理積をとることにより、第３図（Ｃ
）に示すように入力パルス信号Ａよりも狭いパルス幅を
有する出力パルス信号Ｃを生成したり、或いは上記入力
パルス信号Ａと遅延パルス信号Ｂとの論理和をとること
により、第３図（ｄ）に示すように入力パルス信号Ａよ
りも広いパルス幅を有する出力パルス信号りを生成した
りしている。

しかし、このようにして生成すると、出力パルス信号の
パルス幅の精度が入力パルス信号Ａのパルス幅の精度に
依存してしまう。したがって、パルス幅を高精度に形成
するときは、例えば上記入力信号Ａおよび遅延パルス信
号Ｂの立ち上がりエツジを、例えばＲ−Ｓフリップ・フ
ロップのセット端子、リセット端子にそれぞれ入力して
生成するようにしている。

〈発明が解決しようとする課題〉 このようにしてパルス幅を可変すれば、生成したパルス
信号のパルス幅の精度は入力パルス信号のパルス幅の精
度に依存しなくなる。しかし、従来は上記入力パルス信
号を遅延させる遅延回路として、第４図のパルス発生回
路の構成図に示すように、複数段の遅延ゲートＧ、〜Ｇ
ゎと、複数個のマルチプレクサＭ１〜Ｍ、、、およびラ
ッチ回路２０などにより構成されている回路が用いられ
ていた。したがって、この遅延回路の場合は、遅延ゲー
トＧを２ｉ個設ける場合には、２″−１個のマルチプレ
クサが必要になる。なお、この例では、８個の遅延ゲー
トＧ１〜Ｇ８．７個のマルチプレクサＭ＋　−Ｍ？　、
３ピツＩ・（Ｄｏ　〜Ｄｚ　）のディジタル信号をラッ
チするラッチ回路２０等により遅延回路を構成し、入力
パルス信号および上記遅延回路で遅延させた遅延パルス
信号をＲ−Ｓフリップ・フロップ２１のセット入力端子
Ｓおよびリセット入力端子Ｒにそれぞれ与え、所定のパ
ルス幅を有するパルス信号を発生させるようにした例を
示している。

このように構成された遅延回路においては、ラッチ回路
２０から制御信号Ｓ。−３６を出力して各マルチプレク
サＭ　Ｉ””　Ｍ　７の動作を制御することにより、入
力信号を所定の時間だけ遅延させるようにしている。こ
のため、各遅延ゲートから出力端子Ｑ、までｎ個のマル
チプレクサを通過するために固定遅延量が累積されて増
加し、形成可能な最小パルス幅が大きくなってしまう。

また、通過するマルチプレクサの数が多くなればなるほ
どマルチプレクサによる遅延誤差が積算され、その結果
、遅延特性の単調性が損なわれてしまうので、パルス信
号のパルス幅の単調性が悪い欠点があった。

本発明は上述の問題点に鑑み、パルス幅精度およびパル
ス幅の単調性を向上させるとともに、形成可能な最小パ
ルス幅を小さく出来るようにすることを目的とする。

〈課題を解決するための手段〉 本発明のパルス信号発生回路は、入力端子に与えられた
入力信号を遅延させるために互いに縦続接続されて設け
られた複数段の遅延ゲートと、上記複数段の遅延ゲート
の各段の間にそれぞれ接続された一対の差動増幅用トラ
ンジスタを有する複数の差動増幅器と、上記複数の差動
増幅器のそれぞれに動作電流を選択的に供給するために
設けられた電流スイッチ回路と、上記複数の差動増幅器
の一対の差動増幅用トランジスタの各出力に共通に接続
された共通出力端子と、上記電流スイッチ回路のスイッ
チング動作を制御し、上記入力信号を所定時間だけ遅延
させた遅延信号を上記共通出力端子に導出させる制御回
路と、上記入力信号が与えられたときにその出力信号レ
ベルを反転させて保持するとともに、上記共通出力端子
から上記遅延信号が与えられたときに上記保持していた
出力信号のレベルを再度反転させ、上記人力信号が与え
られてから上記遅延信号が与えられるまでの遅延時間に
対応するパルス幅を有する出力パルス信号を生成するパ
ルス生成回路とを具備している。

〈作用〉 電流スイッチング回路から動作電流が供給されることに
より、成る差動増幅器が動作すると、この動作した差動
増幅器を構成する一対の差動増幅用トランジスタの出力
から共通の出力端子に、入力パルス信号を遅延させた遅
延信号が導出される。

上記遅延信号の遅延時間は、上記入力信号が遅延回路に
与えられてから上記動作した差動増幅器に至るまでに通
過した遅延ゲートの数に対応する遅延時間となる。この
ため、例えば１０個の遅延ゲートを通過してから導出さ
れる遅延信号の遅延時間は、５個の遅延ゲートを通過し
てから導出される遅延信号の遅延時間の丁度２倍となる
ので、遅れ時間の直線性が向上する。また、遅れ時間が
最小の遅延信号は、遅延ゲートを１個通過しただけで共
通の信号端子に出力されるので、固定デイレ−時間が非
常に小さくなる。したがって、このように遅延時間が高
精度に制御された遅延信号でパルス幅を可変することに
より、パルス幅の精度を向上させることが可能になる。

〈実施例〉 第１図は本発明の一実施例を示すパルス信号発生回路の
構成図である。

第１図から明らかなように、実施例のパルス信号発生回
路は遅延回路１、セレクタ２、Ｒ−Ｓフリップ・フロッ
プ３等により構成されていて、前段の回路の出力アンプ
４から導出された入力パルス信号Ｓｉ、、がＲ−Ｓフリ
ップ・フロップ３のセット入力端子Ｓに供給されるとと
もに遅延回路１に与えられる。

第２図のパルス信号波形図の（Ａ）に示すように、入力
パルス信号Ｓ、わが時点ｔ０で与えられると、第２図（
Ｃ）に示すようにＲ−Ｓフリップ・フロップ３はその出
力端子ＯＵＴに導出している出力レベルを“Ｌ　Ｉ＋レ
ベルから“Ｈ＋＋レベルに反転させて出力パルス信号Ｓ
。１の形成を開始する。

一方、遅延回路１は、互いに縦続接続された複数の遅延
ゲート０１〜Ｇｎと、動作可能状態にされているときに
前段からパルス信号が与えられたら、それを増幅して遅
延回路１の外部に出力する複数の差動増幅器ＤＡ、〜Ｄ
Ａ、ｌと、これらの差動増幅器Ｄ　Ａ　＋〜ＤＡ、の内
のいずれか一つを動作させるための電流スイッチ回路５
等により構成されている。

このように構成された遅延回路ｌに供給された入力パル
ス信号Ｓ１□は、第１の遅延ゲートＧ１に入力され、こ
の第１の遅延ゲートＧ１により所定の時間だけ遅延され
た後に、第１の遅延ゲートＧＩから第２の遅延ゲートＧ
　ｚに導出される。このため、遅延回路１に入力された
パルス信号Ｓ、わが第２の差動増幅器Ｄ　Ａ　２に出力
されるタイミングは、遅延ゲー）１段当たりの遅延時間
だけ遅れる。この遅延ゲート１段溝たりの遅延時間は、
例えば１２０　ｐ　ｓに設定される。また、第２の遅延
ゲートＧ２に入力されたパルス信号は、この第２の遅延
ゲー）Ｇ２によって所定の遅延時間だけ遅延されてから
、第３の遅延ゲートＧ、に入力される。

このようにして各遅延ゲートＧｌ〜Ｇ９を順次伝達され
て行く入力パルス信号Ｓ　ｉｎは、電流スイッチ回路５
から動作電流が供給されて動作可能な状態にされている
差動増幅器ＤＡによって遅延回路１の外部に導出される
。すなわち、外部から与えられるセレクト信号ＳＥ、〜
ＳＥ、に応じてセレクタ２からは制御信号０１〜ｃｏの
いずれか一つが電流スイッチ回路５に供給される。

電流スイッチ回路５には、各差動増幅器ＤＡ〜ＤＡ、、
をそれぞれ個別に駆動させるためのトランジスタ５ａ〜
５ｎが設けられていて、セレクタ２から出力される制御
信号ＣＩが電流スイッチ回路５の第１の駆動用トランジ
スタ５ａのベースに供給される。また、制御信号Ｃ２が
上記電流スイッチ回路５の第２の駆動用トランジスタ５
ｂのベースに供給され、制御信号Ｃ：ｌが上記電流スイ
ッチ回路５の第３の駆動用トランジスタ５ｃのベースに
供給される。以下、同様に各制御信号ｃｏがそれぞれ上
記電流スイッチ回路５の駆動用トランジスタ５ｎに供給
される。

これらの駆動用トランジスタ５ａ〜５ｎは、各差動増幅
器Ｄ　Ａ　＋〜ＤＡ、と共通電流源６との間にそれぞれ
設けられている。そして、制御信号Ｃが供給されること
によりオン動作した駆動用トランジスタに連なる差動増
幅器ＤＡが、共通電流源６に接続されてオン動作可能な
状態になる。

次に、これらの動作について、例えば、セレクタ２から
制御信号Ｃ３が出力された場合について具体的に説明す
る。この場合、制御出力Ｃ８は電流スイッチ回路５の駆
動用トランジスタ５ｃに与えられ、このトランジスタが
オン動作する。したがって、このオン動作した駆動用ト
ランジスタ５ｃを介して第３の差動増幅器ＤＡ、が共通
電流源６に接続され、オン動作可能な状態に設定される
。このため、第２の遅延ゲートＧ２から導出されたパル
ス信号が、第３の差動増幅器ＤＡ３を構成する一対の差
動増幅用トランジスタＴｒａ。

Ｔｒｂのベースにそれぞれ供給されると、このパルス信
号はトランジスタＴｒａ、Ｔｒｂにより増幅され、バッ
ファ段７に出力される。これにより、バッファ段７を構
成する一対の差動増幅用トランジスタ７ａ、７ｂがオン
・オフ動作する。

これらの差動増幅用トランジスタ７ａ、７ｂの各コレク
タと電源（この場合は接地）との間に負荷抵抗器Ｒ＋、
Ｒｚがそれぞれ接続されていて、オン・オフ動作するこ
とにより、これらトランジスタの一方のトランジスタが
オン状態になり、このコレクタ出力が“Ｌ′″レベルに
なる。同時に他方のトランジスタはオフ状態になりこの
コレクタ出力は“Ｈ′”レベルになる。このように、バ
ッファ段７の各トランジスタ７ａ、７ｂがそれぞれオン
動作したときに、一方のトランジスタ７ｂのコレクタに
現れる”　Ｈ”レベルの電圧が、遅延パルス信号Ｓｄと
してＲ−Ｓフリップ・フロップ３のリセット入力端子Ｒ
に与えられる。この遅延パルス信号Ｓｄは、一方のトラ
ンジスタ７ｂのコレクタとＲ−Ｓフリップ・フロップ３
のリセット入力端子Ｒとの間に介設されている出力アン
プ１０を介して与えられる。

遅延パルス信号Ｓｄが与えられると、Ｒ−Ｓフリップ・
フロップ３は第２図（Ｃ）に示すように、出力信号レベ
ルを“Ｈ”°からＬ°”に反転させる。

これにより、出力パルス信号Ｓ。ｕｔのパルス幅は、遅
延パルス信号Ｓｄの遅延時間に合った幅に形成される。

第２図の（Ｂ）に示すように、入力パルス信号Ｓ　ｉｎ
が時点ｔ。で遅延回路１に供給されてから遅延パルス信
号Ｓｄが時点Ｌ１で現れる迄の遅延時間Ｔｄは、遅延回
路１の入力端に供給された入力パルス信号Ｓ、わが通過
した遅延ゲー）Ｇの段数に性格に比例する。したがって
、入力パルス信号Ｓ　ｉｎを成る時間だけ遅延させる場
合、所望の遅延時間を遅延ゲート１膜島たりの遅延時間
で割り算して得た数に相当する遅延ゲート数だけ通過さ
せるようにするばよい。

上記したように、遅延ゲート１膜島たりの遅延時間は１
２０　ｐ　ｓなので、非常に細かいステップで遅延時間
を制御することが出来、出力パルス信号Ｓ　ｏｕｔのパ
ルス幅を高精度に、かつ細かく可変することが出来る。

また、遅延ゲートを通過させる段数と遅延時間との直線
性がよいので、出力パルス信号Ｓ。ｕｔのパルス幅を、
例えば数百ｐｓからＩｏｎｓ程度まで優れた単調性を以
て可変することが出来る。

また、最小遅延時間は遅延ゲートを１段通過させただけ
の極短い遅延時間とすることが出来るので、固定遅延時
間を非常に短くすることが出来、形成可能な最小パルス
幅を狭くすることが出来る。

また、非常に優れた単調性が得られるので、遅延ゲート
の段数を増やしてパルス可変幅を拡張しても良好な特性
が得られる。

なお、上記実施例においては、単一の供給電流源を用い
て消費電力の低減を図っているが、必ずしもこのように
しなくてもよい。また、バッファ段７は遅延ゲートＧの
段数が小さい場合には必ずしも設けなくてもよい。

〈発明の効果〉 本発明は上述したように、入力信号を遅延させるための
遅延ゲートを縦続接続して複数段設け、上記遅延ゲート
の出力をそれぞれ差動増幅器に与えるとともに、上記差
動増幅器の出力を一つの出力端子に共通に導出し、与え
られた遅延条件に応じて上記複数の差動増幅器のいずれ
か一つを選択的に動作させ、上記入力信号を極めて高精
度に所定時間だけ遅延させた遅延信号を上記共通出力端
子から得られるようにするとともに、上記入力信号で出
力パルス信号のパルス形成を開始し、上記遅延信号で上
記パルス信号の形成を終了させるようにしたので、出力
パルス信号の形成開始から終了までの時間を非常に高精
度に制御することが出来るようになり、パルス幅の精度
を大幅に向上させることが出来る。また、上記遅延ゲー
トの１段溝たりの遅延時間ステップで出力パルス信号の
パルス幅を可変することが出来るので、可変幅を非常に
細かくすることが出来るとともに、固定遅延時間を小さ
くすることが出来、形成可能な最小パルス幅を狭くする
ことが出来る。また、入力パルス信号が遅延ゲートを通
過する段数と遅延時間との関係が正比例して直線性がよ
い遅延パルス信号を使用してパルス幅を可変するので、
出力パルスの可変ステップの単調性を向上させることが
出来る。

【図面の簡単な説明】

第１図は、本発明の一実施例を示し、パルス信号発生回
路の基本的な構成を示す構成図、第２図は、実施例のパ
ルス幅を可変する方法を説明するための波形図、 第３図は、従来のパルス幅を可変する方法を説明するた
めの波形図、 第４図は、従来のパルス信号発生回路の基本的な構成を
示す構成図である。 １・・・遅延回路、　　　　２・・・セレクタ。 ３・・・Ｒ−Ｓフリップ・フロップ。 ５・・・電流スイッチ回路。 ６・・・共通電流源。 ＳＬ、、・・・入力パルス信号。 Ｓ、・・・遅延パルス信号。 Ｓ　ｏｕｔ・・・出力パルス信号。

Claims (1)

1. 【特許請求の範囲】 　入力端子に与えられた入力信号を遅延させるために互
   いに縦続接続されて設けられた複数段の遅延ゲートと、 上記複数段の遅延ゲートの各段の間にそれぞれ接続され
   た一対の差動増幅用トランジスタを有する複数の差動増
   幅器と、 上記複数の差動増幅器のそれぞれに動作電流を選択的に
   供給するために設けられた電流スイッチ回路と、 上記複数の差動増幅器の一対の差動増幅用トランジスタ
   の各出力に共通に接続された共通出力端子と、 上記電流スイッチ回路のスイッチング動作を制御し、上
   記入力信号を所定時間だけ遅延させた遅上記入力信号が
   与えられたときにその出力信号レベルを反転させて保持
   するとともに、上記共通出力端子から上記遅延信号が与
   えられたときに上記保持していた出力信号のレベルを再
   度反転させ、上記入力信号が与えられてから上記遅延信
   号が与えられるまでの遅延時間に対応するパルス幅を有
   する出力パルス信号を生成するパルス生成回路とを具備
   することを特徴とするパルス信号発生回路。