JPH0330198A - サンプルホールド回路 - Google Patents
サンプルホールド回路Info
- Publication number
- JPH0330198A JPH0330198A JP1167795A JP16779589A JPH0330198A JP H0330198 A JPH0330198 A JP H0330198A JP 1167795 A JP1167795 A JP 1167795A JP 16779589 A JP16779589 A JP 16779589A JP H0330198 A JPH0330198 A JP H0330198A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- signal
- input
- output
- capacitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 32
- 238000005070 sampling Methods 0.000 claims abstract description 31
- 238000010586 diagram Methods 0.000 description 8
- 210000004916 vomit Anatomy 0.000 description 1
- 230000008673 vomiting Effects 0.000 description 1
Landscapes
- Manipulation Of Pulses (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野】
この発明はサンプルホールド回路の改醍に関するもので
ある。
ある。
第3図は従来のサンプルホールド回路の回路図である。
図において、ほ)はサンプルホールドする信号が入力さ
れる人力端子、(2)は人力瑞子(11が正入力端子と
接続ざれ出力と負人力端子が接続された演算増幅器、(
13)は演算増幅器(2)の出力に接続されたスイッチ
、duはスイッチq3を制碑するためのサンプリングパ
ルス信号が人力する人力瑞子、tl4)はスイッチu3
の出力と接地間に接続されたホールドコンデンサ、〜9
)はスイッチ(13とホールドコンデンサ(141の接
続点が正人力瑞子に接続され、出力と直入力端子が接続
された演算増+1l!器、uOは演鼻増lIll!浦(
9)の出力瑞子である。
れる人力端子、(2)は人力瑞子(11が正入力端子と
接続ざれ出力と負人力端子が接続された演算増幅器、(
13)は演算増幅器(2)の出力に接続されたスイッチ
、duはスイッチq3を制碑するためのサンプリングパ
ルス信号が人力する人力瑞子、tl4)はスイッチu3
の出力と接地間に接続されたホールドコンデンサ、〜9
)はスイッチ(13とホールドコンデンサ(141の接
続点が正人力瑞子に接続され、出力と直入力端子が接続
された演算増+1l!器、uOは演鼻増lIll!浦(
9)の出力瑞子である。
次に動作について説明する。サンプリングパルス人力瑞
子+111がスイッチ(13をオン状態にする電圧(は
ドH電圧と略す)のときは、入力・喘子11)の信号が
演算増ll.Il!??S(2)を介して演算増1一器
(9)の正入力に印加され、出力端子(Ilに入力端子
(1)の信号が出力される。サンプリングパルス入力端
子tll)がスイッチ(1′3をオフ伏態にする電圧(
+2t′FL電圧と略す)のときは、サンプリングパル
ス信号がH電圧からL電圧Kなる直前の入力信号がホー
ルドコンデンサ(lωに保持ざれ出力端子(lGに出力
される。第4図は上記の動作の信号を示した波形図であ
り、次のサンプリング信号が入力されるまで、前のサン
プリングパルス信号が人力されたときの人力信号を保持
して出力する。
子+111がスイッチ(13をオン状態にする電圧(は
ドH電圧と略す)のときは、入力・喘子11)の信号が
演算増ll.Il!??S(2)を介して演算増1一器
(9)の正入力に印加され、出力端子(Ilに入力端子
(1)の信号が出力される。サンプリングパルス入力端
子tll)がスイッチ(1′3をオフ伏態にする電圧(
+2t′FL電圧と略す)のときは、サンプリングパル
ス信号がH電圧からL電圧Kなる直前の入力信号がホー
ルドコンデンサ(lωに保持ざれ出力端子(lGに出力
される。第4図は上記の動作の信号を示した波形図であ
り、次のサンプリング信号が入力されるまで、前のサン
プリングパルス信号が人力されたときの人力信号を保持
して出力する。
〔発明が解決しようとする課題1
従来のナンプルホールド回路は以上のように構成されて
いたので、TGゲートを用いたサンプルホールド回路で
、サンプリングパルス信号ノパルス幅が小さくなると、
入力信号を正確にサンプルホールドできなくなる問題点
があり、第5図はこの問題点が生じた場合の信号波形図
で、スイッチのオン抵抗とスイッチに人力されるバッフ
ァアンプの出力スルーレートとホールドコンデンサのf
it値より決まる入力信号の変化渣に対するホールドコ
ンデンサ電圧の応答時間より短いサンプリングパルス幅
では人力信号とサンプルホールド信号の間に差が生じて
しまうという問題点をイしていた。
いたので、TGゲートを用いたサンプルホールド回路で
、サンプリングパルス信号ノパルス幅が小さくなると、
入力信号を正確にサンプルホールドできなくなる問題点
があり、第5図はこの問題点が生じた場合の信号波形図
で、スイッチのオン抵抗とスイッチに人力されるバッフ
ァアンプの出力スルーレートとホールドコンデンサのf
it値より決まる入力信号の変化渣に対するホールドコ
ンデンサ電圧の応答時間より短いサンプリングパルス幅
では人力信号とサンプルホールド信号の間に差が生じて
しまうという問題点をイしていた。
この発明は上記のような問題点を解消する為になされた
もので、サンプリングパルス信号のパルス幅が短いもの
でも正確なサンプルホールドができるサンプルホールド
回路を鳴ることを目的とする。
もので、サンプリングパルス信号のパルス幅が短いもの
でも正確なサンプルホールドができるサンプルホールド
回路を鳴ることを目的とする。
〔課題を解決するための手段]
この発明におけるサンプルホールド回路は、ホールド用
コンデンサを2つ設け,この2つのコンデンサと入力用
バッファアンプ、出力用バッファアンプの間にそれぞれ
スイッチを接続し、これらのスイッチをサンプリンパル
ス信号を信号処理回路を介して制御するように構成した
ものである。
コンデンサを2つ設け,この2つのコンデンサと入力用
バッファアンプ、出力用バッファアンプの間にそれぞれ
スイッチを接続し、これらのスイッチをサンプリンパル
ス信号を信号処理回路を介して制御するように構成した
ものである。
この発明における2つのホールドコンデンサを一方がホ
ールド伏傅にあるときは他方はサンプリング伏態となる
よう動作させることにより、短いパルス幅のサンプリン
グパルス信号でも正確なサンプルホールド動作が可能と
なる。
ールド伏傅にあるときは他方はサンプリング伏態となる
よう動作させることにより、短いパルス幅のサンプリン
グパルス信号でも正確なサンプルホールド動作が可能と
なる。
咀丁、この発明の一実施例を図について説明する。第1
図において、(1)はサンプルホールドする信号が入力
される入力端子、(2)は人力端子(1)がモ入力と接
続され、出力と負入力端子が接続された演算増幅器、(
3)及び(4)は演算増幅器(2)の出力に接続された
第1のスイッチ及び!2のスイッチ、(5)は第1のス
イッチの出力に接続された第3のスイッチ、{6)は第
2のスイッチの出力に接続された第4のスイッチ、(7
)は第1のスイッチと第3のスイッチの接続点と接地間
に接続された第1のホールドコンデンサ、(8)は第2
のスイッチと第4のスイッチの接続点と接地間に接続さ
れた第2のホールドコンデンサ、(9)は第3のスイッ
チの出力と第4のスイッチの出力の接続点が正入力と接
続ざれ、出力と負入力端子が接続された演算増1嘔器、
+l[Iは演算tl II@ M (91の出力端子、
(111はサンプリングパルス信号が人力する入力端子
、11カはサンプリングパルス信号入力端子がT入力端
子に接続ざれ、第1のスイッチと第4のスイッチを制御
するQ出力端子及び第2のスイッチと第3のスイッチを
制御するQ出力端子をもつT−FFである。
図において、(1)はサンプルホールドする信号が入力
される入力端子、(2)は人力端子(1)がモ入力と接
続され、出力と負入力端子が接続された演算増幅器、(
3)及び(4)は演算増幅器(2)の出力に接続された
第1のスイッチ及び!2のスイッチ、(5)は第1のス
イッチの出力に接続された第3のスイッチ、{6)は第
2のスイッチの出力に接続された第4のスイッチ、(7
)は第1のスイッチと第3のスイッチの接続点と接地間
に接続された第1のホールドコンデンサ、(8)は第2
のスイッチと第4のスイッチの接続点と接地間に接続さ
れた第2のホールドコンデンサ、(9)は第3のスイッ
チの出力と第4のスイッチの出力の接続点が正入力と接
続ざれ、出力と負入力端子が接続された演算増1嘔器、
+l[Iは演算tl II@ M (91の出力端子、
(111はサンプリングパルス信号が人力する入力端子
、11カはサンプリングパルス信号入力端子がT入力端
子に接続ざれ、第1のスイッチと第4のスイッチを制御
するQ出力端子及び第2のスイッチと第3のスイッチを
制御するQ出力端子をもつT−FFである。
次に動作について説明する。サンプリングパルス入力端
子a1lから入力されたサンプリングパルスは、T−F
Fu5に入力され、サンプリングパルスごとに反転する
信号がT−FF InJのQ,Q端子から出力される。
子a1lから入力されたサンプリングパルスは、T−F
Fu5に入力され、サンプリングパルスごとに反転する
信号がT−FF InJのQ,Q端子から出力される。
この実施例ではQ端子で@1のスイッチ(3)と第4の
スイッチ(6)を,Q端子で第2のスイッチ(4)と第
3のスイッチ(5)を制御しているので、第1のスイッ
チ(3)、第4のスイッチ(6)と第2のスイッチ(4
)、第3のスイッチ(5)は逆柑で動作する。信号入力
端子tl)から入力された信号は演算It!1嘔器(2
)を介して第1のスイソチ(3)と第2のスイッチ(4
)に人力される。@1のスイッチ(3)がオンし、第2
のスイッチ{4}がオフしている場合は、コンデンサ(
7)が入力信号により充放電されE点に入力信号が伝え
られるが、コンデンサ(8)は第2のスイッチ(4)が
オンしていたときの電圧を保持している。この状態では
、第3のスイッチ(5)はオフ、第4のスイッチ(6)
はオンしているので,出力端子(11には演算嗜II1
1i 器(9)を介してコンデンサ(8)の保持電圧が
出力される。この状態で次のサンプリングパルスが入力
されると、第1のスイッチ(3)がオフ、@2のスイッ
チ(4)がオン、第3のスイッチ(5)がオン、第4の
スイッチ(6)がオフの状態になるので、入力端−F(
1)から入力された入力信号は第2のスイッチ(4)を
介してコンデンサ(8)に伝えられ、出力瑞子<11に
は演算増幅器(9)を介してコンデンサ(7)に保持さ
れた醜臣が出力される。このように、コンデンサ(7)
がホールド伏明にあるときはコンデンサ(8)が入力信
号をサンプリングし、コンデンサ(7)がサンプリング
しているときはコンデンサ(8)がホールド状態にある
動作を繰り返しサンプルホールドをする。第2図にこの
動作の信号波形を示す。
スイッチ(6)を,Q端子で第2のスイッチ(4)と第
3のスイッチ(5)を制御しているので、第1のスイッ
チ(3)、第4のスイッチ(6)と第2のスイッチ(4
)、第3のスイッチ(5)は逆柑で動作する。信号入力
端子tl)から入力された信号は演算It!1嘔器(2
)を介して第1のスイソチ(3)と第2のスイッチ(4
)に人力される。@1のスイッチ(3)がオンし、第2
のスイッチ{4}がオフしている場合は、コンデンサ(
7)が入力信号により充放電されE点に入力信号が伝え
られるが、コンデンサ(8)は第2のスイッチ(4)が
オンしていたときの電圧を保持している。この状態では
、第3のスイッチ(5)はオフ、第4のスイッチ(6)
はオンしているので,出力端子(11には演算嗜II1
1i 器(9)を介してコンデンサ(8)の保持電圧が
出力される。この状態で次のサンプリングパルスが入力
されると、第1のスイッチ(3)がオフ、@2のスイッ
チ(4)がオン、第3のスイッチ(5)がオン、第4の
スイッチ(6)がオフの状態になるので、入力端−F(
1)から入力された入力信号は第2のスイッチ(4)を
介してコンデンサ(8)に伝えられ、出力瑞子<11に
は演算増幅器(9)を介してコンデンサ(7)に保持さ
れた醜臣が出力される。このように、コンデンサ(7)
がホールド伏明にあるときはコンデンサ(8)が入力信
号をサンプリングし、コンデンサ(7)がサンプリング
しているときはコンデンサ(8)がホールド状態にある
動作を繰り返しサンプルホールドをする。第2図にこの
動作の信号波形を示す。
以上のようにこの発明によれば、ホールド用コンデンサ
を2つ設け、この2つのコンデンサと入力用バッファア
ンプと入力用パッファアンプ及び出力用バッファアンプ
の間にそれぞれスイッチを接続し,これらのスイッチを
サンプリングパルス信号を信号処理回路を介して制御す
るように構或したので、2つのホールドコンデンサを一
方がホールド伏態にあるときは他方はサンプリング状態
となるように動作させることにより、慝いパルス1鴫の
サンプリングパルス信号でも正確なサンプルホールド動
作をするサンプルホールド回路が得られる効果がある。
を2つ設け、この2つのコンデンサと入力用バッファア
ンプと入力用パッファアンプ及び出力用バッファアンプ
の間にそれぞれスイッチを接続し,これらのスイッチを
サンプリングパルス信号を信号処理回路を介して制御す
るように構或したので、2つのホールドコンデンサを一
方がホールド伏態にあるときは他方はサンプリング状態
となるように動作させることにより、慝いパルス1鴫の
サンプリングパルス信号でも正確なサンプルホールド動
作をするサンプルホールド回路が得られる効果がある。
第1図はこの発明の一実施例によるサンプルホールド回
路を示す回路図、第2図は第1図の回路の信号波形図、
第3図は従来のサンプルホールド回路を示す回路図、第
4図は第3図の回路の信号波形図、第5図は人力信号を
正罐にサンプルホールドできなくなった場合の出力信号
波形図である。 図において、(1)は入力端子、{2}は演算増ll1
!浦、+3) +41 t5) 161はスイッチ、t
71 +81はコンデンサ、(9)は演算嗜幅器、(I
Gは出力端子、Uυはサンプリングパルス入力瑞子、t
13はT−FFである。 なお、図中、同一符号は同一、または柑当部分を示す。 代埋人 大岩増雄 2 第1図 11:T−FF 第2図 Z 第3図 第4図 第5図 ノVルス(W号
路を示す回路図、第2図は第1図の回路の信号波形図、
第3図は従来のサンプルホールド回路を示す回路図、第
4図は第3図の回路の信号波形図、第5図は人力信号を
正罐にサンプルホールドできなくなった場合の出力信号
波形図である。 図において、(1)は入力端子、{2}は演算増ll1
!浦、+3) +41 t5) 161はスイッチ、t
71 +81はコンデンサ、(9)は演算嗜幅器、(I
Gは出力端子、Uυはサンプリングパルス入力瑞子、t
13はT−FFである。 なお、図中、同一符号は同一、または柑当部分を示す。 代埋人 大岩増雄 2 第1図 11:T−FF 第2図 Z 第3図 第4図 第5図 ノVルス(W号
Claims (1)
- 入力信号が入力される第1のバッファ回路と、この第1
のバッファ回路の出力に接続される第1のスイッチおよ
び第2のスイッチと、この第1のスイッチの出力に接続
される他方の端子が接地された第1のコンデンサと、第
3のスイッチと前記第2のスイッチの出力に接続される
他方の端子が接地された第2のコンデンサと第4のスイ
ッチと前記第3のスイッチと、第4のスイッチの出力が
接続される出力信号を出力するバッファ回路とサンプリ
ングパルスにより反転する逆相の2つの信号をつくる信
号処理回路から構成され、この信号処理回路の出力で第
1のスイッチと第4のスイッチが同相、第2のスイッチ
と第3のスイッチが同相かつ第1のスイッチと第2のス
イッチが逆相に制御されたことを特徴とするサンプルホ
ールド回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1167795A JPH0330198A (ja) | 1989-06-28 | 1989-06-28 | サンプルホールド回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1167795A JPH0330198A (ja) | 1989-06-28 | 1989-06-28 | サンプルホールド回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0330198A true JPH0330198A (ja) | 1991-02-08 |
Family
ID=15856250
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1167795A Pending JPH0330198A (ja) | 1989-06-28 | 1989-06-28 | サンプルホールド回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0330198A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0630881U (ja) * | 1992-09-07 | 1994-04-22 | 三洋電機株式会社 | カップ供給装置 |
JP2004501031A (ja) * | 2000-04-22 | 2004-01-15 | イプス フィルトラン クンシュトシュトッフ メターレルツォイクニッセ ゲゼルシャフト ミット ベシュレンクテル ハフツング | プラスチック成形品のための密封機構 |
-
1989
- 1989-06-28 JP JP1167795A patent/JPH0330198A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0630881U (ja) * | 1992-09-07 | 1994-04-22 | 三洋電機株式会社 | カップ供給装置 |
JP2004501031A (ja) * | 2000-04-22 | 2004-01-15 | イプス フィルトラン クンシュトシュトッフ メターレルツォイクニッセ ゲゼルシャフト ミット ベシュレンクテル ハフツング | プラスチック成形品のための密封機構 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP0683567B1 (en) | Precision analog-to-digital converter with low-resolution and high-resolution conversion paths | |
GB1511752A (en) | Pwm signal modulator | |
KR870001709A (ko) | D/a 변환기 | |
KR900019364A (ko) | 적분기 회로 | |
JPH0330198A (ja) | サンプルホールド回路 | |
JPH1084232A (ja) | オフセット補償のための回路装置 | |
SU1195260A1 (ru) | Входное устройство | |
JPS63219219A (ja) | スイツチドキヤパシタ回路 | |
JPS5628524A (en) | Switch unit for analogue signal | |
SU725039A1 (ru) | Устройство дл измерени угла сдвига фаз в диапазоне инфранизких частот | |
SU1695506A1 (ru) | Устройство сглаживани сигнала цифроаналогового преобразовател | |
SU1008900A1 (ru) | Преобразователь код-аналог | |
KR880005443A (ko) | 음성·숫자 표시장치 | |
SU1562932A1 (ru) | Устройство дл определени вариации аналогового сигнала | |
SU514298A1 (ru) | Элемент вычислительной среды | |
SU489120A1 (ru) | Интегратор | |
SU1599874A1 (ru) | Элемент с управл емой проводимостью | |
SU418973A1 (ja) | ||
SU731577A1 (ru) | Устройство врем -импульсного преобразовани | |
JPS62135775A (ja) | 差電圧測定回路 | |
SU1388954A1 (ru) | Аналоговое устройство дл выборки и хранени информации | |
JPS55139685A (en) | Testing method for magnetic bubble unit | |
SU744431A1 (ru) | Устройство дл управлени пьезоэлектродвигателем | |
SU1120362A1 (ru) | Врем -импульсное устройство дл возведени в дробную степень | |
SU632050A1 (ru) | Электрометрический усилитель |