KR940002238Y1

KR940002238Y1 - 자동 이득 제어회로

Info

Publication number: KR940002238Y1
Application number: KR2019890002153U
Authority: KR
Inventors: 박철형
Original assignee: 주식회사 금성사; 최근선
Priority date: 1989-02-28
Filing date: 1989-02-28
Publication date: 1994-04-11
Also published as: KR900016280U

Abstract

내용 없음.

Description

자동 이득 제어회로

제 1 도는 종래의 자동 이득 제어 회로도.

제 2 도는 본 고안에 따른 자동 이득 제어 회로도.

* 도면의 주요부분에 대한 부호의 설명

Q₁∼Q₂: 트랜지스터 V₁·V₂·V_B: 바이어스전압

VC : 이득제어단자전압 R₁∼R₃·R_L: 저항

I₁∼I₃·I₈·I₉: 전류원

본 고안은 가변이득 증폭 회로에 관한 것으로 특히, 고이득 제어에 적당하도록한 자동 이득제어 회로에 관한 것이다. 첨부도면을 참조하여 종래 자동 이득제어 회로의 구성 및 동작 상태를 설명하면 다음과 같다.

먼저 그 구성을 보면, 제 1 도에서 트랜지스터(Q₄, Q₅)의 각 에미터는 접속되어 트랜지스터(Q₂)의 콜렉터와 연결되고, 트랜지스터(Q₆, Q₇)의 각 에미터는 접속되어 트랜지스터(Q₃)의 콜렉터와 연결되며, 트랜지스터(Q₂, Q₃)의 베이서는 바이어스 전압(V_B)과 연결되고 트랜지스터(Q₅, Q₇)의 콜렉터는 출력(Vout)과 연결되는 동시에 저항(RL)을 거쳐(Vcc)과 연결되고 트랜지스터(Q₅, Q₆)의 베이스는 바이어스 전압(V₁)과 연결되며 트랜지스터(Q₄, Q₇)의 베이슨 이득 제어단자 전압(Vc)과 연결되고 트랜지스터(Q₁)의 베이스는 입력(Vin)과 연결되고 그 에미터는 저항(R₂)를 거쳐 트랜지스터(Q₂)의 에미터와 연결됨과 동시에 저항(R₁)을 거쳐 트랜지스터(Q₃)의 에미터와 연결되고 트랜지스터(Q₁∼Q₃)의 각 에미터에는 각각 전류원(I₁∼I₃)이 연결된다.

상기 구성회로의 동작상태를 살펴보면, 이득제어 단자에 가변전압(Vc)을 인가하면 차동대를 형성하는 트랜지스터(Q₄, Q₅) 및 트랜지스터(Q₄, Q₅)의 신호전류계로 입력(Vin)을 절체하여 이득은 GO={(1-K)+K}RL로 나타나게 되고 이때 이득 제어계수 K는 0에서 1까지 변화한다. (0K1)여기서 이득 제어단자 전압(Vc)이 트랜지스터(Q₄, Q₇)를 완전히 오프시킬 정도로 작으면 이득제어 계수 K=1이 되어 이득은 최대가 되고, 이때의 이득 Gomax=이고, 이득제어단자 전압(Vc)와 트랜지스터(Q₄, Q₇)를 트랜지스터(Q₅, Q₆)에 대해서 완전히 "온"시킬 정도로 크면 이득은 최소가 되고 이때의 이득 Gomin=이 된다.

이득이 GO={(1-K)+k}RL(0K1)로 표시되는 종래회로에서는 다이나믹 레인지(range)는 I₂, R₂에서 결정되며 이득 가변폭을 넓히기 위해서는 저항(R₂)값을 작게해야 하므로 다이나믹 레인지(Range)를 확보하기 위해서는 전류(I₂·I₃)가 반비례적으로 증대되어야 한다.

저항(R₂)를 외부 저항으로 하면 이득제어가 가능하나 이득을 결정하는 저항(R_L)과 제조 공정이 다른 저항에 있어서 치의 정밀도 확보가 곤란하고 가변범위가 넓은 자동이득 제어 회로는 구성이 곤란한 단점이 있었다.

본 고안은 이러한 단점을 해결하기 위해 안출된 것으로 첨부도면을 참조하여 상세히 설명하면 다음과 같다.

먼저 제 2 도에서 그 구성을 보면 트랜지스터(Q₁₀, Q_n)의 각 에미러는 접속되어 트랜지스터(Q₈)의 콜렉터와 연결되고, 트랜지스터(Q₁₂, Q₁₃)의 각 에미터는 접속되어 트랜지스터(Q₉)의 콜렉터와 연결되며, 트랜지스터(Q₄, Q₅)의 각 에미터는 접속되어 트랜지스터(Q₂)의 콜렉터와 연결되고 트랜지스터(Q₆, Q₇)의 각 에미터는 접속되어 트랜지스터(Q₃)의 콜렉터와 연결되며, 트랜지스터(Q₁₀, Q₁₂)의 콜렉터와 트랜지스터(Q₄, Q₆)의 콜렉터는 전원(Vcc)에 연결되고 트랜지스터(Q₁₁, Q₁₃)의 콜렉터와 트랜지스터(Q₅, Q₇)의 콜렉터는 출력(Vout)으로 연결되는 동시에 부하저항(R_L)을 거쳐 전원(Vcc)과 연결된다. 트랜지스(Q₁₀, Q₁₃)의 베이스와 트랜지스터(Q₄, Q₇)의 베이스는 접속되어 이득제어 단자전압(Vc)과 연결되고, 트랜지스터(Q₅, Q₆)의 베이스는 바이어스 전압(V₁)과 연결되며 트랜지스터(Q₁₁, Q₁₂)의 베이스는 바이어스전압(V₂)과 연결되고 트랜지스터(Q₈, Q₉, Q₂, Q₃)의 베이스는 바이어스 전압(V_B)과 연결되고 트랜지스터(Q₈, Q₉, Q₂, Q₃)의 각 에미터는 전류원(I₈, I₉, I₂, I₃)과 각각 연결되며, 트랜지스터(Q₁)의 베이스는 입력(V_IN)과 연결되고 콜렉터는 전원(Vcc)와 연결되며 그 에미터는 전류원(I₁)과 연결되는 동시에 저항(R₃)을 거쳐서는 트랜지스터(Q₃)의 에미터와 연결되고 저항(R₂)을 거쳐서는 트랜지스터(Q₂)의 에미터와 연결되고 저항(R₁)을 거쳐서는 트랜지스터(Q₃)의 에미터와 연결되는 구성이다.

상기 구성회로의 동작상태를 설명하면, 바이어스 전압(V₂)가 바이어스전압(V₁)보다 작다. 즉 V₂〈V₁이다.

여기서 이득 제어 단자 전압(Vc)이 바이어스 전압(V₁)보다는 작고 바이어스는 전압(V₂)보다는 큰 전압일때는 트랜지스터(Q₁₀, Q₁₃)와 트랜지스터(Q₄, Q₇)를 통하여 입력신호 전압(Vin)이 전달되므로 이득 GV는 GV={{(1-K)+k₁}RL(0K,1·k₂=0)로 나타나고, 이득제어 단자 전압(Vc)이 바이어스 전압(V₂)보다도 작으면 트랜지스터(Q₁, Q₁₂)와 트랜지스터(Q₅, Q₆)를 통하여 입력신호 전압(Vin)이 전달되며 Gn은 Gn={+k₂}RL(k₁=1, 0k₂ 1)로 나타난다.

따라서 최대 이득 Gmax는 트랜지스터(Q₁₁, Q₁₂)와 트랜지스터(Q₅, Q₆)를 통하여 신호가 전달될때이며 이때의 이득 GNmax(+)R_L가 된다.

즉, 본 고안은 가변 이득 증폭 회로를 병렬 접속하여 릴레이 적으로 동작시켜 이득을 가변제어 하는 데 있어서 다이나믹 레인지(Range)의 감쇄없이 저 소비 전력화를 피하면서 콘트롤이 가능하다.

따라서 제어이득의 콘트롤 폭이 수배에서 수십배에 이르는 회로도 간단히 병렬 접속하면 가능하므로 고 이득 제어를 필요로 하는 회로에 범용적으로 적용가능한 효과가 있다.

Claims

이득 제어단자의 가변전압(Vc)에 따라 선택동작하며 차동 증폭대를 형성하는 트랜지스터(Q₁₀∼Q₁₃)(Q₄∼Q₇)와, 상기 트랜지스터(Q₁₁·Q₁₃)(Q₅·₇)의 콜렉터와 전원(Vcc)사이에 연결되는 저항(R_L)과, 상기 트랜지스터(Q₁₁, Q₁₂)(Q₅, Q₆)의 베이스로 인가되는 바이어스전압(V₁)(V₂)과, 상기 트랜지스터(Q₁₀, Q₁₃)(Q₄, Q₇)의 에미터에그 콜렉터가 연결되며 베이스로 바이어스 전압(V_B)이 인가되는 트랜지스터(Q₈, Q₉)(Q₂, Q₃)와, 베이스로 입력이 인가되는 트랜지스터(Q₁)와, 상기 트랜지스터(Q₁)의 에미터와 트랜지스터(Q₈, Q₂, Q₃) 각각의 에미터 사이에 연결되는 저항(R₃) (R₂) (R₁)과, 상기 트랜지스터(Q₁∼Q₃)(Q₈, Q₉)의 에미터에서 인출되는 전류원(I₁∼I₃)(I₈, I₉)을 포함하여 구성한 것을 특징으로 하는 자동 이득 제어회로.