JPH0472473B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は記録再生形デイスクプレーヤ等におけ
るモータサーボの速度検出回路に関するものであ
る。

〔発明の背景〕

記録再生形デイスクプレーヤでは、円盤状記録
媒体（以下、デイスクと略す）に１周に一個所あ
らかじめ設けられている記録位置合せ用のマーク
信号を検出し、この信号を用いて、モータサーボ
系の位相制御回路を構成している。これはデイス
クへの情報記録時、外部からの映像信号をこのマ
ーク信号に同期させて、記録位置を合せるためで
あるが、このために位相制御回路系のサンプリン
グ周波数が低くなり、さらにモータ単体の特性が
弊害となつて大きな開ループゲインを取ることが
できない。したがつて速度制御回路を用いて、モ
ータ単体のもつ特性を改善するという構成が必要
不可欠となつていた。

そこで、記録再生形デイスクプレーヤにおける
モータサーボ回路の公知例を第１図に示し、以下
詳細に説明する。なお、第２図は第１図速度制御
回路１２の正規回転時数における各部動作波形図
である。

第１図において、１はデイスク、２はデイスク
１の内周部にあらかじめ記録されている記録位置
合せ用のマーク信号（以下、単にマーク信号との
み記す）で、外部からの映像信号は奇数フイール
ド（あるいは偶数フイールド）の垂直同期信号の
約7H前（Ｈ：−水平走査周期）がこのマーク信
号位置となるように記録開始箇所を合せている。
これは周知のごとく、デイスク１上のアドレス信
号（図示略）を再生画面上のオーバースキヤン部
に位置合せして、アドレス信号が再生画面上に現
われるのを防止するためである。３は赤外発光ダ
イオード等より成るホトセンサー、４はマーク信
号を波形整形する波形整形回路、５は位相制御回
路で、基準信号発生回路６、遅延回路７、第１の
トラペゾイド波形作成回路８、第１のサンプルホ
ールド回路９、第１の位相補償回路１０、第１の
サンプリングパルス作成回路１１より構成してい
る。１２は速度制御回路で、リミツタ回路１３、
第１のモノマルチ回路（以下、Ｍ／Ｍ回路と記
す）１４、カウンタ回路１５、クロツク信号発生
回路１６、第２のＭ／Ｍ回路１７、第２のトラペ
ゾイド波形作成回路１８、第２のサンプルホール
ド回路１９、第２の位相補償回路２０、第２のサ
ンプリングパルス作成回路２１より構成してい
る。２２は加算回路、２３はモータ駆動回路、２
４はモータ、２５は周波数発生機である。

このような系において、モータ起動回路（図示
略）を用いて、デイスク１を回転させると、ホト
センサ３がマーク信号２を検出し、波形整形回路
４を経て、第１のサンプリングパルス作成回路１
１に波形整形されたマーク信号を入力する。一
方、基準信号発生回路６の出力信号を遅延回路７
で所定時間遅延させ、さらに第１のトラペゾイド
波形作成回路８を経て、第１のサンプルホールド
回路９に入力する。前記サンプルホールド回路９
では、第１のサンプリングパルス作成回路１１の
出力信号と第１のトラペゾイド波形作成回路８の
出力信号との位相比較が行なわれ、誤差信号は第
１の位相補償回路１０を経て増幅処理された後、
加算回路２２に入力する。

また、速度制御回路１２はモータ２４に連動し
た周波数発生機出力（第２図Ａ）をリミツタ回路
１３に入力して、その出力（第２図Ｂ）を、一方
は第２のサンプリングパルス作成回路２１（出力
信号は第２図Ｇ）を経て、第２のサンプルホール
ド回路１９に導き、もう一方は第１のＭ／Ｍ回路
１４へ入力している。カウンタ回路１５は、第１
のＭ／Ｍ回路１４出力（第２図Ｃ）の“Ｈ”レベ
ルの期間、その立上り信号に同期してクロツク信
号発生回路１６の出力信号を所定数カウントした
後、第１のＭ／Ｍ回路１４のリセツト入力に戻し
て、第２図Ｄの波形を得ている。この第１のＭ／
Ｍ回路１４のCR時定数による出力パルス幅はカ
ウント期間Tcより長くしておけば良く、カウン
ト期間Tcの間“Ｈ”レベルを保持し、かつ出力
パルス幅はリセツト信号で制限される。さらに第
２のＭ／Ｍ回路１７（出力信号は第２図Ｅ）、第
２のトラペゾイド波形作成回路１８に入力してト
ラペゾイド波形（第２図Ｆ）を作成して、第２の
サンプルホールド回路１９において、速度検出を
行なつている。このとき、トラペゾイド波形（第
２図Ｆ）傾斜部の開始点を次の周波数発生機信号
の立上り部分付近に設定することにより、トラペ
ゾイド波形作成回路１８のCR時定数を極力小さ
くして、温度変化による記録位置ドリフトを低減
化している。この構成はカウンタ回路１５での部
品数が多くなるが、カウント期間Tcの温度によ
る変化が少ないという長所をもつている。

前記第２のサンプルホールド回路１９の出力信
号は第２の位相補償回路２０を経て、増幅処理さ
れた後、位相制御回路５の出力信号とともに加算
回路２２に入力される。さらにモータ駆動回路２
３を経て、モータ２４の制御を行なつている。

ところが、従来このような系でモータを起動さ
せると、半分の回転周波数（900rpm）でモータ
がロツクするという問題点の生じることがあつ
た。これは次のようなメカニズムによるもので、
第３図を用いて説明する。すなわち、モータ回転
周波数が、カウント期間Tcの２倍の逆数の周波
数（１／2Tc）以下では、第１のＭ／Ｍ回路１４入 力が“Ｈ”レベルのときに、カウンタ回路１５出
力のリセツト信号が必ず１回以上入力されその立
上り部分で第１のＭ／Ｍ回路１４が再トリガされ
る。なお、一般に市販されているＭ／Ｍ回路は、
リセツト入力の立上り（もしくは立下り）信号
で、再トリガされる機能を有しており、さらにモ
ータの回転周波数が徐々に上昇していき（第３
図）、カウント期間Tcの２倍の逆数の周波数
（１／2Tc）付近になると、第３図Ｂのように第１の Ｍ／Ｍ回路１４入力が“Ｈ”レベルのときに、カ
ウンタ回路１５出力のリセツト信号（第３図Ｄ）
が１回入力され、その立上り部分で第１のＭ／Ｍ
回路１４が再トリガされる（第３図Ｃ）。また、
周波数発生機信号の立上りにカウンタ回路１５で
のカウント開始タイミングを同期させるため、第
１のＭ／Ｍ回路１４出力をカウンタ回路１５のリ
セツト端子に入力しており、前述のように、第１
のＭ／Ｍ回路１４が再トリガされて、その出力が
一度“Ｈ”レベルになると、カウンタ回路１５は
これを受けてカウントを開始する。これにより、
カウンタ回路１５でのカウント動作が再実行され
るため（第３図Ｄ）、第２のＭ／Ｍ回路１７を経
て、第２のトラペゾイド波形作成回路１８出力に
周波数発生機信号に対応しない余分のトラペゾイ
ド波形（第３図Ｆのａの部分）が発生する結果、
周波数発生機信号の周波数の２倍のトラペゾイド
波形がほぼ等間隔に生じ、あたかも正規回転数で
回転しているかのように、第２のサンプリングパ
ルス作成回路２１出力（第３図Ｇ）がこの余分の
トラペゾイド波形にロツクするものである。

また、第１のＭ／Ｍ回路１４、カウンタ回路１
５、クロツク信号発生回路１６を省き、その代わ
り、リミツタ回路１３と第２のＭ／Ｍ回路１７と
の間に別途新しいＭ／Ｍ回路（図示略）を設け
て、その出力パルス幅を例えば第２図Ｄのカウン
ト期間Tcに設定する。これにより、トラペゾイ
ド波形作成回路１８のCR時定数を小さくするこ
とができ、以下第１図公知例と同様な動作によ
り、速度検出を行なうことができる。この方法は
回路構成が簡単であるという特長をもつが、反面
新しいＭ／Ｍ回路での出力パルス幅を設定してい
るCR時定数が大きくなり、前述と同様温度変化
による記録位置ドリフトが大きく発生するという
問題点が生じる。

なお、この種の装置として関連するものには、
例えば、特開昭57−69423号、同58−97136号が挙
げられる。

〔発明の目的〕

本発明の目的は、上記した公知例の欠点をなく
し、モータ起動後、安定に正規回転数でロツクす
るモータサーボ回路の速度検出回路を提供するこ
とにある。

〔発明の概要〕

本発明では、モータ起動時、速度検出用トラペ
ゾイド波形の出力タイミングを設定しているカウ
ンタ回路のカウント動作の再実行を防止するた
め、カウント開始タイミングを設定している第１
のモノマルチ回路の前段に、カウント期間よりも
短い出力パルス幅を有する回路、例えば第２のモ
ノマルチ回路または微分回路を設ける。

〔発明の実施例〕

本発明を第４図に示す実施例を用いて説明す
る。また第４図で、第１図に示した公知例と同一
機能を有する部分は同一番号を示し、その説明を
省略する。なお、第５図は第４図速度制御回路１
２のモータ起動時における各部動作波形図であ
る。

第４図において、２６は第３のＭ／Ｍ回路で、
カウンタ回路１５によるカウント期間よりも短か
い出力パルス幅に設定している。同図において位
相制御回路５等によるモータ引込み動作について
は第１図に示した公知例と同じため省略し、ここ
では速度制御回路１２におけるトラペゾイド波形
発生メカニズムを中心に説明する。

第４図において、速度制御回路１２はモータ２
４に連動した周波数発生機２５出力（第５図Ａ）
をリミツタ回路１３に入力して、その出力（第５
図Ｂ）を第３のＭ／Ｍ回路２６に入力している。
この第３のＭ／Ｍ回路２６は、カウント回路１５
によるカウント期間Tcよりも短かいパルスを出
力している（第５図Ｃ）。第３のＭ／Ｍ回路２６
出力を、第２のサンプリングパルス作成回路２１
を経て、第２のサンプルホールド回路１９に導
き、もう一方は第１のＭ／Ｍ回路１４に入力して
いる。カウンタ回路１５は第１のＭ／Ｍ回路１４
出力（第５図Ｄ）の立上り信号に同期して、クロ
ツク信号発生回路１６の出力信号を所定数カウン
トした後、第１のＭ／Ｍ回路１４のリセツト入力
に戻して、第５図Ｅの波形を得ている。このと
き、モータ回転数がカウント期間Tcの２倍の逆
数の周波数（１／2Tc）以下でも、第５図Ｃに示す ように第１のＭ／Ｍ回路１４入力の“Ｌ”レベル
のときにカウンタ回路１５出力のリセツト信号
（第５図Ｅ）の立上り部分が入力されるため、第
１のＭ／Ｍ回路１４は再トリガされない。したが
つて、カウンタ回路１５でのカウント動作の再実
行を防止でき、カウンタ回路１５出力信号（第５
図Ｅ）を第２のＭ／Ｍ回路１７（出力信号は第５
図Ｆ）、第２のトラペゾイド波形作成回路１８に
入力して、周波数発生機信号に対応したトラペゾ
イド波形（第５図Ｇ）を得ることができる。これ
によりこのトラペゾイド波形と第２のサンプリン
グパルス作成回路２１出力（第５図Ｉ）とで第２
のサンプルホールド回路１９において速度検出を
行ない、正規回転数にロツクする。

さらに、第６図のように第３のＭ／Ｍ回路２６
の代わりに、CR回路による微分回路２７、波形
整形回路２８を用いて、リミツタ回路１３の出力
パルス幅を制限するように構成しても良い。

〔発明の効果〕

本発明によれば、モータは、起動立上げの途中
で回転数がロツクしてしまうことなく、安定に正
規回転数に到達できる。

【図面の簡単な説明】

第１図は従来のモータサーボ回路のブロツク
図、第２図は第１図の速度制御回路の正規回転数
時における各部の動作波形を示す波形図、第３図
は第１図のモータ起動時における速度制御回路の
各部の動作波形を示す波形図、第４図は本発明の
第１の実施例のブロツク図、第５図は本発明の第
１の実施例におけるモータ起動時の速度制御回路
の各部の動作波形を示す波形図、第６図は本発明
の第２の実施例のブロツク図である。 １……デイスク、２……記録位置合せ用のマー
ク信号、５……位相制御回路、１２……速度制御
回路、１４……第１のＭ／Ｍ回路、１５……カウ
ンタ回路、１６……クロツク信号発生回路、１７
……第２のＭ／Ｍ回路、１８……第２のトラペゾ
イド波形作成回路、２４……モータ、２５……周
波数発生機、２６……第３のＭ／Ｍ回路、２７…
…微分回路。

Claims (1)

1. 【特許請求の範囲】 １ モータに連動した周波数発電機から出力され
   る信号を波形整形するリミツタ回路と、リミツタ
   回路出力信号の立上りもしくは立下り信号により
   所定パルス幅を出力するモノマルチ回路と、モノ
   マルチ回路の出力パルスに同期して基準信号を所
   定数カウントするカウンタ回路と、カウンタ回路
   の出力信号で前記モノマルチ回路をリセツトし、
   かつカウンタ回路の出力信号からトラペゾイド波
   形信号を作成して、前記リミツタ回路出力の立上
   りもしくは立下り信号を検出した信号でサンプル
   ホールドする方式の速度検出回路において、 前記リミツタ回路出力のパルス幅を制限する回
   路が前記モノマルチ回路入力段に設けられている
   ことを特徴とするモータサーボの速度検出回路。 ２ 前記リミツタ回路出力のパルス幅を制限する
   回路がモノマルチ回路で構成される特許請求の範
   囲第１項に記載のモータサーボの速度検出回路。 ３ 前記リミツタ回路出力のパルス幅を制限する
   回路が微分回路で構成される特許請求の範囲第１
   項に記載のモータサーボの速度検出回路。