JPH0466134B2 - - Google Patents

Description

【発明の詳細な説明】 〔発明の利用分野〕 本発明は、デイジタル記録された信号を再生す
るデイジタル記録信号再生装置に係り、特に電流
源を有する積分形デイジタル・アナログ変換器の
積分器のダイナミツクレンジを拡大するに好適な
回路に関する。

〔発明の背景〕

第１図にデイジタル記録された信号を再生する
デイジタル記録信号再生装置のブロツク図を示
す。

１０１は光または磁気を用いた記録媒体、１０
２は記録媒体１０１から記録されている信号を光
または磁気を使用して読み出す再生ヘツド、１０
３は再生ヘツド１０２によつて読み出された電気
信号の波形等化を行ない、デイジタル符号に変換
するデータストローブ等の処理を行なう再生アン
プ、１０４はデ・インターリーブ、誤り検出訂正
などの処理を行なうデイジタル信号処理回路、１
０５はデイジタル信号処理回路１０４によつて得
られたデイジタル信号の値に応じた時間だけ定電
流を流すデイジタル・アナログ変換電流源、１０
６はデイジタル・アナログ変換電流源１０５の出
力を積分する積分器、１０７は積分器１０６の出
力がデイジタル値に応じたアナログ電圧になつた
後の適当のタイミングで出力を得るリサンプル回
路、１０８はリサンプル回路のサンプリング周期
にともなう不要信号を遮断するLPF、１０９は
記録情報の再生出力端子である。

次に、１０５および１０６で構成される積分方
式のデイジタル・アナログ変換器（以下DACと
略す）について説明する。

積分方式のDACは、特公昭38−4116号公報で
開示されているように、デイジタル入力で決まる
期間だけ定電流を積分し、アナログ出力を得るも
のである。

第２図に機能ブロツク図を示す。１はデイジタ
ル値の入力、２はクロツク入力、３はカウンタ、
４は電流スイツチ、５は定電流源、６は制御回
路、７は積分用のオペアンプ、８は容量、９はリ
セツトスイツチ、１０は積分器出力である。

まず、リセツトスイツチ９を閉じて容量８の電
荷を放電する。それと同時にデイジタル・データ
を入力１からカウンタ３にセツトする。その後カ
ウンタ３をクロツク入力２からのクロツクで動作
させ、デイジタル・データに応じた期間だけスイ
ツチ４を閉じて、定電流源５の電流を容量８から
流す。その間オペアンプ７と容量８で構成された
積分器出力１０の電圧は一定の傾斜をもつて増加
し、スイツチ４が開くとともに一定値を保持す
る。この動作によりデイジタル・データに応じた
積分器出力を得るデイジタル・アナログ変換をす
るのであるが、このように単純に積分した場合、
カウンタのクロツク周波数fclkとDACの変換時
間Ｔおよびビツト数Ｎとの関係は Ｔ＝2^N×fclk である。ここでビツト数16で変換時間10μs程度の
DACを構成するためには fclk≒6.6GHz となり、集積回路では実現困難な値となる。

このカウンタのクロツク周波数を下げるために
提案された16ビツトの積分方式のDACを第３図
に示す。

この例は1982年１月18日付の日経エレクトロニ
クス「デイジタル・オーデイオ用の低歪率16ビツ
トICA−Ｄ，Ｄ−Ａ変換器」で開示されたもので
ある。第３図において、第１図と同一符号のもの
は同一機能を示し、１１は上位８ビツト側の定電
流源、１２は下位８ビツト側の定電流源、１３は
上位８ビツト側の定電流源１１を導通遮断する上
位８ビツト側の電流スイツチ、１４は下位８ビツ
ト側の定電流源１２を導通遮断する下位８ビツト
側の電流スイツチ、１５は上位８ビツト側の電流
スイツチ１３の導通期間を決める上位８ビツト側
のカウンタ、１６は下位８ビツト側の電流スイツ
チ１４の導通期間を決める下位８ビツト側のカウ
ンタ、１７はカウンタ１５，１６およびスイツチ
９の制御タイミングを決める制御回路、１８は上
位８ビツト側のデイジタル・データ入力、１９は
下位８ビツト側のデイジタル・データ入力、２０
はクロツク入力である。

第４図は動作説明用のタイミング図を示す。２
１は積分器の出力であるアナログ出力の波形、２
２は放電用のスイツチ９の導通期間、２３は上位
８ビツトの電流スイツチ１３の導通期間、２４は
下位８ビツトの電流スイツチ１４の導通期間、２
５はアナログに変換された信号を出力する期間で
ある。

まず、導通期間２２でスイツチ９を閉じて容量
８に充電された電荷を放電する。それと同時にデ
イジタル・データを上位８ビツトと下位８ビツト
に分けて、おのおの入力１８および１９を経て、
カウンタ１５および１６にセツトする。その後カ
ウンタ１５および１６にセツトされたデータに応
じた期間だけ電流スイツチ１３および１４を導通
させる。上位８ビツト側の定電流側の定電流源１
１と下位８ビツト側の定電流源１２との定電流値
には2⁸対１すなわち256対１の重みづけをしてい
る。上位８ビツトのデータで決まる導通期間２３
と下位８ビツトのデータで決まる導通期間２４に
おいて、容量８におのおの定電流源１１と定電流
源１２で充電し、積分器の出力であるアナログ出
力１０に波形２１を得る。その後のアナログ出力
１０のアナログ値がデイジタル・データをアナロ
グに変換した値であり、出力期間２５で次段に出
力する。

16ビツトを上位８ビツトと下位８ビツトに分け
て重みづけした２個の電流源を設けることでカウ
ンタのクロツク周波数f′clkを f′clk＝2⁸／10μs≒25MHz と現実可能な値としている。

しかし、第２図および第３図のどちらの積分方
式のDACにおいても、積分器出力１０の電圧は
第４図の波形２１に見てもあきらかなように、積
分器のオペアンプ７の正相入力である接地レベル
から正の方向の電圧にしか波形は出ない。

すなわち積分器出力電圧は、接地レベルから正
のある値までしか変化しない。

一方、オーデイオ信号などの交流信号の中点は
一般的に接地レベルであることやオペアンプの電
源電圧が正負対称電圧であることなどから積分器
出力電圧は接地レベルを中点とすることが望まし
い。この点はオペアンプ７の正相入力を接地レベ
ルより下げることで解決出来るかに思われるが、
さらに回路の実現上の問題を考えると、定電流源
５，１１および１２、スイツチ４，１３および１
４を構成するトランジスタなどの素子を動作させ
るための電圧が必要であるため、積分器のオペア
ンプ７の正相入力を接地レベルより下げることは
困難である。

以上の理由により「デイジタル・オーデイオ用
の低歪率16ビツトIC Ａ−Ｄ，Ｄ−Ａ変換器」に
おいて、オーデイオ信号は積分器出力では接地レ
ベルと正のある値との電圧信号とし、積分器出力
の次にオフセツトを加えて接地レベルをオーデイ
オ信号の中点とするような構成を用いている。

このような場合、積分器出力が正の電圧側しか
用いられないため積分器を構成するオペアンプを
オペアンプの信号通過可能な最大出力電圧の半分
しか有効に用いることしか出来ず、アナログ信号
のダイナミツクレンジを減少させる欠点を有す
る。

このダイナミツクレンジの減少を軽減する方法
として、1983年６月20日付日経エレクトロニクス
「高速、高集積、小型チツプを狙つた民生用バイ
ポーラLSI技術」に示されているように、第２
図、第３図のリセツトスイツチ９の閉じられる期
間、すなわち第４図の導通期間２２の間に容量８
に外部より一定電荷を充電して積分器のオペアン
プ７の出力を接地レベル以下とし、その後定電流
源５，１１および１２で積分することが考えられ
ている。しかし、この方法ではリセツト期間に容
量８に急激に電荷を供給するため、容量８の容量
値が大きい場合特にリセツト期間の瞬時電流が過
大となり、集積回路に使用しずらい場合が多い。

積分器出力の電圧変化であるアナログ信号振幅
は、定電流源１１，１２の電流値と積分期間の積
を容量８の容量値で割つた値となるため、定電流
値と容量値は無関係に設計出来ない。

また、スイツチ１３，１４の寄生容量による切
り替えスピードの遅れから定電流源１２の最低電
流値は制限される。さらに、リセツト期間の瞬時
最大電流を集積回路の最大許容電流などで制限す
れば、容量８の容量値が制限され、アナログ信号
振幅から定電流源１１の電流値が制限され、定電
流源１１と１２の比を自由に設定出来ない欠点を
有する。

すなわち、この方法で集積回路を構成する場
合、設計の自由度がなくなり、実現出来ない場合
も生じる欠点を有している。

〔発明の目的〕

本発明の目的は、従来の欠点がない、すなわち
リセツト期間に瞬時最大電流が少なく、設計の自
由度が大きく、かつ積分器出力のアナログ信号の
中点が接地レベルに近いことでダイナミツクレン
ジの大きい積分方式デイジタル・アナログ変換器
を提供することにある。

〔発明の概要〕

本発明の要点は、デイジタル・データに応じた
時間だけ積分される定電流源と電流方向が逆方向
の逆方向電流源を受け、ある一定期間だけその電
流源を導通させることで、積分器出力であるアナ
ログ信号の中点を接地レベルに近づけることにあ
る。

〔発明の実施例〕

以下、本発明の一実施例を第５図に示す。

同図において、第２図と同一符号のものは同一
機能を示す。２６は定電流源５と逆方向の定電流
源、２７は定電流源２６を導通遮断するスイツ
チ、２８はスイツチ９，２７およびカウンタ３を
制御する制御回路である。

第６図に動作説明用のタイミング図を示す。２
６は積分器の出力であるアナログ波形、３０は定
電流源２６が無い場合の積分器の出力のアナログ
波形、３１は電流源５が無い場合の積分器の出力
のアナログ波形、３２は放電用のスイツチ９の導
通期間、３３はデイジタル・データに応じて変化
する電流スイツチ４の導通期間、３４はスイツチ
２７の導通期間、３５はアナログに変換された信
号を出力する期間である。

なお、アナログ波形３０と３１はアナログ波形
２９を説明するために記入したものであり、実際
の積分器出力のアナログ波形は２９のみである。

まず、導通期間３２でスイツチ９を閉じて容量
８に充電された電荷を放電する。それと同時にデ
イジタル・データをカウンタ３にセツトする。そ
の後カウンタ３にセツトされたデータに応じた期
間である導通期間３３だけ電流スイツチ４が閉じ
られ、積分器１２に定電流源５の電流が流れ、出
力１０にはアナログ波形３０のようになるはずで
ある。

一方、制御回路２８から一定期間だけスイツチ
２７を閉じるため、定電流源２６の電流が積分器
に流れ、出力１０にはアナログ波形３１のように
なるはずである。実際の動作では電流スイツチ４
とスイツチ２７の導通が同時に行なうため、出力
１０のアナログ波形はアナログ波形３０と３１の
加算したアナログ波形２９が得られることとな
る。スイツチ２７の導通期間３４は制御回路２８
から決まるように一定期間であり、電流スイツチ
４はデイジタル・データによつて導通期間が決ま
るため、アナログ波形２９がデイジタル・データ
によつて変化することは従来と同一である。定電
流源２６の電流値およびスイツチ２７の導通期間
は、デイジタル・データの中点の値が入力された
とき出力１０のアナログ値がほぼ接地レベルにな
るように、たとえばスイツチ２７の導通期間がデ
イジタル・データのフルスケールと同一期間（デ
イジタル・データの中点の２倍期間）の場合に
は、定電流源５の電流値の約1/2の電流値を定電
流源２６の電流値とすることで、積分器出力のア
ナログ波形を接地レベル中点として取り扱うこと
が出来ることでダイナミツクレンジの減少もまね
くことなく、リセツト期間のように短かい期間に
瞬時に電荷を充電するような過大電流も必要とし
ないデイジタル記録信号再生装置を可能と出来
た。

第７図に本発明の他の実施例を示し、第８図に
動作説明用のタイミング図を示す。第３および第
４図と同一符号のものは同一機能を示す。３６は
定電流源１１および１２と逆方向の定電流源、３
７は定電流源３６を導通遮断するスイツチ、３８
はスイツチ９および３７、カウンタ１５および１
６を制御する制御回路である。３９は積分器の出
力１０のアナログ波形、４０は定電流源１１およ
び１２の電流スイツチ１３および１４が導通しな
い場合の出力１０のアナログ波形、４１はスイツ
チ３７の導通期間を示す。デイジタル・データに
応じたアナログ波形２１を得るのは従来例の第３
および第４図の場合と同一である。その波形２１
を得る動作と同時に、定電流源３６からスイツチ
３７の導通期間４１の間積分器に電流がながれる
ため、積分器の出力１０のアナログ波形はアナロ
グ波形２１と４０の加算したアナログ波形３９に
示すようになる。最終的にデイジタル・データを
アナログ値に変換し、次段に出力する期間２５の
時点でのアナログ値は波形２１で得られた値から
波形４０で得られた値だけ波形３９は下にシフト
していることが第８図からわかる。波形４０はデ
イジタル・データに無関係に一定であり、波形２
１はデイジタル・データに応じて期間２５での値
を変化させるため、第７図で示した構成では出力
１０にはデイジタル・データに応じ、かつ波形４
０で示す値だけ下にシフトしたアナログ値が得ら
れる。ここでデイジタル・データの中点の値が入
力されたとき、アナログ値出力が接地レベルにな
るように、たとえばスイツチ３７の導通期間がデ
イジタル・データのフルスケール（デイジタル・
データの中点の２倍）の場合には、重みづけされ
た定電流源の上位ビツト側の定電流源１１の電流
値の約1/2の電流値を定電流源３６の電流値とす
ることで、積分器出力のアナログ波形を接地レベ
ル中点とすることが出来る。

第９図に本発明のさらに他の実施例を示す。

この例は、第７図より積分のクロツク周波数を
下げるために電流源を３分割したものであり、た
とえば上位から、６ビツト、５ビツト、５ビツト
として16ビツトを構成する（この場合の電流源は
上位から1024対32対１の比になる）ものである。
４２は上位ビツト側の定電流源、４３は中位ビツ
ト側の定電流源、４４は下位側ビツトの定電流
源、４５は上位ビツト側の電流スイツチ、４６は
中位ビツト側の電流スイツチ、４７は下位ビツト
側の電流スイツチ、４８は上位ビツト側のカウン
タ、４９は中位ビツト側のカウンタ、５０は下位
ビツト側のカウンタ、５１は上位ビツト側のデイ
ジタル・データ入力、５２は中位ビツト側のデイ
ジタル・データ入力、５３は下位ビツト側のデイ
ジタル・データ入力、５４はクロツク入力、５５
は定電流源４２，４３および４４と逆方向電流を
流す定電流源、５６は一定期間導通しや断するス
イツチ、５７はスイツチ９および５６、カウンタ
４８，４９および５０を制御する制御回路であ
る。スイツチ９で容量８に充電された電荷を放電
するとともに、デイジタル・データを上位、中
位、下位ビツト側に分けてカウンタにセツトし、
それらの値に応じた期間だけ定電流源４２，４３
および４４から積分器に電荷を積分するととも
に、定電流源５５から一定期間スイツチ５６を通
じて積分器に電荷を積分することで、出力１０の
アナログ波形の中点をほぼ接地レベルとする。デ
イジタル・データに応じて積分する電流源が第７
図の２個から３個に変化しただけの差であり、動
作原理的には第７図と同一である。

第１０図に本発明の別の実施例を示す。

この図の場合は、複数の情報を順次デイジタル
信号で記録されているようなシステムの場合に用
いる方法であり、例として２個の情報の場合を示
す。そのため積分器は２個用い、７〜10と同一機
能をもつものをもう一系続設けるため７′〜１
０′と記号をつけた。５８はデイジタル・データ
に応じて期間だけ導通する電流スイツチ４５，４
６および４７の出力を２つの積分器に切り換える
スイツチ、５９はスイツチ９の導通を２つの積分
器に切り換えるスイツチ、６０は定電流源４２，
４３および４４と逆方向の定電流源、６１は定電
流源６０を一定間隔で２つの積分器に切り換える
スイツチ、６２はスイツチ９，９′，５８，５９，
６１およびカウンタ４８，４９および５０を制御
する制御回路である。

第８図のリセツト期間２２と次段への出力期間
２５の合計期間を期間４１（第７図では定電流源
１１，１２および３６の積分する期間、第９図、
第１０図では定電流源４２，４３，４４および５
５あるいは６０の積分する期間）とほぼ等しく設
定すると、２個の積分器を用いて２種類のデイジ
タル情報をアナログに変換することが容易とな
る。

すなわち、一方の積分器に一方のデイジタル・
データに応じた積分をしている間に他方の積分器
の出力を次段に導通させ、その後容量に蓄積され
た電荷を放電させる。次に一方の積分器出力を次
段に導通させ、その後容量に蓄積された電荷を放
電させる間に他方の積分器に他方のデイジタル・
データに応じた積分をとることが出来る。

こうすることによつて、２種の情報を１個の積
分器で時系列に行なうより、おのおのの期間を長
くとることが出来、忠実にデイジタルをアナログ
に変換出来るのである。このとき第１０図に示す
ように逆方向の定電流源も同時に積分している方
の積分器に切り換えることで積分器の出力のアナ
ログ中点をほぼ接地レベルとすることが出来、第
７，９図と同様の効果を得る。制御回路６２によ
りある周期の半周期はスイツチ５８が接点Ａにつ
ながり、定電流４２，４３および４４からデイジ
タル・データに応じた期間電流がスイツチ６１の
接点Ａに続がり定電流源６０から一定電流が容量
８に流れ、積分器の出力１０にアナログ値が変化
する。その時スイツチ５９はＡに接しているた
め、スイツチ９は必ず閉じない。次の半周期には
スイツチ５８，５９，６１はＢに接し、出力１０
の値を次段に得た後、スイツチ５９を経た信号で
スイツチ９は閉じられ、容量８に充電された電荷
は放電される。

一方、この時容量８′は定電流源６０，４２，
４３，４４で充電され、出力１０′にはデイジタ
ル・データに応じた値のアナログ値が表われる。

このように、一定電流源６０をスイツチ６１で
交互に切り換えて積分器に出力することでも、ア
ナログ出力の波形中点をほぼ接地レベルと出来、
ダイナミツクレンジの減少をさせることのないデ
イジタル記録信号再生装置を実現出来る。

なお、第１０図ではデイジタル・データに応じ
た積分を第９図に示した３分割した電流源で行な
つたが、第７図に示す２分割でも同一の効果をも
つことは明らかである。

さらに本発明のさらに別の実施例を第１１図に
示す。

６３はスイツチ、６４は制御回路である。この
例は第１０図にスイツチ６３を設け、スイツチ６
３の導通期間を制御することで、定電流源６０か
らの電流出力を停止したり、等価的電流量を変化
させたりすることを可能としたものである。たと
えば、定電流源４２，４３，４４の電流値を測定
するような場合、スイツチ５８とスイツチ６１と
が連動しているとスイツチ４５，４６，４７を切
り換えて出力される定電流源４２，４３，４４の
電流値に定電流源６０の値が加えられた値しか測
定出来ないため、スイツチ６３をしや断すること
で測定が確実になるのである。

また、スイツチ５８，５９，６１の切り換え周
期とクロツク入力５４のクロツク周期との関係が
一定の場合は良いが、関係が変化する場合には変
化に応じてスイツチ６３をしや断することでいつ
でもアナログ出力の中点をほぼ接地電位とするこ
とが出来るためである。

たとえば、スイツチ６１の切り換え周期とクロ
ツク周期との関係がある時にアナログ出力の中点
を接地レベルに設定したとする。この後、スイツ
チ切り換え周期はそのままでクロツク周期だけ1/
２となるとすると、デイジタル・データによつて
積分される期間のみ1/2となるため、アナログ出
力のフルスケールが接地レベル近傍になつてしま
う。その対策として、クロツク周期が1/2になる
ときにはスイツチ６３をスイツチ６１切り換え周
期の２倍の周波数で導通しや断をすることでスイ
ツチ６１を通して流れる電流源６０の導通期間を
１／２と出来（等価的に定電流源６０の電流値を1/2
としたのと同一に出来）積分器出力のアナログ出
力の中点を接地レベル近傍に出来る。

以上説明したように、デイジタル・データに応
じて積分される電流源に対して逆方向の電流源を
設け、一定期間だけ逆方向の電流源を導通させる
ことでアナログ出力の中点を接地レベルに近づけ
ることが出来るのである。

ここで第１１図の本発明とかかわりの強い部分
の回路図の一例を第１２図に示す。

６５〜７４はNPNトランジスタ、７５〜７９
はPNPトランジスタ、８０は電流源、８１，８
２は電圧源、８３〜８９は抵抗である。トランジ
スタ６７〜６９と抵抗８３〜８５は定電流源４２
〜４４を構成し、トランジスタ６５と６６でスイ
ツチ４５を構成している。定電流源６０は温度ド
リフト等を少なくするために定電流源４２〜４４
を構成する側からトランジスタ７０と抵抗８６で
定電流源をつくり、トランジスタ７５，７７抵抗
８８，８９で電流ミラー回路で構成している。こ
の間にトランジスタ７３，７４でスイツチ６３を
構成しているが、トランジスタ７８と７９で構成
したスイツチ６１と同様なPNPのスイツチをト
ランジスタ７７とスイツチ６１との間に設けても
スイツチ６３は構成出来る。

〔発明の効果〕

本発明によれば、リセツト期間に瞬時に充電す
ることがないため、設計の自由度が増し、積分器
出力のアナログ信号の中点がほぼ接地レベルとな
るため、ダイナミツクレンジの大きい積分方式デ
イジタル・アナログ変換器を得ることが出来る。

【図面の簡単な説明】

第１図は従来のデイジタル記録信号再生装置の
ブロツク図、第２図は従来の積分方式のDACの
一回路図、第３図は従来の積分方式のDACの他
の回路図、第４図は従来の説明用タイミング図、
第５図は本発明の一実施例を示す回路図、第６図
は第５図の説明用タイミング図、第７図は本発明
の他の実施例を示す回路図、第８図は第７図の説
明用タイミング図、第９図は本発明のさらに他の
実施例を示す回路図、第１０図は本発明の別の実
施例を示す回路図、第１１図は本発明のさらに別
の実施例を示す回路図、第１２図は本発明のさら
にまた別の実施例を示す回路図である。 １０１…記録媒体、１０５…デイジタル・アナ
ログ変換電流源、１０６…積分器、１０９…再生
出力、３，１５，１６，４８，４９，５０…カウ
ンタ、４，９，１３，１４，２７，３７，４５，
４６，４７，５６，５８，５９，６１，６３…ス
イツチ、５，１１，１２，２６，３６，４２，４
３，４４，５５，６０…定電流源、８…容量、７
…オペアンプ。

Claims (1)

【特許請求の範囲】
1. １ 積分器と、第１の電流源と、前記第１の電流
   源と電流方向が逆の第２の電流源と、前記積分器
   にデイジタルデータのデイジタル値に応じた期間
   前記第１の電流源の電流を供給すると共に一定期
   間前記第２の電流源の電流を供給する制御回路を
   備えたことを特徴とする積分方式デイジタル・ア
   ナログ変換器。