JPH0465843A - 半導体装置の製造装置および半導体装置の製造方法 - Google Patents

半導体装置の製造装置および半導体装置の製造方法

Info

Publication number
JPH0465843A
JPH0465843A JP2178605A JP17860590A JPH0465843A JP H0465843 A JPH0465843 A JP H0465843A JP 2178605 A JP2178605 A JP 2178605A JP 17860590 A JP17860590 A JP 17860590A JP H0465843 A JPH0465843 A JP H0465843A
Authority
JP
Japan
Prior art keywords
bonding
semiconductor element
semiconductor
substrate
bonding head
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2178605A
Other languages
English (en)
Inventor
Koichi Tamai
玉井 光一
Yasutaka Koga
康隆 古賀
Mineaki Iida
飯田 峰昭
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2178605A priority Critical patent/JPH0465843A/ja
Publication of JPH0465843A publication Critical patent/JPH0465843A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73201Location after the connecting process on the same surface
    • H01L2224/73203Bump and layer connectors
    • H01L2224/73204Bump and layer connectors the bump connector being embedded into the layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/75Apparatus for connecting with bump connectors or layer connectors

Landscapes

  • Wire Bonding (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 [発明の目的コ (産業上の利用分野) 本発明は、例えば、半導体素子を基板の所定位置にフリ
ップチップ式にボンディングする半導体装置の製造装置
および製造方法に関する。
(従来の技術) 近年、液晶モジュールや感熱印字ヘッド、および、メモ
リカードのように半導体素子(ICやLSI等)を多数
個用いるデバイスが増加している。そして、これらにお
いては、いずれの場合も多数個の半導体素子を高密麿に
かつ薄型に基板に搭載する必要かある。そして、上述の
ような半導体素子の実装には、一般にワイヤボンディン
グ方式、フリップチップ方式、および、フィルムキャリ
ア方式のうちのいずれかが採用されている。
つまり、ワイヤボンディング方式においては、半導体素
子に設けられた複数の電極部かそれぞれ導電性のボンデ
ィングワイヤを介して、基板に形成された配線パターン
の電極部、或いは、リードフレームに形成されたリード
等の接合される。
また、フリップチップ方式においては、半導体素子の素
子形成面上に設けられた複数の電極パッドに、バンプ(
金属突起もしくは突起電極)がそれぞれ形成される。さ
らに、半導体素子か素子形成面を例えば下方に向けた状
態で保持され、基板の素子搭載面に向い合せられる。そ
して、半導体素子のバンプと基板の配線パターンとが位
置合せされたのち、加熱を伴うはんだ付け、或いは、紫
外線硬化性の接着剤や異方性導電膜を用いた接着等によ
り、第3図に示すようにバンプを介在させた状態で互い
に固定される。
ここで、第3図は異方性導電膜を用いてフリップチップ
実装を行った場合を示すもので、図中の1は半導体素子
、2・・・(2つのみ図示)は半導体素子1の素子形成
面3に設けられた電極パッド部、そして、4・・・は各
電極パッド部2・・・に突設されたバンプである。また
、図中の5は基板、6・・・(2つのみ図示)は配線パ
ターン、そして、7は半導体素子1と基板5との間に介
在する異方性導電膜を示している。
さらに、フィルムキャリア方式においては、半導体素子
に形成されたバンプとシネフィルム状のフィルムキャリ
アに形成されたフィルムリードとが接合される。このの
ち、半導体素子がフィルムリードとともにフィルムキャ
リアから打抜かれ、フィルムリードが基板の配線パター
ンに接合される。
(発明が解決しようとする課題) ところで、上述した各方式には、それぞれ以下のような
不具合がある。
つまり、ワイヤボンディング方式において、感熱印字ヘ
ッドを例とすると、A4サイズの用紙に印字可能な感熱
印字ヘッドのボンディングワイヤ数は、通常2000〜
2500本である。そして、−船釣なワイヤボンディン
グスピードを0.20秒とすると、1個の感熱印字ヘッ
ドをワイヤボンディングするのに必要な時間は約7〜9
分である。
このため、ワイヤボンディング方式では、個々の製品の
製作に多くの時間が必要であり、生産性か悪い。
また、一般に、ワイヤボンダメーカの保証範囲として例
えば接続オープン発生率が1/2000であることが、
ワイヤボンダメーカによって示されている。そして、こ
のことを考慮すると、1個の製品につき1回の接続オー
プンが発生することになり、信頼性が低かった。
さらに、フリップチップ方式においては、半導体素子と
基板とをはんだ付けする場合、両部材の熱膨張率の違い
を原因として、接続オープンが発生することがあった。
また、フィルムキャリア方式においては、フィルムキャ
リアおよびフィルムリード等が十分な柔軟性を有してい
るため、熱応力や外部応力についての自由度が高い。し
かし、半導体素子と基板とのボンディングにフィルムリ
ードという間接部材を要するため、他の方式に比べて実
装コストが大である。
本発明の目的とするところは、半導体素子と基板との熱
膨張率の違いを原因とする接続不良の発生を防止し、半
導体素子と基板とのボンディングを高速且つ安価に行う
ことが可能な半導体装置の製造装置および製造方法を提
供することにある。
[発明の構成コ (課題を解決するための手段および作用)上記目的を達
成するために本発明は、素子形成面上に配設されたバン
プを有する半導体素子をボンディングヘッドにより保持
し、半導体素子を、配線パターンを形成された基板に対
向させて基板へフリップチップ式にボンディングする半
導体素子の製造装置において、同心円上に配置された複
数のボンディングヘッドと、半導体素子をバンプが露出
した状態でピックアップ位置へ供給する半導体素子供給
装置と、ピックアップ位置に供給された半導体素子をト
レイから取出しボンディングヘッドのうちの所定位置に
在るボンディングヘッドへ搬送する半導体素子搬送装置
と、複数のボンディングヘッドを有する回転部材を備え
この回転部材を回転させてそれぞれのボンディングヘッ
ドを、半導体素子の供給が行われる半導体素子供給位置
、および、半導体素子と基板とのボンディングが行われ
るボンディング位置の間で回動させ、回転部材の回転に
伴い、半導体素子供給位置でボンディングヘッドに供給
された半導体素子の向きを、半導体素子をボンディング
位置へ送る過程で反転させて素子形成面を基板に対向さ
せるボンディングヘッド送り装置とを具備した。
また、素子形成面上に配設されたバンプを有する半導体
素子をボンディングヘッドにより保持し、半導体素子を
、配線パターンを形成された基板に対向させて基板へフ
リップチップ式にボンディングする半導体素子の製造方
法において、バンプを露出させた状態でピックアップ位
置に供給された半導体素子をトレイから取出し、同心円
上に配置された複数のボンディングヘッドのうちの半導
体素子供給位置に在るボンディングヘッドへ供給する第
1の工程と、ボンディングヘッドに供給された半導体素
子を位置決めする第2の工程と、位置決めされた半導体
素子を位置認識する第3の工程と、複数のボンディング
ヘッドを有する回転部材を回動させ、それぞれのボンデ
ィングヘッドを半導体素子供給位置とボンディング位置
との間で回動させ、回転部材の回転に伴い、半導体素子
供給位置でボンディングヘッドに供給された半導体素子
の向きを、半導体素子をボンディング位置へ送る過程で
反転させて素子形成面を基板に対向させる第4の工程と
を具備した。
そして、本発明は、半導体素子と基板との熱膨張率の違
いを原因とする接続不良の発生を防止でき、さらに、半
導体素子と基板とのボンディングを高速且つ安価に行え
るようにしたことにある。
(実施例) 以下、本発明の一実施例を第1図および第2図に基づい
て説明する。なお、従来の技術の項で説明したものと重
複するものについては同一番号を付し、その説明は省略
する。
第1図は本発明の一実施例を示すもので、図中の符号1
1は、第3図を引用して示すように、素子形成面3に露
出した電極パッド部2・・・にAuやCu或いははんだ
等からなるバンプ(金属突起または突起電極)4・・・
を突設された半導体素子1・・・を、配線パターン6を
形成された基板5に異方性導電膜7を介してフリップチ
ップ式にボンディングする半導体装置の製造装置(以下
、製造装置と称する)を示している。
この製造装置11は、1つの本体12に半導体素子供給
装置(以下、素子供給装置と称する)13、半導体素子
搬送装置(以下、素子搬送装置と称する)14、ボンデ
ィングヘッド15.16、ボンディングヘッド送り装置
としての反転装置17、および、基板搬送装置18を有
している。
そして、製造装置11は、素子供給装置13および素子
搬送装置14を本体12の上部に配置するとともに基板
搬送装置18を本体12の、素子搬送装置14(および
供給装置13)に対して下方に位置する部位に配置して
いる。さらに、製造装置11は、ボンディングヘッド1
5.16、および、送り装置17を本体12の正面に、
且つ、素子搬送装置14(および供給装置13)と基板
搬送装置18との間の部位に配置している。
これらのうち素子供給装置13は、X−Y−θ方向に変
位自在な供給テーブル19を備えており、この供給テー
ブル19上に、半導体素子1・・・を例えば種類毎に分
類して収納した複数のトレイ20・・・を載置し並べて
いる。そして、素子供給装置13は、各トレイ20・・
・に収納された半導体素子1・・・の素子形成面3・・
・を、バンブ4・・・を露出させた状態で上方に向けて
いる。
また、素子搬送装置14は、第2図中に概略的に示すよ
うに、基端部21aを中心として水平方向に回動自在な
ピックアップノズル21を備えている。そして、素子搬
送装置14は、図中に矢印Aで示すようにピックアップ
ノズル21を回動させ、供給テーブル19と、後述する
第1のボンディングヘッド15が停止した所定位置とし
ての半導体素子供給位置(以下、素子供給位置と称する
)22との間で、その先端部20bを回動変位させる。
そして、素子搬送装置14は、ピックアップノズルの先
端部20bに所定のトレイ20aに収納された半導体素
子1を真空吸着し、この半導体素子1を素子供給位置2
2へ搬送する。
また、第1図中に符号23で示すのは半導体素子位置決
め装置(以下、素子位置決め装置と称する)である。こ
の素子位置決め装置23は、半導体素子1・・・の外形
に略対応する形状に設定された切欠部24を有する位置
決め爪25を有しており、この位置決め爪25を半導体
素子供給位置22の近傍に配置している。そして、素子
位置決め装置23は、この位置決め爪25を第2図中に
示すように、上記半導体素子供給位置22て例えばX−
Y方向に変位させるようになっている。
さらに、符号26で示すのは半導体素子認識装置(以下
、素子認識装置と称する)である。この素子認識装置2
6は照明、照明光伝送、および撮像等を行う光学系を備
えている。そして、素子認識装置26は、素子供給位置
22の様子を例えば上方から撮像し、素子供給位置22
の様子を例えば本体12に内蔵されたコンピュータ等の
制御部へ出力するようになっている。
また、前記反転装置17は、本体12の正面中央部に配
置されたアーム状の回転部材27を備えている。そして
、反転装置17はこの回転部材27の長手方向中間部を
、回転軸28を介して本体12に枢支しており、この回
転部材27を例えばステップ式に駆動して180度毎に
回転させるようになっている。
さらに、反転装置17はその長手方向両端部に前記ボン
ディングヘッド15.16を取付けられている。そして
、反転袋W17は回転部材27を、その長手方向を本体
12の例えば上下に向けた状態で停止させ、ボンディン
グヘッド15.16のそれぞれを、本体12の上部に位
置する素子供給位置22、および、この素子供給位置2
2の略真下に位置するボンディング位置29に交互に送
る。
前記ボンディングヘッド15.16は回転部材27によ
り、回転軸28を略中心とする同心円上に保持されてい
る。さらに、ボンディングヘッド15.16は、各々略
平坦に加工された各ヘッド面15a、16aを互いに逆
方向に向けている。
また、ボンディングヘッド15.16は、回転部材27
の長手方向に進退して回転部材27に対しそれぞれ個別
に突没できるようになっている。
また、基板搬送装置18は、X−Y−θ方向に変位自在
な搬送テーブル30を備えており、この搬送テーブル3
0上に基板5を、基板5の配線パターン6を露出させた
状態で載置している。そして、基板搬送装置18は搬送
テーブル3oを変位させ、基板5の所定の配線パターン
6をボンディング位置29内で位置合せする。
また、第1図中に31で示すのは基板認識装置である。
この基板認識装置31は照明、照明光伝送、および撮像
等を行う光学系を備えている。そして、基板認識装置3
1は、ボンディング位置29の様子を例えば上方から撮
像し、ボンディング位置29の様子を例えば本体12に
内蔵されたコンピュータ等の制御部へ出力するようにな
っている。
つぎに、この製造装置11を用いた製造方法を説明する
まず、素子供給装置13の供給テーブル19が変位し、
供給テーブル19に載置された所定のトレイ20aが、
供給テーブル19によって例えば素子供給位置22の近
傍のピックアップ位置32に送られる。そして、第2図
中に矢印Aで示すように、素子搬送装置14のピックア
ップノズル21が回動し、その先端部21bを所定のト
レイ20aへ到達させ、その先端部21bを半導体素子
1・・・のうちの1つの半導体素子1の素子形成面3に
当接させる。そして、ピックアップノズル21か半導体
素子1を真空吸着してトレイ20aから取出す。
さらに、ピックアップノズル21か素子供給位置22の
側へ回動して半導体素子1を、吸着したまま素子供給位
置22へ搬送する。そして、搬送された半導体素子1か
、素子供給位置22て停止した第1のボンディングヘッ
ド15に載置されるとともにピックアップノズル21か
ら解放される。
そして、半導体素子1が素子形成面3を上方に向けた状
態で第1のボンディングヘッド15に供給される。
また、第1のボンディングヘッド15に供給された半導
体素子1は、位置決め装置23の位置決め爪25によっ
て大まかな位置決めを行われる。
つまり、位置決め爪25は、X−Y方向に変位して素子
供給位置22に進入し、その切欠部24に半導体素子1
を入込ませる。そして、位置決め爪25は、半導体素子
1を係止させて半導体素子1の位置合せおよび姿勢調整
を行う。
さらに、半導体素子1の位置決めが終った後、素子認識
装置26によって半導体素子1が撮像される。そして、
半導体素子1の、例えば光学系の光軸に対する位置すれ
量が演算され、半導体素子1の位置認識が行われる。な
お、素子認識装置26によって撮像された画像は、本体
12の正面に設置されたモニタ33に写し出される。
半導体素子1の位置認識が終ったのち、半導体素子1が
第1のボンディングヘッド15に真空吸着され、さらに
、反転装置17の回転部材27が図中に矢印Bで示すよ
うに180度回転し、第1のボンディングヘッド15が
半導体素子1を吸着したままボンディング位置29へ送
られる。そして、半導体素子1は、素子供給位置22か
らボンディング位置29へ搬送されることと同時にその
向きの反転を行われ、ボンディング位置29で素子形成
面3を下方に向ける。
さらに、このとき、第1のボンディングヘッド15に対
して対角に位置する第2のボンディングヘッド16は、
回転部材27によって、矢印Cで示すようにボンディン
グ位置29から素子供給位置22へ送られる。そして、
第2のボンディングヘッド16は、第1のボンディング
ヘッド15に対して反転し、素子供給位置22てそのヘ
ッド面16aを上方に向ける。
また、ボンディング位置29においては、基板認識装置
31によって、基板搬送装置18の搬送テーブル30上
に保持された基板5の位置認識が行われる。そして、基
板5に形成された配線パターン6・・・の、例えば光学
系の光軸に対する位置ずれ量が演算される。
なお、基板認識装置31によって撮像された画像を本体
12の正面に設置されたモニタ33に写し出し、ボンデ
ィング位置29の様子を観察できるようにしてもよい。
そして、この基板認識装置31の出力および前記素子認
識装置26の出力を基にして求められた補正量が基板搬
送装置18へ入力され、搬送テーブル30が駆動されて
、配線パターン6・・・の、対応する半導体素子1の電
極パッド部2・・・との位置整合が行われる。
また、基板認識装置31による基板5の位置認識は、素
子認忠装置26による半導体素子1の位置認識と略平行
した時間帯に行われる。
そして、こののち、ボンディング位置29にある第1の
ボンディングヘッド15が、回転部材27から突出し、
第2図中に矢印りで示すように基板5の所定位置に向か
って下降する。そして、半導体素子1が基板5へ押付け
られてボンディングされる。
そして、1回のボンディングが終了する毎に上述の一連
の動作か行われ、両ボンディングツール15.16が交
互に、半導体素子1・・・をボンディング位置29へ搬
送するとともに半導体素子1・・・の向きを反転させる
。そして、例えば複数種類の半導体素子が予め設定され
たプログラムに基づいて、基板5の所定位置にボンディ
ングされる。
なお、この製造装置11においては、各ボンディングヘ
ッド15.16に吸着された半導体素子1の加熱、およ
び、搬送テーブル30に載置された基板5の加熱が行わ
れている。
すなわち、上述のような製造装置および製造方法によれ
ば、ワイヤボンディング方式を採用した装置および方法
に比べてボンディングスピードか大となる。そして、具
体的には、ボンディングスピードが約10〜20倍高速
となり、量産性か向上する。そして、AuワイヤやAI
ワイヤ等の軟線を用いる必要がないため、ボンディング
の信頼性を向上できるとともに、コストを低減すること
ができる。
また、フィルムキャリア方式を採用した装置および方法
に比べ、フィルムリード等の間接部材を用いないだめ、
製造装置11の全体を小型化できるとともに、コストを
低減することができる。
さらに、半導体素子1の供給、位置決め、搬送、反転、
およびボンディング等の動作を1つの装置により自動的
に連続して行っ、ているので、従来のフリップチップ方
式を採用した装置および方法に比べ、フリップチップ方
式のボンディングを高速に且つ短時間に行うことができ
る。
また、半導体素子1の素子供給位置22からボンディン
グ位置29への搬送と、半導体素子1の向きの反転とを
、回転部材27の回転という1つの動作により同時に行
っているので、このことによっても、フリップチップ方
式のボンディングを高速に且つ短時間に行うことができ
る。
なお、本実施例では、半導体素子1の認識と基板5の認
識とをそれぞれ個別の認識装置26.31を用いて行っ
ているが、本発明はこれに限定されず、例えば−台の認
識装置によって半導体素子1と基板5とを認識するよう
にしてもよい。
また、本実施例では、半導体素子1をトレイ20からボ
ンディングヘッド15.16へ搬送するようにしている
が、本発明はこれに限定されるものではなく、例えばウ
ェハシートからボンディングヘッド15.16へ搬送す
るようにしてもよい。
また、本発明は要旨を逸脱しない範囲で種々に変形する
ことが可能である。
[発明の効果] 以上説明したように本発明は、素子形成面上に配設され
たバンブを有する半導体素子をボンディングヘッドによ
り一保〜持し、半導体素子を、配線パターンを形成され
た基板に対向させて基板へフリップチップ式にボンディ
ングする半導体素子の製造装置において、同心円上に配
置された複数のボンディングヘッドと、半導体素子をバ
ンプが露出した状態でピックアップ位置へ供給する半導
体素子供給装置と、ピックアップ位置に供給された半導
体素子をトレイから取出しボンディングヘッドのうちの
所定位置に在るボンディングヘッドへ搬送する半導体素
子搬送装置と、複数のボンディングヘッドを有する回転
部材を備えこの回転部材を回転させてそれぞれのボンデ
ィングヘッドを、半導体素子の供給が行われる半導体素
子供給位置、および、半導体素子と基板とのボンディン
グが行われるボンディング位置の間で回動させ、回転部
材の回転に伴い、半導体素子供給位置でボンディングヘ
ッドに供給された半導体素子の向きを、半導体素子をボ
ンディング位置へ送る過程で反転させて素子形成面を基
板に対向させるボンディングヘッド送り装置とを具備し
た。
また、バンブを露出させた状態でピックアップ位置に供
給された半導体素子をトレイから取出し、同心円上に配
置された複数のボンディングヘッドのうちの半導体素子
供給位置に在るボンディングヘッドへ供給する第1の工
程と、ボンディングヘッドに供給された半導体素子を位
置決めする第2の工程と、位置決めされた半導体素子を
位置認識する第3の工程と、複数のボンディングヘッド
を有する回転部材を回動させ、それぞれのボンディング
ヘッドを半導体素子供給位置とボンディング位置との間
で回動させ、回転部材の回転に伴い、半導体素子供給位
置でボンディングヘッドに供給された半導体素子の向き
を、半導体素子をボンディング位置へ送る過程で反転さ
せて素子形成面を基板に対向させる第4の工程とを具備
した。
したがって本発明は、半導体素子と基板との熱膨張率の
違いを原因とする接続不良の発生を防止でき、さらに、
半導体素子と基板とのボンディングを高速且つ安価に行
えるという効果がある。
【図面の簡単な説明】
第1図および第2図は本発明の一実施例を示すもので、
第1図は半導体装置の製造装置を示す斜視図、第2図は
半導体装置の製造方法を概略的に示す説明図、第3図は
一般のフリップチップ方式によりボンディングされた半
導体素子と基板とを示す側断面図である。 1・・・半導体素子、3・・・素子形成面、4・・・バ
ンブ、6・・・配線パターン、11・・・半導体装置の
製造装置、13・・・半導体素子供給装置、15・・・
第1のボンディングヘッド、16・・第2のボンディン
グヘッド、17・・・反転装置(ボンディングヘッド送
り装置)、22・・・半導体素子供給位置、26・・・
半導体素子供給位置、27・・・回転部材、29・・・
ボンディング位置、31・・・基板認識装置、32・・
・ピックアップ位置。 出願人代理人 弁理士 鈴江武彦

Claims (2)

    【特許請求の範囲】
  1. (1)素子形成面上に配設されたバンプを有する半導体
    素子をボンディングヘッドにより保持し、上記半導体素
    子を、配線パターンを形成された基板に対向させて上記
    基板へフリップチップ式にボンディングする半導体素子
    の製造装置において、同心円上に配置された複数のボン
    ディングヘッドと、上記半導体素子を上記バンプが露出
    した状態でピックアップ位置へ供給する半導体素子供給
    装置と、ピックアップ位置に供給された上記半導体素子
    を上記半導体素子収納部材から取出し上記ボンディング
    ヘッドのうちの所定位置に在るボンディングヘッドへ搬
    送する半導体素子搬送装置と、上記複数のボンディング
    ヘッドを有する回転部材を備えこの回転部材を回転させ
    てそれぞれのボンディングヘッドを、半導体素子の供給
    が行われる半導体素子供給位置、および、半導体素子と
    基板とのボンディングが行われるボンディング位置の間
    で回動させ、上記半導体素子供給位置で上記ボンディン
    グヘッドに供給された上記半導体素子の向きを、上記半
    導体素子を上記ボンディング位置へ送る過程で反転させ
    て上記素子形成面を上記基板に対向させるボンディング
    ヘッド送り装置とを具備した半導体装置の製造装置。
  2. (2)素子形成面上に配設されたバンプを有する半導体
    素子をボンディングヘッドにより保持し、上記半導体素
    子を、配線パターンを形成された基板に対向させて上記
    基板へフリップチップ式にボンディングする半導体素子
    の製造方法において、上記バンプを露出させた状態でピ
    ックアップ位置に供給された上記半導体素子を上記トレ
    イから取出し、同心円上に配置された複数のボンディン
    グヘッドのうちの半導体素子供給位置に在るボンディン
    グヘッドへ供給する第1の工程と、上記ボンディングヘ
    ッドに供給された半導体素子を位置決めする第2の工程
    と、位置決めされた半導体素子を位置認識する第3の工
    程と、上記複数のボンディングヘッドを有する回転部材
    を回動させ、それぞれのボンディングヘッドを半導体素
    子供給位置とボンディング位置との間で回動させ、上記
    回転部材の回転に伴い、上記半導体素子供給位置で上記
    ボンディングヘッドに供給された上記半導体素子の向き
    を、上記半導体素子をボンディング位置へ送る過程で反
    転させて素子形成面を基板に対向させる第4の工程とを
    具備したことを特徴とする半導体装置の製造方法。
JP2178605A 1990-07-06 1990-07-06 半導体装置の製造装置および半導体装置の製造方法 Pending JPH0465843A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2178605A JPH0465843A (ja) 1990-07-06 1990-07-06 半導体装置の製造装置および半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2178605A JPH0465843A (ja) 1990-07-06 1990-07-06 半導体装置の製造装置および半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH0465843A true JPH0465843A (ja) 1992-03-02

Family

ID=16051377

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2178605A Pending JPH0465843A (ja) 1990-07-06 1990-07-06 半導体装置の製造装置および半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH0465843A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110015457A (zh) * 2017-12-28 2019-07-16 安世有限公司 结合和变位设备

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN110015457A (zh) * 2017-12-28 2019-07-16 安世有限公司 结合和变位设备
CN110015457B (zh) * 2017-12-28 2022-03-01 安世有限公司 结合和变位设备

Similar Documents

Publication Publication Date Title
EP0680803B1 (en) Bonding flip chips to a substrate
JP4713596B2 (ja) 電子部品の実装装置及び実装方法
JP4508016B2 (ja) 部品実装方法
US7290331B2 (en) Component mounting apparatus and component mounting method
JP2000012568A (ja) ダイボンダ
JP2018133353A (ja) 半導体製造装置および半導体装置の製造方法
TW201501225A (zh) 倒裝晶片裝載機及使用該裝載機之貼裝方法
JPH0465843A (ja) 半導体装置の製造装置および半導体装置の製造方法
JP2000022395A (ja) 電子部品の実装方法および実装装置
JP2003060396A (ja) 電子部品実装装置および電子部品実装方法
JP4386009B2 (ja) 部品実装装置および部品実装方法
JP3415283B2 (ja) バンプ形成装置、バンプ形成方法および半導体素子の製造方法
JP4308444B2 (ja) 部品接合装置
WO2024048203A1 (ja) 半導体製造装置および半導体装置の製造方法
JP2001274179A (ja) チップマウンタおよび半導体装置の製造方法
JPH03129844A (ja) インナーリードボンデイング装置
JP4520270B2 (ja) 表示装置の組み立て装置及び組み立て方法
JP2767955B2 (ja) 半導体チップの実装方法
JP3024047B2 (ja) バンプ接合装置
JP2006196541A (ja) 実装装置及び実装方法
JP2004087529A (ja) 半導体装置の製造方法およびそれに使用されるボンディング装置
JPH02283042A (ja) ダイボンディング装置
JP2002252251A (ja) 半導体チップの実装装置及び実装方法
JPH0131694B2 (ja)
JP2001284406A (ja) 半導体製造装置