JPH0464005A

JPH0464005A - 撮像素子

Info

Publication number: JPH0464005A
Application number: JP2175072A
Authority: JP
Inventors: Yasushi Fukatsu; 深津　安
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1990-07-02
Filing date: 1990-07-02
Publication date: 1992-02-28

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】〔発明の目的〕（産業上の利用分野）本発明は撮像素子に係わり、特に寸法の測定用に好適な
ものに関する。

（従来の技術）従来の撮像素子として、ＣＣＤラインイメージセンサに
おける画素配列を第５図に示す。画素４３がピッチＰ（
例えば、１４μｍ）で−列に配列されて、画素列４２を
構成している。そして、画素列４２の並び上に被測定物
を結像させ、光電変換を行って画像情報を得ている。

（発明が解決しようとする課題）しかしこのような撮像素子４１は、分解能が画素４３の
ピッチＰによって決定される。このため測定精度は、ピ
ッチＰの大きさの制約を受けていた。ピッチＰを小さく
すれば分解能は高まるが、製造上小さくするにも限界が
ある。また画素４３が小さくなると、蓄積できる電荷の
チャージ量か減少してＳ／Ｎ比の低下を招くことになる
。従って従来は、撮像素子４１の分解能を上げて測定精
度を向上させることは極めて困難であった。

本発明は上記事情に鑑み、画素のピッチよりも細かい物
の寸法を、Ｓ／Ｎ比の低下を招くことなく測定できる撮
像素子を提供することを目的とする。

〔発明の構成〕

（課題を解決するための手段）本発明の撮像素子は、ピッチＰで画素が配列された第１
の画素列と、ピッチＰで画素が配列され第１の画素列よ
りＰ／ｎ（ｎは３以上の整数）だけ画素の位相がずれて
平行に配置された第２の画素列と、ピッチＰて画素か配
列され第１の画素列より２　Ｐ　／　ｎだけ画素の位相
かずれて平行に配置された第３の画素列と、・・・、ピ
ッチＰで画素か配列され第１の画素列より（ｎ−１）Ｐ
／ｎだけ画素の位相がずれて平行に配置された第ｎの画
素列とを備えたことを特徴としている。

ピッチＰで画素が配列され、第１の画素列と平行かつ同
位相に配置された第ｎ＋１の画素列をさらに備えていて
もよい。

第１の画素列から第ｎの画素列、又は第１の画素列から
第ｎ＋１の画素列を画素列群とした場合に、これと垂直
な方向に同様な画素列群をさらに備えていてもよい。

（作　用）主尺として第１の画素列のみを備えている場合は、被測
定物を投影させたときに画素上に形成される境界線は一
つの画素上のみを通過するため、画素ピッチＰの大きさ
より細かい物を測定することはできないが、第２から第
ｎの画素列をさらに備えると、位相のずれたｎ−１個の
画素上にも境界線が通過する。これらの画素を境界線に
沿って見ると、思出力と白出力とが急に入れ替っている
画素が存在する。この画素では、出力が入れ替る閾値に
相当する領域を投影物が覆っているとすると、この画素
と第１の画素列との位相のずれから、第１の画素列にお
いて境界線が通過している位置を求めることができる。

この場合に、各画素列はＰ　／　ｎずつ位相がずれてい
るため、Ｐ　／　ｎの精度で寸法を測定することができ
る。

第ｎ＋１の画素列をさらに備える場合には、第１の画素
列の出力と第ｎ−１−１の画素列の出力とが一致するよ
うに被測定物の投影角度を調節することにより、境界線
が各画素列を垂直に通過させることができ、測定精度が
向上する。

第１の画素列から第ｎの画素列、又は第１の画素列から
第ｎ＋１の画素列を画素列群とし、これと垂直な方向に
同様な画素列群をさらに備えた場合には、被測定物の二
方向の寸法を同時に測定することができる。

（実施例）以下、本発明の一実施例について図面を参照して説明す
る。第１図に本実施例による撮像素子の画素配列を示す
。第５図に示された従来の撮像素子と同様に、画素２が
ピッチＰで配列された画素列１１を有している。さらに
、同一ピッチＰて画素２が配列された９本の画素列１２
〜２０を、右方向に順にＰ／１０ずつ位相をずらせて画素
列１１に平行に配置している。

このような本実施例による撮像素子を用いて寸法測定を
行う場合の作用について説明する。第２図に、撮像素子
１上に被測定物を投影した様子を示す。ここで、各画素
列１１〜２０上には測定精度を高めるべく、被測定物の
投影像３０は垂直に投影されているものとする。また各
画素２の出力は二値より成り、投影面積が画素上の５０
％となるところに白黒判定の閾値があるものとする。

被測定物の投影像３０が各画素２上に投影され、右上り
のハツチングを施された思出力の領域３１と、白出力の
領域３２とが形成される。各画素列１１〜２０は、上述
したようにＰ／１０ずつずれて配置されているため、画
素列１１〜２０を縦方向に見ていくと口出力と思出力と
が急に入れ替る画素５１が存在する。この画素５１は、
投影像３０の境界線３０ａが中央を通過するものである
。

このような画素５１の位置は、各画素列１１〜２０の出
力から容易に見つけ出すことかできる。

そして、画素５１の位置より被測定物の寸法を求めるこ
とができる。第３図に画素５１と、画素列１１上で境界
線３０ａが通過する画素５３との位相のずれを示す。画
素５１は画素５３に対して、Ｐ／１０だけ左にずれてい
る。境界線３０ａは、画素５１の中央、即ち５Ｆ／１０
の位置を通過しているため、画素５３の左端から４Ｐ／
１０に位置していることがわかる。

このように、境界線３０ａが中央を通過する画素の位置
を知ることにより、被測定物の寸法を画素ピッチＰの１
／１０の精度で測定することが可能である。また、この
ピッチＰを必要以上に小さくしなくとも高い１ｌＦＪ定
精度が得られるため、電荷のチャージ量を減少させずに
高いＳ／Ｎ比を同時に得ることができる。また各画素列
１１〜２０からの出力を処理する際には、以上のような
処理の手順をマイクロプロセッサに記憶させておけば、
自動的な測定が可能となる。

上述した実施例は一例であって、本発明を限定するもの
ではない。例えば本実施例では、第１図及び第２図のよ
うに各画素列を密接して配置しているが、平行であれば
離れて配置してもよい。同様に画素列方向（図中、左右
方向）についても、各画素を一定の間隔を開けて配置し
てもよい。

また各画素列１１〜２０に対して、投影像３０の境界線
３０ａが垂直になるようにするのが困難な場合がある。

このような場合には、第４図に示されるように同一ピッ
チＰで画素が配列された画素列６０を追加し、画素列１
１と平行かつ同位相に配置すると効果的である。画素列
１１と画素列６０との出力値が一致するように投影像３
０の角度を調節することで、各画素列１１〜２０及び６
０に対して境界線３０ａが直交するようにすることかで
きる。　さらに、第１図あるいは第４図に示されるよう
な画素列１１〜２０及び６０群に加えて、同様な画素列
群を垂直方向に配置することで、被測定物の寸法測定を
同時に二方向に渡って行うことが可能となる。

Ｃ発明の効果〕以上説明したように本発明の撮像素子によれば、ピッチ
Ｐで画素が配列された０本の画素列をＰ／ｎだけ順に位
相をずらせて備え、被測定物の境界線が通過する０本の
画素のうち出力か入れ替っているものの位置を知ること
により寸法を求めるものであるため、ピッチＰよりも小
さいＰ　／　ｎまて測定が可能で、高い測定精度を得る
ことができる。

による撮像素子の画素配列を示した構成図、第５図は従
来の撮像素子の画素配列を示した構成図である。

１・・・撮像素子、２，５１．５３．・・・画素、１１
〜２０．６０・・・画素列、３０・・・投影、３０ａ・
・・投影物の端。

Claims

【特許請求の範囲】１、ピッチＰで画素が配列された第１の画素列と、前記ピッチＰで画素が配列され、前記第１の画素列より
Ｐ／ｎ（ｎは３以上の整数）だけ画素の位相がずれて平
行に配置された第２の画素列と、前記ピッチＰで画素が
配列され、前記第１の画素列より２Ｐ／ｎだけ画素の位
相がずれて平行に配置された第３の画素列と、・・・、前記ピッチＰで画素が配列され、前記第１の画素列より
（ｎ−１）Ｐ／ｎだけ画素の位相がずれて平行に配置さ
れた第ｎの画素列とを備えたことを特徴とする撮像素子
。２、前記ピッチＰで画素が配列され、前記第１の画素列
と平行かつ同位相に配置された第ｎ＋１の画素列をさら
に備えたことを特徴とする撮像素子。３、前記第１の画素列から前記第ｎの画素列、又は前記
第１の画素列から前記第ｎ＋１の画素列を画素列群とし
た場合に、これと垂直な方向に同様な画素列群をさらに
備えたことを特徴とする請求項１又は２記載の撮像素子
。