JPH0463436A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH0463436A JPH0463436A JP17801090A JP17801090A JPH0463436A JP H0463436 A JPH0463436 A JP H0463436A JP 17801090 A JP17801090 A JP 17801090A JP 17801090 A JP17801090 A JP 17801090A JP H0463436 A JPH0463436 A JP H0463436A
- Authority
- JP
- Japan
- Prior art keywords
- polysilicon
- semiconductor device
- diffusion layer
- shared contact
- sidewall spacer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 15
- 125000006850 spacer group Chemical group 0.000 claims abstract description 14
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 21
- 229920005591 polysilicon Polymers 0.000 abstract description 21
- 238000009792 diffusion process Methods 0.000 abstract description 19
- 238000005530 etching Methods 0.000 abstract description 4
- 238000004519 manufacturing process Methods 0.000 abstract description 4
- 239000007788 liquid Substances 0.000 abstract description 2
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 5
- 229910052710 silicon Inorganic materials 0.000 description 5
- 239000010703 silicon Substances 0.000 description 5
- 239000000758 substrate Substances 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 2
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229910052785 arsenic Inorganic materials 0.000 description 1
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 1
- 230000015556 catabolic process Effects 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 229910021344 molybdenum silicide Inorganic materials 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- WQJQOUPTWCFRMM-UHFFFAOYSA-N tungsten disilicide Chemical compound [Si]#[W]#[Si] WQJQOUPTWCFRMM-UHFFFAOYSA-N 0.000 description 1
- 229910021342 tungsten silicide Inorganic materials 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Insulated Gate Type Field-Effect Transistor (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
［産業上の利用分野］
この発明は、ＩＣやＬＳＩなどのＬＤＤ構造の半導体装
置に関するものである。
置に関するものである。
［従来の技術］
第２図は従来の半導体装置の構造を示す断面図をあり、
第３図は、第２図の半導体装置の中のトランジスタ部の
断面図を示す。
第３図は、第２図の半導体装置の中のトランジスタ部の
断面図を示す。
これらの図において、１はシリコン（Ｓｉ）基板、２は
ＭＯＳトランジスタのゲート酸化膜、３はゲート電極を
形成する第１ポリシリコン、４はＮ゛拡散層、５はＮ−
拡散層、６は酸化膜、窒化膜などの絶縁膜、７は第２ポ
リシリコン、８は酸化膜のサイドウオールスペーサであ
る。
ＭＯＳトランジスタのゲート酸化膜、３はゲート電極を
形成する第１ポリシリコン、４はＮ゛拡散層、５はＮ−
拡散層、６は酸化膜、窒化膜などの絶縁膜、７は第２ポ
リシリコン、８は酸化膜のサイドウオールスペーサであ
る。
近年、ＬＳＩのパターンの微細化、高集積化に伴いＭＯ
３ｔ−ランジスタの構造としては、第３図に示すような
Ｌ Ｄ Ｄ （Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉ
ｎ）構造のトランジスタが使用されている。これは、ソ
ース・ドレイン間のチャネル長が短くなったために、ド
レイン近傍で電界が集中し、ソース・ドレイン間の耐圧
がなくなることを防ぐために使用されているものである
。
３ｔ−ランジスタの構造としては、第３図に示すような
Ｌ Ｄ Ｄ （Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ Ｄｒａｉ
ｎ）構造のトランジスタが使用されている。これは、ソ
ース・ドレイン間のチャネル長が短くなったために、ド
レイン近傍で電界が集中し、ソース・ドレイン間の耐圧
がなくなることを防ぐために使用されているものである
。
このＬＤＤ構造を使用した半導体装置において、Ｎ＋拡
散層４と第１ポリシリコン３と第２ポリシリコン７との
３つの間でオーミックコンタクトをとる際に使用される
のが、第２図で示したシェアードコンタクト（Ｓｈａｒ
ｅｄ Ｃｏｎｔａｃｔ）と呼ばれるものである。
散層４と第１ポリシリコン３と第２ポリシリコン７との
３つの間でオーミックコンタクトをとる際に使用される
のが、第２図で示したシェアードコンタクト（Ｓｈａｒ
ｅｄ Ｃｏｎｔａｃｔ）と呼ばれるものである。
第２図において、第１ポリシリコン３とＮ４拡散層４と
第２ポリシリコン７はシエアードコンタクトにより常に
同電位になるようにつながっている（オーミック・コン
タクトが取られている）。
第２ポリシリコン７はシエアードコンタクトにより常に
同電位になるようにつながっている（オーミック・コン
タクトが取られている）。
〔発明が解決しようとする課題３
しかしながら、従来の構造の半導体装置は、ＬＤＤ構造
を形成するために使用したサイドウオールスペーサ８が
シェアード・コンタクトの中に残っているために、第２
ポリシリコン７とＮ＋拡散層４との接触面積が小さくな
り、オーミック抵抗が高くなることがあった。
を形成するために使用したサイドウオールスペーサ８が
シェアード・コンタクトの中に残っているために、第２
ポリシリコン７とＮ＋拡散層４との接触面積が小さくな
り、オーミック抵抗が高くなることがあった。
この発明は、上記のような問題点を解決するためになさ
れたもので、高精度で、かつ低抵抗のシェアード・コン
タクトをもつ半導体装置を得ることを目的とする。
れたもので、高精度で、かつ低抵抗のシェアード・コン
タクトをもつ半導体装置を得ることを目的とする。
［課題を解決するための手段］
この発明に係る半導体装置は、シエアードコンタクト内
のＬＤＤ構造を形成するために使用したサイドウオール
スペーサを除去し、その部分もシェアートコンタクトと
したものである。
のＬＤＤ構造を形成するために使用したサイドウオール
スペーサを除去し、その部分もシェアートコンタクトと
したものである。
［作用］
この発明における半導体装置は、サイドウオルスペーサ
が除去され、その部分もシェアードコンタクトとしたの
で、コンタクトの接触面積が大きくなり、低抵抗のシェ
アード・コンタクトを有することになる。
が除去され、その部分もシェアードコンタクトとしたの
で、コンタクトの接触面積が大きくなり、低抵抗のシェ
アード・コンタクトを有することになる。
［実施例］
以下、この発明の一実施例を第１図について説明する。
第１図において、１はシリコン（Ｓｉ）基板、２はＭＯ
Ｓトランジスタのゲート酸化膜、３はゲート電極を形成
する第１ポリシリコン、４はＮ＋拡散層、５はＮ−拡散
層、６は酸化膜、窒化膜などの絶縁膜、７は第２ポリシ
リコンである。
Ｓトランジスタのゲート酸化膜、３はゲート電極を形成
する第１ポリシリコン、４はＮ＋拡散層、５はＮ−拡散
層、６は酸化膜、窒化膜などの絶縁膜、７は第２ポリシ
リコンである。
第１図において、絶縁膜６にシェアード・コンタクト孔
を開孔すると、このシエアード・コンタクト孔内部には
、当初第１ポリシリコン３とＮ＋拡散層４と第２図に示
したサイドウオルスペー８があられれる。ここで、第２
図のサイドウオルスペーサ８にはＮ＋拡散層４を形成す
るために、Ａｓ（砒素）やＰ（リン）などが注入されて
おり、Ｂ ＨＦ （Ｂｕｆｆｅｒｅｄ ＨＦ）液でのエ
ツチング除去か高くなっている。また、第１ポリシリコ
ン３やＮ゛拡散層４はポリシリコンやシリコンであるた
めＢＨＦ液でのエツチングレートが遅い。このため、シ
ェアード・コンタクト開孔後にＢＨＦ液でのエツチング
をわずかな時間でも行うとサイドウオールスペーサ８が
エツチング除去さね、その後に、第２ポリシリコン７の
形成を行うと、容易に第１図の構造を得ることかできる
。第１図の構造においては、第２区に比べて第２ポリシ
リコン７とＮ゛拡散層４との接触面積が十分に広くなっ
ている。このため、第２ポリシリコン７とＮ″″拡散層
４とのオーミック抵抗が十分に低くなると共に、製造バ
ラツキに対しても十分にマージンができる。
を開孔すると、このシエアード・コンタクト孔内部には
、当初第１ポリシリコン３とＮ＋拡散層４と第２図に示
したサイドウオルスペー８があられれる。ここで、第２
図のサイドウオルスペーサ８にはＮ＋拡散層４を形成す
るために、Ａｓ（砒素）やＰ（リン）などが注入されて
おり、Ｂ ＨＦ （Ｂｕｆｆｅｒｅｄ ＨＦ）液でのエ
ツチング除去か高くなっている。また、第１ポリシリコ
ン３やＮ゛拡散層４はポリシリコンやシリコンであるた
めＢＨＦ液でのエツチングレートが遅い。このため、シ
ェアード・コンタクト開孔後にＢＨＦ液でのエツチング
をわずかな時間でも行うとサイドウオールスペーサ８が
エツチング除去さね、その後に、第２ポリシリコン７の
形成を行うと、容易に第１図の構造を得ることかできる
。第１図の構造においては、第２区に比べて第２ポリシ
リコン７とＮ゛拡散層４との接触面積が十分に広くなっ
ている。このため、第２ポリシリコン７とＮ″″拡散層
４とのオーミック抵抗が十分に低くなると共に、製造バ
ラツキに対しても十分にマージンができる。
なお、」−記実施例では、第１ポリシリコン３゜第２ポ
リシリコン７はポリサイドであって良いし、モリブデン
やタングステンのシリサイドであっても良い。さらに、
Ｎ＋拡散層４．Ｎ−拡散層５はＰ°拡散層、Ｐ−拡散層
であっても良い。
リシリコン７はポリサイドであって良いし、モリブデン
やタングステンのシリサイドであっても良い。さらに、
Ｎ＋拡散層４．Ｎ−拡散層５はＰ°拡散層、Ｐ−拡散層
であっても良い。
Ｃ発明の効果］
以上説明したように、この発明は、シェアードコンタク
ト内のＬＤＤ構造を形成するために使用したサイドウオ
ールスペーサを除去し、その部分もシェアードコンタク
トとしたので、安定したオーミック抵抗を作ることがで
きるため、製造バラツキに強く、精度の高い半導体装置
が得られる効果がある。
ト内のＬＤＤ構造を形成するために使用したサイドウオ
ールスペーサを除去し、その部分もシェアードコンタク
トとしたので、安定したオーミック抵抗を作ることがで
きるため、製造バラツキに強く、精度の高い半導体装置
が得られる効果がある。
第１図はこの発明の一実施例による半導体装置を示す断
面図、第２図は従来の半導体装置を示す断面図、第３図
はＬＤＤ構造のＭＯＳトランジスタを説明するための断
面図である。 図において、１はシリコン基板、２はゲート酸化膜、３
は第１ポリシリコン、４はＮ＋拡散層、５はＮ−拡散層
、６は絶縁膜、７は第２ポリシリコン、８はサイドウオ
ールスペーサである。 なお、各図中の同一符号は同一または相当部分を示す。 仕理人大岩増雄 （外２名） 第 図 °ｌ：第２前リュリフン 第 図 第 図
面図、第２図は従来の半導体装置を示す断面図、第３図
はＬＤＤ構造のＭＯＳトランジスタを説明するための断
面図である。 図において、１はシリコン基板、２はゲート酸化膜、３
は第１ポリシリコン、４はＮ＋拡散層、５はＮ−拡散層
、６は絶縁膜、７は第２ポリシリコン、８はサイドウオ
ールスペーサである。 なお、各図中の同一符号は同一または相当部分を示す。 仕理人大岩増雄 （外２名） 第 図 °ｌ：第２前リュリフン 第 図 第 図
Claims (1)
- サイドウォールスペーサによりＬＤＤ構造を形成し、
シェアードコンタクトを構成してなる半導体装置におい
て、前記シェアードコンタクト内のＬＤＤ構造を形成す
るために使用した前記サイドウォールスペーサを除去し
、その部分もシェアードコンタクトとしたことを特徴と
する半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17801090A JPH0463436A (ja) | 1990-07-03 | 1990-07-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP17801090A JPH0463436A (ja) | 1990-07-03 | 1990-07-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0463436A true JPH0463436A (ja) | 1992-02-28 |
Family
ID=16040984
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP17801090A Pending JPH0463436A (ja) | 1990-07-03 | 1990-07-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0463436A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100414220B1 (ko) * | 2001-06-22 | 2004-01-07 | 삼성전자주식회사 | 공유 콘택을 가지는 반도체 장치 및 그 제조 방법 |
| JP2005050998A (ja) * | 2003-07-28 | 2005-02-24 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
-
1990
- 1990-07-03 JP JP17801090A patent/JPH0463436A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100414220B1 (ko) * | 2001-06-22 | 2004-01-07 | 삼성전자주식회사 | 공유 콘택을 가지는 반도체 장치 및 그 제조 방법 |
| JP2005050998A (ja) * | 2003-07-28 | 2005-02-24 | Matsushita Electric Ind Co Ltd | 半導体装置及びその製造方法 |
| JP4561060B2 (ja) * | 2003-07-28 | 2010-10-13 | パナソニック株式会社 | 半導体装置及びその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07263677A (ja) | 半導体装置およびその製造方法 | |
| JPH04349660A (ja) | 半導体装置及び製造方法 | |
| JP3457539B2 (ja) | 半導体装置 | |
| JPH01128568A (ja) | 半導体装置 | |
| US6188111B1 (en) | Dual gate semiconductor device for shortening channel length | |
| JPH0463436A (ja) | 半導体装置 | |
| US6469351B1 (en) | Electrostatic breakdown prevention circuit for semiconductor device | |
| US6512278B2 (en) | Stacked semiconductor integrated circuit device having an inter-electrode barrier to silicide formation | |
| JPH10256390A (ja) | 半導体装置の製造方法 | |
| JPH01765A (ja) | 半導体装置 | |
| JPH11220124A (ja) | 半導体装置 | |
| JPS63241965A (ja) | 絶縁ゲ−ト型電界効果トランジスタおよびその製造方法 | |
| US20020036323A1 (en) | Semiconductor device and method of manufacturing the same | |
| JPH0612822B2 (ja) | 半導体装置 | |
| KR100235629B1 (ko) | Mosfet 제조방법 | |
| JPH0621369A (ja) | Ｍｏｓ集積回路の製造方法 | |
| JPS627710B2 (ja) | ||
| JP2992312B2 (ja) | 半導体装置 | |
| JPS6211516B2 (ja) | ||
| JPH0278228A (ja) | 電界効果トランジスタ | |
| JPH0330370A (ja) | Ｍｉｓ型半導体装置 | |
| JP2915036B2 (ja) | 半導体集積回路装置の製造方法 | |
| JPH0817934A (ja) | デュアルゲートｃｍｏｓ半導体装置とその製造方法 | |
| JPH0456280A (ja) | 半導体装置およびその製造方法 | |
| JPH06112408A (ja) | 入力保護装置とその製造方法 |