JPH0462506B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は撮像装置を有するデータ処理装置に係
り、特に撮像装置からの画像データを記憶するメ
モリを有する画像入力装置に関する。

〔従来の技術〕

物体や文字の認識装置はロボツト装置やコンピ
ユータへの入力装置として数多く用いられてい
る。これらの装置は一般的に撮像装置と一画像デ
ータを記憶する画像メモリを有し、認識以前の段
階で必要とする画像を撮像装置によつてメモリ内
に画像データとして取り込み、その後に認識処理
を行つている。

前述の認識処理では単に一画像を特定の分解能
で入力したデータのみ使用するとは限らず、広範
囲に粗い分解能で撮像したデータとさらに特定の
範囲に存在する複雑なパターンをその範囲だけ特
定の分解能で撮像したデータとを必要とする場合
がある。すなわち、分解能を変えて複数の画像デ
ータによつて認識処理を行う場合がある。

このような場合、従来では撮像装置のレンズあ
るいは撮像装置の撮像素子を交換して分解能を変
えていた。また、別の方法として、撮像装置と撮
像対象との距離を変えることによつて撮像素子に
入力する像の大きさを変え、分解能を変化させて
いた。

一方、光学的に高分解能の撮像装置により得ら
れる画像データを一画像分メモリに格納し、その
画像データを例えば認識装置に全て出力する方法
もある。

〔発明が解決しようとする問題〕

前述した従来の分解能の変化方法は、前者は光
学系によつて分解能を変えるものである。そのた
め、光学系の調整に時間がかかり、短時間で分解
能の異なる画像を入力することは困難であつた。
さらに、光学系を操作するので撮像した像の位置
ずれが発生し、高精度な位置制御等を行う装置に
は用いることが出来ないという問題を有してい
た。また、高分解能の撮像装置より得られる画像
データを一画像分メモリに格納する方法は第１に
はメモリがその分解能分必要であり、メモリが大
きくなくてはならない問題を有している。さらに
この場合には認識装置はそのデータより必要とす
るデータを切分けなければ認識に多くの時間（不
必要なデータが存在するので）を要する問題を有
していた。

〔問題点を解決するための手段〕

本発明は前記問題点を解決するものであり、そ
の特徴とするところは、複数の撮像素子を直線的
に配列した撮像素子アレイを該アレイの配列方向
とは垂直な方向に往復走査して、所定の撮像対象
領域を撮像して該撮像対象領域の二次元画像情報
を得る撮像装置と、該撮像装置から出力される該
二次元画像情報に対応した画像信号を加工する画
像入力回路と、該画像入力回路から出力される加
工画像信号を記憶する複数のフレームメモリから
なる画像入力装置であつて、該画像入力回路は、
該撮像対象領域全体に対応する画像信号または該
撮像対象領域のうちの一部領域に対応する画像信
号を選択して出力し、且つ、分解能に応じて選択
した画像信号をサンプリングして出力し、該複数
のフレームメモリのうち少なくとも２つのフレー
ムメモリに記憶されている二次元画像情報は、互
いに撮像対象領域の広さ及び分解能が異なり、前
記撮像素子アレイを走査する時、往路と復路とで
それぞれ分解能又は／及び領域の異なつた二次元
画像情報を得ることを特徴とする画像入力装置を
提供することで達成される。

〔作用〕

撮像装置によつて撮像された、被撮像物体の画
像データは、制御装置によつてドツト単位で画像
に対応したヨコ方向に並びにタテ方向に間引かれ
て、間引いた画像データに対応して設定した複数
のメモリに格納される。また、さらに被撮像物体
の画像データは制御装置によつて特定の画像領域
のドツトのみ領域単位で複数のメモリに格納され
る。これにより、複数のメモリは、分解能が異な
り、また画像エリアの異なつた画像データをそれ
ぞれ記憶する。

〔発明の実施例〕

以下、図面を用いて本発明を詳細に説明する。

第１図は本発明の第１の実施例の回路構成図で
ある。

制御回路１よりステージ制御回路２へ撮像を開
始するための信号ａが出力される。ステージ制御
回路２はこの開始信号ａによつてステージ駆動の
ための信号ｂを発生し撮像装置３へ出力する。

第２図は本発明の実施例における撮像装置の機
構図である。１次元撮像素子（ラインセンサ）
LSを主走査方向と垂直走査方向に移動Ｍさせる
ことにより２次元画像を入力する。この時、例え
ば１次元撮像素子の素子数を4096ビツト、移動距
離を１次元撮像素子の長さと等しくすれば、4096
ビツト×4096ビツトの２次元画像を入力すること
ができる。現在実用化されている２次元撮像素子
（エリアセンサ）は分解能512ビツト×512ビツト
が限度であり、本装置に用いる画像入力部から得
られる映像は、従来の２次元撮像素子と比べはる
かに分解能が高い。前述したステージ制御回路２
より撮像装置に加わる駆動のための信号ｂはライ
ンセンサLSを移動させる信号であり、この信号
ｂによつてモータMOが回転し、ラインセンサ
LSを移動させる。尚、第１図の上方部に、被像
物体があり、レンズＧによつてラインセンサLS
部に結像され、移動するセンサLSによつて電気
信号すなわち映像信号に変換される。撮像装置３
より得られるアナログ映像信号ＣはＡ／Ｄ変換回
路４でデイジタル映像信号ｄに変換され画像入力
回路５へ入力される。画像入力回路５は入力され
たアナログ映像信号ｄの特定の信号だけをフレー
ムメモリに書き込むための回路である。すなわ
ち、画像入力回路５の詳細はカウンタ５０、制御
回路５１、信号選択回路５２、出力端子切換回路
５３からなり、P₁は画像データ（１画素分）が
送られてきたことを知らせる信号、P₂はカウン
ト数、P₃はデータ出力指示信号、P₄は選択され
た画像データ、P₅は出力端子指定信号である。
そして、例えば4096ビツト×4096ビツトの２次元
デイジタル映像信号を256ビツト×256ビツトのフ
レームメモリに書き込み、粗い分解能の映像を作
るためには、16行すなわち16ドツト毎に１ビツト
のデータをフレームメモリに書き込む必要があ
る。

第３図は、分解能4096×4096の映像データ（画
像データ）を粗い分解能（全画像を256×256）と
する時のフレームメモリに格納すべきタイミング
ドツト位置を表す画素構成図である。黒く塗り潰
されたビツトBPが例えばフレームメモリM₁に格
納される。画像入力回路５は、前述の動作を行う
Ｘ方向及びＹ方向の２つの計数回路を備え、Ｘ方
向への各16個目ビツト（ドツト）の格納タイミン
グ並びにＹ方向の各対比ドツトの格納タイミング
の信号を発生し、メモリにそのドツトを格納す
る。

第４図は細かい分解能の映像信号を例えばフレ
ームメモリM₂に格納する時の画像構成図である。
画像入力回路５は、第４図における画像入力の部
分エリアの始点データｘ，ｙを指定してメモリに
格納する回路を備えている。すなわち入力する画
像データの部分エリアの始点よりＸ，Ｙ方向にそ
れぞれ256ビツトの範囲のビツトが撮像装置３よ
りＡ／Ｄ変換回路４を介してフレームメモリM₂
に格納される。前述した画像入力回路５の動作に
よつてフレームメモリM₁には粗い分解能で撮像
した全体像が格納され、フレームメモリM₂には
細かい分解能で撮像した特に注目すべき領域の画
像ｇが格納される。

画像入力時間は、ステージの移動速度、ライン
センサの蓄積時間及び各回路の例えばクロツク周
波数によつて決められる。

第５図ａ，ｂ，ｃは前述した画像データを入力
するための撮像装置のラインセンサLSを移動す
る速度とセンサ位置を表す特性図である。短時間
に２面の画像入力を行えるように、往路、復路で
は速度が部分的に異なる。ステージの往路では、
粗い分解能の画像を入力し、復路で細かい分解能
の画像を入力する。復路での画像入力を行わない
領域ではラインセンサの蓄積時間及び各回路の周
波数という時間的制約が無いので第５図に示すよ
うに高速でステージを動かし、画像入力を行う領
域だけ低速でステージを動かすことにより短時間
で画像入力を行つている。これは全て制御回路１
よりステージ制御回路２に出力される信号ａ並び
に画像入力回路５に出力される信号ｅによつて制
御される。前述の動作フレームメモリM₁，M₂に
はそれぞれ分解能の画像データが格納され、図示
しない回路にそのデータを出力（j₁，j₂）する。

また、撮像装置にステージの移動距離を示す信
号を出力する移動距離信号出力回路を備えること
により、ステージ移動のスロー・アツプ、スロ
ー・ダウン時にも歪みのない画像を入力すること
ができる。移動距離信号出力回路としては、光学
式あるいは磁気式のロータリー・エンコーダ等を
ステージに付加すればよい。この時の画像入力範
囲とステージ速度の関係を第５図ｃに示す。

第６図は、フレームメモリの数をさらに増やし
た第２の本発明の実施例回路構成図である。尚、
第１図に示した回路と同じ回路は説明を簡略化す
るため同一符号を用いている。第６図の回路構成
は４面のフレームメモリM₁，M₄をもつ場合であ
り、画像入力回路５′は、３組の画像入力の始点
（x₁，y₁），（x₂，y₂），（x₃，y₃）及びフレームメ
モリ書き込み時にその分解能すなわち何ビツト毎
にメモリに格納するかを指定するデータP₁，P₂，
P₃（他の図示されていない回路より加わる）を記
憶する例えばレジスタを有し、画像入力回路５′
が有するそれぞれのメモリM₂〜M₄の制御回路は
加わる画像データを前述のレジスタの内容即ちデ
ータP₁〜P₃に基づいて選択的にフレームメモリ
M₂〜M₄に格納（ｇ，ｈ，ｉ）する。尚、フレー
ムメモリM₁は全体画像データ（粗い分解能の画
像データ５）を格納する。

第７図〜第９図は第６図に示した本発明の実施
例におけるフレームメモリM₂〜M₄に格納するデ
ータエリアを表すメモリ構成図であり、第７図は
データP₁＝８、P₂＝４、P₃＝２とした場合、第
８図はP₁＝P₂＝P₃＝１とした場合、第９図はP₁
＝８、P₂＝P₃＝１とした場合である。フレーム
メモリM₁は第７図〜第９図共前述したように全
体画像データ（粗い分解能の画像データ）を格納
しているが、その他のフレームメモリはそれぞれ
前述のデータP₁〜P₃に対応した分解能のデータ
で且つ始点データ（x₁，y₁）〜（x₃，y₃）で指定
されたエリアを格納する。これらの始点データ
（ｘ，ｙ）並びにデータＰによつてそれぞれ格納
するエリアや分解能は指定されるので、たとえば
被画像が有する特徴のみを高分解能で特定領域の
み入力することも可能となる。そしてこれらのデ
ータは第１の実施例と同様に図示しない認識装置
に出力（j₁〜j₄）される。

第４図、第８図、第９図には、画像入力領域が
すべて長方形の場合を図示してあるが、被撮像対
象の形状に合せて、画像入力領域も長方形以外の
形状（例えば、三角形、五角形、円、楕円等）に
入力した方がよい場合もあり、そのための画像入
力回路もそれぞれ考えられる。

〔発明の効果〕

以上述べたように本発明は分解能を電気的に可
変し、さらにそのエリアをも電気的に指定できる
ので、光学的な回路等移動は必要なく、本発明に
よれば、短時間で必要とするパターンが目的の分
解能で入力でき、さらにメモリも少なくてすむ画
像入力装置を得ることが出来る。

【図面の簡単な説明】

第１図、第６図は本発明の第１、第２の実施例
の構成図、第２図は撮像装置の構成図、第３図は
フレームメモリに格納するドツトを表す画素構成
図、第４図は各フレームメモリに格納する画像構
成図、第５図はラインセンサLSを移動する速度
とセンサ位置を表す特性図、第７図〜第９図は各
フレームメモリに格納する画像構成図である。 １…制御回路、２…ステージ制御回路、３…撮
像装置、４…Ａ／Ｄ変換回路、５，５′…画像入
力回路、M₁〜M₄…フレームメモリ、LS…ライ
ンセンサ。

Claims (1)

1. 【特許請求の範囲】 １ 複数の撮像素子を直線的に配列した撮像素子
   アレイを該アレイの配列方向とは垂直な方向に往
   復走査して、所定の撮像対象領域を撮像して該撮
   像対象領域の二次元画像情報を得る撮像装置と、 該撮像装置から出力される該二次元画像情報に
   対応した画像信号を加工する画像入力回路と、 該画像入力回路から出力される加工画像信号を
   記憶する複数のフレームメモリからなる画像入力
   装置であつて、 該画像入力回路は、該撮像対象領域全体に対応
   する画像信号または該撮像対象領域のうちの一部
   領域に対応する画像信号を選択して出力し、且
   つ、分解能に応じて選択した画像信号をサンプリ
   ングして出力し、 該複数のフレームメモリのうち少なくとも２つ
   のフレームメモリに記憶されている二次元画像情
   報は、互いに撮像対象領域の広さ及び分解能が異
   なり、 前記撮像素子アレイを走査する時、往路と復路
   とでそれぞれ分解能又は／及び領域の異なつた二
   次元画像情報を得ることを特徴とする画像入力装
   置。 ２ 前記一次元撮像素子の移動速度を入力する画
   像の分解能に合わせて変化させるステージ制御回
   路を備えたことを特徴とする特許請求の範囲第１
   項記載の画像入力装置。 ３ 撮像装置に該撮像装置の移動量を表わす信号
   を出力する移動距離信号出力回路を備え、前記画
   像入力回路は該移動量を表わす信号に対応して前
   記サンプリングを行うことを特徴とする特許請求
   の範囲第２項記載の画像入力装置。