JPH0461598B2 - - Google Patents

Description

【発明の詳細な説明】 技術分野 この発明はパルスモータの駆動装置に関するも
のである。

従来技術 従来、一般にパルスモータの駆動は第１図に示
すようにパルスモータ駆動回路１が入力パルス信
号CPと回転方向信号CW／CCWとに基づいてパ
ルスモータ２の所定の相の巻線を順次励磁させる
ことにより、同パルスモータ２のロータを回転さ
せるようになつている。

そして、その駆動原理は、説明の便宜上パルス
モータ２を第２図に示すように５相の永久磁石型
パルスモータとすれば、ステータ３の各相突極に
それぞれ巻線Ｌ１〜Ｌ５が巻装され、その各巻線
Ｌ１〜Ｌ５により各突極がＮ極に励磁されるよう
になつている。一方ロータ４は永久磁石で構成さ
れ、同永久磁石と前記突極に励磁された磁極との
吸引作用に基づいて同ロータ４が保持される。

そして、上記のように構成されたパルスモータ
２を例えば二、三相励磁方式により駆動させるに
は、前記パルスモータ駆動回路１が順次入力され
る入力パルス信号CPに応答して、第４図に示す
関係に従つて所定の相のスイツチ（実際にはトラ
ンジスタ等よりなるスイツチング回路によつて行
われる）SW１〜SW５をオン〔論理値１〕させ
ることにより10パルス１周期すなわち第５図に示
すように一励磁サイクル中に10個の励磁状態を作
り前記ロータ４を１回転させるようになつてい
る。

しかし、起動に際して自起動周波数以下の周期
の入力パルス信号CPを前記パルスモータ駆動回
路１に入れても第１２図に一点鎖線で示すように
パルスモータ２は脱調しない範囲内で遅れて始動
を開始する。そして、この遅れを小さくするため
に、いいかえれば入力パルス信号CPに対する応
答性を高めるために、パルスモータ２の総数を増
加（例えば二、三相励磁等の励磁方式により見掛
けの総数を増加）させて、ステツプ角を小さくさ
せることにより、非脱調周波数範囲を広くして、
ある程度遅れを改善することが考えられている
が、モータ停止時における信号等に対する応答性
に関してはロータがオーバーランするため満足す
る結果は得られなかつた。

そこで、本発明者はパルスモータの静止トルク
の特性を利用して、パルスモータの起動から停止
までの時間を短縮するすなわち、複数パルス応答
特性を向上させるパルスモータの駆動方法を見い
出した。

すなわち、前記パルスモータ２の静止トルク曲
線は第６図に示すように表わされ、その最大静止
トルク（保持トルク）は例えば第５図０の励磁状
態において、ロータ４を第５図５に示す位置まで
変位させた時である。いいかえれば、ｎ個の励磁
状態を有するパルスモータの静止トルクは1/2ｎ
個の入力パルス信号CPがパルスモータ駆動回路
に入力された場合におけるロータが歩進（ステツ
プ）する位置に相当する変位が最大静止トルクと
なる。

従つて、ある励磁状態から自起動周波数以上の
周期の1/2ｎ個の入力パルス信号がパルスモータ
駆動回路に入力されても脱調することなく、ロー
タは前記所定の励磁状態から1/2ｎ個目の励磁状
態に対応する位置まで追随することがわかる。す
なわちパルスモータの励磁相の変化が最大静止ト
ルクの範囲内であれば、ロータは脱調することな
く変化した励磁相まで歩進する。このことはリラ
クタンス型若くはハイブリツト型（永久磁石とリ
ラクタンス型と併用によるもの）のパルスモータ
についても同様である。

本発明者は上記の解析に基づき従来と全く別の
方法で、しかもパルスモータの起動から停止まで
の時間を短縮することができ、パルスモータの性
能を向上させることができるパルスモータの制御
装置を案出した。

そのパルスモータ制御装置について説明する
と、第７図において、制御回路１１はパルスモー
タのステツプ数（目標数）を決定する移動ステツ
プデータＳとパルスモータの回転方向を決定する
回転方向データＤを入力し、その両データに基づ
いて次段のパルスモータ駆動回路１２に入力パル
ス信号CP及び回転方向信号CW／CCWを出力す
る。同制御回路１１は第８図に示すように中央処
理装置（以下、CPUという）１３、読出し専用
メモリ（リード・オンリー・メモリ；以下、
ROMという）１４、読出し及び書込み可能なメ
モリ（ランダム・アクセス・メモリ；以下、
RAMという）１５、及びＩ／Ｏボート１６，１
７よりなり、前記ROM１４にはパルスモータの
駆動制御のための制御プログラムが記憶され、一
方RAM１５にはＩ／Ｏボート１６及びデータバ
ス１８を介して前記移動ステツプデータＳ及び回
転方向データＤ等の各種データ及び前記CPU１
３の演算結果等が記憶されるようになつている。

パルスモータ駆動回路１２は公知の二、三相励
磁のための駆動回路であつて、前記制御回路１１
からの入力パルス信号CP及び回転方向信号
CW／CCWに基づいて次段のパルスモータ１９
を所定の回転方向に所定のステツプ数だけ駆動さ
せる。パルスモータ１９は第９図に示すように５
相のリラクタンス型パルスモータであつて、一励
磁サイクル中に10個の励磁状態（励磁相）を有す
るようにステータ２０の各相突極に巻線Ｌ１１〜
Ｌ１５が巻装され、前記駆動回路１２のスイツチ
ング動作（第４図参照）によりロータ２１が回動
されるようになつている。

次に前記パルスモータ制御装置におけるCPU
１３の演算処理動作を示す第１０図のフローチヤ
ート図に従つて説明する。

さて、CPU１３が初期設定されて、同CPU１
３によりROM１４はパルスモータ１９の駆動制
御のための制御プログラムを有効化し、かつ
RAM１５にはｎレジスタにパルスモータ１９の
一励磁サイクル中の励磁状態の数と等しい「10」
の値ｎが記憶されるとともに、パルスモータ１９
のロータ２１が第９図に示す状態に保持されてい
るとき、制御回路１１に移動ステツプデータＳと
回転方向データＤが入力されると、同CPU１３
は両データＳ，Ｄをそれぞれ前記RAM１５のＮ
レジスタ及びＤレジスタに書込む。

続いて、CPU１３は前記ｎレジスタの内容ｎ
とＮレジスタの内容Ｓとの大小を比較判断する。
ここで説明の便宜上移動ステツプデータＳすなわ
ちステツプ数（目標数）を「15」とすると、
CPU１３は移動ステツプデータＳの方が大きい
ことを判断して、1/2ｎ個すなわち５個の入力パ
ルス信号CPを自起動周波数を越える非常に短か
い周期〔Ta〕にて、次段のパルスモータ駆動回
路１２に出力する。

パルスモータ駆動回路１２は５個の入力パルス
信号CPに応答してスイツチング動作し、励磁相
を５つ順次遷移させ、停止状態における巻線Ｌ１
１，Ｌ１２，Ｌ１５による励磁状態から巻線Ｌ１
３，Ｌ１４による励磁状態すなわち、最大静止ト
ルクの変位に相当する位置における励磁相までそ
の励磁状態を非常に速く遷移させる。

従つて、パルスモータ１９のロータ２１は励磁
相の遷移により起動開始する。この時、励磁相と
ロータ２１との位相差が５パルス分となるため同
ロータ２１はほぼ最大静止トルクに相当する力で
励磁相に吸引される。

一方、５個の入力パルス信号CPを出力した
CPU１３は前記Ｎレジスタの内容Ｓ（＝15）を５
減算するとともに同CPU１３に内蔵されたタイ
マをT1時間（ロータ２１が先の励磁相の遷移に
より回動して、１ステツプ位置まで回動するに要
する時間）作動させる。タイマルーチンによる
T1時間経過後、CPU１３は入力パルス信号CPを
１個次段のパルスモータ駆動回路１２に出力する
とともに、Ｎレジスタの内容Ｓを１減算する。こ
の時パルスモータ駆動回路１２は前記１個の入力
パルス信号Ｃに応答して、励磁相を１つ遷移させ
るが、この時すでにロータ２１はステツプ１回動
しているため、前記ロータ２１の励磁相に対する
位相差は５パルス分となり、前記ロータ２１はひ
きつづき最大静止トルクに相当する力でもつて励
磁相に吸引されて回動を続ける。

一方、CPU１３はＮレジスタの内容Ｓ、すな
わち減算の結果〔Ｓ＝10−１＝９〕が比較値Ｋ
（この実施例では４（＝1/2ｎ−１））より大きいか
どうかチエツクし、いまだＮレジスタの内容Ｓが
比較値Ｋより大きいことをチエツクして、前記タ
イマをT2時間（ほぼ自起動周波数の周期に相当
する時間）作動させる。

タイマルーチンによるT2時間経過後、CPU１
３は入力パルス信号CPを１個前記駆動回路１２
に出力して、前記と同様に励磁相を１つ遷移させ
るとともに、Ｎレジスタの内容Ｓを１減算させ
る。そして再びＮレジスタの内容と比較値Ｋとを
比較した後、タイマをT2時間作動させる。以後
Ｎレジスタの内容が「４」になるまで、略T2時
間ごとにCPU１３はパルスモータ駆動回路１２
に入力パルス信号CPを出力して、励磁相を１づ
つ遷移させる。

従つて、励磁相はこの間ほぼ自起動周波数に相
当する周期T2の入力パルス信号CPにより遷移さ
れ、ロータ２１は脱調することなく回動される。

Ｎレジスタの内容Ｓが「４」になつた時、
CPU１３は前記タイマをT3時間作動させ、タイ
ムアツプ後直ちに４個の入力パルス信号CPを非
常に短かい周期Taで次段のパルスモータ駆動回
路１２に出力する。なお、タイマのT3時間はロ
ータ２１が10個の入力パルス信号CPによつて遷
移した励磁相の位置をオーバーランして再び同励
磁相の位置に復帰しようとするまでの時間と一致
させていて、ここでは同ロータ２１がちようど前
記移動ステツプデータＳに基づく最終ステツプ位
置までオーバーランされているものとして予め設
定されている。

従つて、パルスモータ１９のロータ２１がオー
バーランして移送ステツプデータＳに基づく最終
ステツプ位置に回動して来た時、すなわちロータ
２１の回動速度が０になつた時に最後の４個の入
力パルス信号CPが自起動周波数を越える非常に
短かい周期Taで制御回路１１から出力されて、
同最終ステツプ位置に励磁相が直ちに遷移するた
め、同ロータ２１は減衰振動されることなく最終
ステツプ位置で停止される。

ロータ２１が停止すると、CPU１３は同ロー
タ２１をその状態に保持するとともに、次の新た
な移送ステツプデータＳ及び回転方向データＤの
入力を待つ。

このように、移送ステツプデータＳに基づいて
パルスモータ１９は起動時において脱調すること
なく起動するとともに、停止時に不要な振動をす
ることなく所定の最終ステツプ位置で確実に停止
する。

ちなみに、上記方法にて試験した結果、第１２
図に実線で示すパルスモータ変位曲線Ｒ１が得ら
れ、従来の駆動方法によるパルスモータ変位曲線
（同図に一点鎖線で示す曲線）Ｒ２に比べ、起動
時においては加速性に優れ、停止時においては不
要な振動がすることなく最終ステツプ位置にすば
やく停止することがわかつた。

従つて、パルスモータの起動から停止までに要
する時間を短縮させることができ、パルスモータ
の性能を向上させることができる。

なお、上記方法では、前記移動ステツプデータ
Ｓが前記RAM１５のｎレジスタに記憶した値ｎ
より小さい場合、すなわち一励磁サイクル中の励
磁状態の総数より小さい場合には、CPU１３は
同データＳと値ｎの大小をチエツクした後、デー
タＳと値ｎの差に応じてｎレジスタの内容をパル
スモータ１９がスムーズに起動停止できる値とな
るように演算して書替えるようにしている。そし
て、この書替えられたｎレジスタの内容に基づい
てパルスモータ１９は起動停止されるようになつ
ている。

又、上記方法では、T1時間を周期Taの５個の
入力パルス信号CPに基づいて遷移した励磁相に
より回動されるロータ２１が１ステツプ移動する
に要する時間、すなわち次の６個目の入力パルス
信号CPに基づいて励磁相が１つ遷移した場合に、
ロータ２１が同遷移した励磁相における静止最大
トルク位置まで回動するに要する時間となるよう
に設定したが、ロータ２１と励磁相との位相差が
１／２ｎ個以内となる時間で適宜に変更してもよい。
同様にT3時間についても負荷変動によるオーバ
ーランの多少に基づいて適宜に変更してもよい。

さらに、上記方法では、起動時における入力パ
ルス信号CPの数を５個出力するように設定した
が、一励磁サイクル中にｎ個の励磁状態があるな
らば、1/2ｎ個以下（上記方法の場合は５個以下）
の数の範囲で適宜に変更してもよい。又、停止時
における入力パルス信号CPの数については予め
負荷イナーシヤ等を考慮して運動方程式から計算
されたデータに基づき求めた最適数４個を用い
た。上記入力パルス信号CPの周期Taについては
非常に高い周波数であつて、パルスモータ駆動回
路１２が応答できる（スイツチング動作できる）
範囲内であればどれだけ短かい周期に変更しても
よく、又起動時と停止時における周期Taを異な
るものにしてもよい。

しかしながら、上記パルスモータ制御装置を案
出したにもかかわらず、次の問題点が提起され
た。

即ち、自起動周波数を越える周期のパルス信号
を駆動回路に供給してから自起動周波数以下の周
期のパルス信号を供給するまでを、タイマーにて
設定していたので、ロータに加わる負荷が急激に
変動した場合にロータの応答特性等が低下するこ
とである。

目 的 本発明はこの問題点をも解決するためになされ
たものであつて、パルスモータの起動から停止ま
での時間を短縮することができ、しかも負荷変動
に対してもロータの応答、停止特性の低下が少な
いパルスモータの駆動装置を提供することにあ
る。

実施例 以下、この発明を具体化したパルスモータの駆
動装置の一実施例を図面に従つて説明する。

この実施例では前記パルスモータ制御装置にて
採用されていた起動時のタイマ制御の換わりにフ
イードバツク制御を応用したものであつて、第１
３図に示すようにパルスモータ１９が１ステツプ
するたびごとにフイードバツク信号SG１を出力
する位置検出器２５を同モータ１９に設けるとと
もに、このフイードバツク信号SG１に制御回路
１１のCPU１３が応答して、入力パルス信号CP
の出力を制御させるようにしたものである。

以下、この実施例におけるパルスモータの駆動
方法について第１５図に示すCPU１３の演算処
理動作を示すフローチヤート図に従つて説明す
る。

前記パルスモータ制御装置と同様に制御回路１
１に移動ステツプデータＳ及び回動方向データＤ
が入力されると、CPU１３は両データをそれぞ
れＮレジスタ及びＤレジスタに書込むとともに、
データＳとｎレジスタに記憶した値ｎとを比較す
る。そしてCPU１３は値ｎ（＝10）より移動ステ
ツプデータＳ（＝15）の方が大きいと判断すると、
Ｎレジスタの内容Ｓを1/2ｎ減算（Ｓ＝10）させ
た後、自起動周波数以上の周期Taの５個の入力
パルス信号CPを次段のパルスモータ駆動回路１
２に出力する。パルスモータ駆動回路１２は前記
と同様にパルスモータ１９の励磁相を５パルス分
遷移させる。この時、パルスモータ１９のロータ
２１は最大静止トルクにより励磁相まで回動を開
始する。そして、ロータ２１が１ステツプ分変位
した時、前記位置検出器２５からフイードバツク
信号SG１が出力される。このフイードバツク信
号SG１に応答してCPU１３は１個入力パルス信
号CPをパルスモータ駆動回路１２に出力させて、
パルスモータ１９の励磁相を１つ遷移させる。励
磁相が１つ遷移した時、ロータ２１とロータ２１
との位相差が５パルス分となるため同ロータ２１
はほぼ最大静止トルクに相当する力で励磁相に吸
引されてさらに回動する。

１個の入力パルス信号CPを出力して、Ｎレジ
スタの内容Ｓを１減算した後、CPU１３は同Ｎ
レジスタの内容Ｓが減算されて「５」になるまで
前記位置検出器２５から出力されるフイードバツ
ク信号SG１を入力するたびごとに入力パルス信
号CPを出力して、パルスモータ１９の励磁相を
１づつ遷移させ、ロータ２１を回動させる。

Ｎレジスタの内容Ｓが「４」になると、CPU
１３はタイマをT4時間（ロータ２１が10個の入
力パルス信号CPによつて遷移した励磁相の位置
をオーバーランして再び励磁相の位置に戻ろうと
する時間）作動させる。タイマルーチンによる
T4時間経過してCPU１３は前記実施例と同様に
４個の非常に短かい入力パルス信号CPを出力し
て、ロータ２１を脱調させることなく、かつ減衰
振動が生じることなく所定の励磁相位置に停止さ
せる。

従つて、このフイードバツク制御においても、
前記実施例と同様にパルスモータ１９を脱調する
ことなく起動させ、停止時においても不要な振動
をすることなく所定のステツプ位置で停止させる
ことができるとともに、起動から停止するまでに
要する時間を非常に短縮することができる。

次にこの発明の第二の実施例について説明する
と、この実施例は第１３図に示すようにさらにパ
ルスモータ１９に速度検出器２６を設けたもので
あつて、同検出器２６からの回転速度検出信号
SG２を制御回路１１に出力して、前記第一の実
施例とは別の方法でパルスモータ１９を停止制御
させるものである。

以下、この方法を第１７図に示す制御回路１１
のCPU１３の演算処理動作を示すフローチヤー
ト図に従つて説明する。なお、本実施例はロータ
２１を停止させる前まで方法は前記第一の実施例
と同じなのでその説明は省略し、同ロータ２１を
停止させる場合についてのみ説明する。

さて、Ｎレジスタの内容Ｓが「４」になつたこ
とをCPU１３がチエツクすると、次に、同CPU
１３はロータ２１のオーバーランに基づく前記位
置検出器２５からのフイードバツク信号SG１に
応答して、Ｎレジスタの内容Ｓを１減算する。続
いて、CPU１３はＮレジスタの内容Ｓがいまだ
「０」でないことをチエツクした後に遅延タイマ
を作動させ、同ロータ２１のオーバーランに基づ
く次のフイードバツク信号SG１を待つ。遅延タ
イマがタイムアツプした後次のフイードバツク信
号SG１が出力されると、CPU１３は再びＮレジ
スタの内容Ｓを１減算して、以後内容Ｓが「０」
となるまですなわち、ロータ２１が移動ステツプ
データＳに基づくステツプ位置をオーバーランす
るまで減算を繰り返す。

ロータ２１が移動ステツプデータＳに基づくス
テツプ位置までオーバーランすること前記フイー
ドバツク信号SG１によりCPU１３が判別する
と、同CPU１３は速度検出器２６からの回転速
度検出信号SG２によりロータ２１の回転速度が
「０」すなわちオーバーランして次に元の励磁相
位置に復帰する瞬間をチエツクして、４個の入力
パルス信号CPを所定の短かい周期Taで出力させ
る。これによつて、ロータ２１が速度「０」にな
つた位置すなわち移動ステツプデータＳに基づく
ステツプ位置に励磁相が直ちに遷移するため、同
ロータ２１は脱調かつ減衰振動することなく停止
される。

従つて、ロータ２１が確実にオーバーランして
移動ステツプデータＳに基づくステツプ位置に来
たか否かを確実に検出してロータ２１を停止させ
ることができ、前記第一の実施例のT4時間を設
定するタイマは不用となり、しかも負荷の変動に
よるオーバーランの変動においても確実にロータ
２１は脱調かつ減衰振動することはない。

なお前記各実施例は５相のリラクタンス型パル
スモータを二、三相励磁方式で運転させる場合に
ついて説明したが、他の励磁方式でも可能である
とともに、５相機以外のパルスモータであつても
よい。さらに永久磁石型パルスモータ等、他のパ
ルスモータに応用することは勿論可能である。

発明の効果 以上詳述したようにこの発明は、第１制御手段
により起動時における加速性を高めると共に、第
２制御手段及び第３制御手段により励磁相を実際
のロータ位置よりも所定ステツプ分だけ常に先行
させることができ、常にロータを一定の駆動トル
ク（先行させるステツプ数を選択することにより
最大駆動トルクを発生させることも可能）で回転
させることができ、更に、第４制御手段により停
止時において不要な振動をさせることなく最終ス
テツプ位置にすばやく停止させることができる。
これにより、パルスモータの起動から停止までに
要する時間を短縮することができ、また、負荷の
変動に対してもロータが脱調することなく確実か
つすばやく目標位置へ回動させることができるた
め、結果としてパルスモータの性能を向上させる
ことができる。

【図面の簡単な説明】

第１図は従来のパルスモータの駆動方法を説明
するための電気ブロツク回路図、第２図は５相の
永久磁石型パルスモータの構造を説明する説明
図、第３図は同じく電気回路図、第４図は同じく
パルスモータを二、三相励磁方式による駆動方法
を説明するための説明図、第５図は同じく二、三
相励磁方式によるパルスモータの駆動状態を示す
説明図、第６図は静止トルク曲線、第７図はこの
発明を説明するためのパルスモータ制御装置の電
気ブロツク回路図、第８図はその制御回路の電気
ブロツク回路図、第９図はリラクタンス型パルス
モータの構造を説明するための説明図、第１０図
はパルスモータ制御装置の制御回路の中央処理装
置の演算処理動作を示すフローチヤート図、第１
１図はパルスモータ制御装置において駆動回路に
入力される入力パルス信号の出力波形図、第１２
図はロータの変位曲線図、第１３図はこの発明の
第一の実施例を説明するための電気ブロツク回路
図、第１４図は同じく制御回路の電気ブロツク回
路図、第１５図は同じく中央処理装置の演算処理
動作を示すフローチヤート図、第１６図は同じく
入力パルス信号の出力波形図、第１７図はこの発
明の第二の実施例を説明するための中央処理装置
の演算処処理動作を示すフローチヤート図であ
る。 制御回路１１、パルスモータ駆動回路１２、中
央処理装置１３、読出し専用メモリ１４、読出し
及び書込み可能なメモリ１５、パルスモータ１
９、ステータ２０、ロータ２１、位置検出器２
５、速度検出器２６、入力パルス信号CP、フイ
ードバツク信号SG１、回転速度検出信号SG２、
移動ステツプデータＳ。

Claims (1)

1. 【特許請求の範囲】 １ １パルス信号の入力毎に複数相パルスモータ
   の少なくとも１相の励磁状態を変化させてロータ
   を１ステツプ定角度回動させるように各相の励磁
   状態を変化させる駆動回路と、 その駆動回路に予め定められた目標数のパルス
   信号を供給することによりロータを所定量回動さ
   せる制御回路とを備えたパルスモータの駆動装置
   において、 前記ロータの１ステツプ回動毎に位置フイード
   バツク信号を発生する位置検出手段を備え、 前記制御回路が 停止状態のロータを回転させる時、所定個の前
   記パルス信号を自起動周波数を越える周期のパル
   ス列として前記駆動回路に供給する第１制御手段
   と、 その第１制御手段により起動されるロータの回
   転に伴い、前記位置検出手段からの位置フイード
   バツク信号の発生毎に１個のパルス信号を前記駆
   動回路に供給する第２制御手段と、 その第２制御手段により前記目標数よりも所定
   個前のパルス信号が前記駆動回路に供給された時
   に、第２制御手段を無効化する第３制御手段と、 前記所定個前のパルス信号により生成される励
   磁状態が指向する回転位置を越えてロータが過回
   動し、その後復動に転ずる時に、残りのパルス信
   号を自起動周波数を越える周期で前記駆動回路に
   供給してロータを停止させる第４制御手段と を備えたことを特徴とするパルスモータの駆動装
   置。 ２ 前記パルスモータのロータの回転速度を検出
   する速度検出手段が、ロータの回転速度がゼロで
   あることを検出したとき、前記第４制御手段を作
   動させることを特徴とする特許請求の範囲第１項
   記載のパルスモータの駆動装置。