JPH0460392B2 - - Google Patents

Description

【発明の詳細な説明】 （技術分野） 本発明は、CRT表示装置に係り、特には、ビ
デオRAMに記憶されたコンピユータ画像と、テ
レビジヨン放送画像とを重ね合わせるスーパーイ
ンポーズ機能を備えたCRT表示装置に関する。

（従来技術） この種のCRT表示装置では、スーパーインポ
ーズされる画像の乱れの防止するために、テレビ
ジヨン受像機からの映像信号のタイミングとパー
ソナルコンピユータシステムからの映像信号との
タイミングを合わせる必要がある。そのために、
テレビジヨン受像機などからの外部同期信号と、
コンピユータ同期信号との位相差を求めて、その
差分の期間、クロツク発振回路を停止させること
によつて、両方の同期信号の同期をとつている。

第３図はこのような従来のCRT表示装置の同
期結合回路の構成の概略を示したブロツク図、第
４図はその動作波形図である。以下、第３図およ
び第４図に従つて従来例の動作を説明する。

同期合わせ回路８には、テレビジヨン受像機等
から外部水平同期信号（第４図ａ参照）と、
外部垂直同期信号（第４図ｄ参照）とが与え
られる。一方、クロツク分周回路２の出力は水
平・垂直同期信号発生回路４に与えられる。水
平・垂直同期信号発生回路４から出力されたコン
ピユータ同期信号である水平同期信号PH（第４
図ｂ参照）と垂直同期信号PV（第４図ｅ参照）と
が同期合わせ回路８に与えられる。これにより、
同期合わせ回路８からは外部同期信号，
とコンピユータ同期信号PH，PVとの位相差に
応じた位相差分信号（第４図ｃ，ｆ参照）
が出力される。これらの位相差分信号がク
ロツク分周回路２のクロツク停止制御端子CTに
与えられることによつて、位相差分信号が
アクテイブ（『Ｌ』レベル）の間、クロツク分周
回路２の出力が禁止される。このようにしてコン
ピユータ同期信号PH，PVの位相が調整される
ことによつて、コンピユータ同期信号PH，PV
が外部同期信号，に同期される。

しかしながら、上述した従来例は、クロツク分
周回路２の出力によつてビデオRAMアクセス回
路６のタイミングをコントロールしているため
に、位相差分信号がアクテイブの間、クロ
ツク分周回路２の出力が禁止されると、その間は
ビデオRAMアクセス回路６に対するアクセスも
禁止されることになる。そうして、図示しない
CPUがビデオRAMアクセス回路６をアクセスし
ている途中でアクセスが禁止されると、これが解
除されるまでCPUは非常に長いあいだ待機しな
ければならなくなり、コンピユータシステムの処
理効率が著しく低下するなどの問題を生じる。

（発明の目的） 本発明は、このような事情に鑑みてなされたも
のであつて、コンピユータ同期信号と外部同期信
号との同期をとるにあたつて、ビデオRAMのア
クセス禁止期間を最小限に抑えて、コンピユータ
システムの処理効率を向上させることを目的とし
ている。

（発明の構成） 本発明は、このような目的を達成するために、
次のような構成をとる。

即ち、本発明は、ビデオRAMに記憶されたコ
ンピユータ画像と、テレビジヨン放送画像とを重
ね合わせるスーパーインポーズ方式をとるCRT
表示装置であつて、 外部同期信号とコンピユータ同期信号との同期
をとる第１クロツク系と、前記ビデオRAMのア
クセスタイミングをコントロールする第２クロツ
ク系とを備え、 前記第１クロツク系は、 クロツクパルスを分周して第１クロツクを出力
する第１クロツク分周回路と、 前記第１クロツクに基づきコンピユータ同期信
号を発生する水平・垂直同期信号発生回路と、 前記コンピユータ同時信号と外部同期信号とを
与えられることによつて両同期信号の位相差に対
応した第１位相差分信号を出力し、この第１位相
差分信号のアクテイブ期間中、第１クロツク分周
回路を停止させることによつて両同期信号の同期
をとる同期合わせ回路とを含み、 前記第２クロツク系は、 前記クロツクパルスを分周して第２クロツクを
出力する第２クロツク分周回路と、 前記第２クロツクと前記第１位相差分信号とを
与えられる論理回路とを含み、 前記論理回路は、第１位相差分信号のアクテイ
ブ期間が終了した後に、第１クロツクと第２クロ
ツクとの位相差に対応した第２位相差分信号を出
力し、この第２位相差分信号のアクテイブ期間
中、第２クロツク分周回路を停止させることによ
つて、第２クロツクを第１クロツクに同期させる
ことを特徴としている。

次に、上述した構成を備えた本発明の作用を説
明する。

第１クロツク系によつてコンピユータ同期信号
と外部同期信号との同期合わせが行われている期
間中も、第２クロツク系の第２クロツク分周回路
は動作しているから、CPUはビデオRAMをアク
セスすることができる。また、第１クロツクと第
２クロツクとの同期合わせのために、第１クロツ
クと第２クロツクの位相差分の間、第２クロツク
分周回路が停止してCPUからのアクセスが禁止
される。しかし、第１クロツクと第２クロツクの
位相差分は、第１，第２クロツクの１サイクル以
内であるから、ビデオRAMのアクセスが禁止さ
れる期間は僅かである。

（実施例） 以下、本発明の一実施例を図面に基づいて詳細
に説明する。

第１図は本発明の一実施例に係るCRT表示装
置における同期結合回路の構成を示したブロツク
図である。本実施例の特徴は、同期信号用の第１
クロツク系１０の他に、ビデオRAMのアクセス
コントロール用の第２クロツク系２０とを備えた
ことにある。

第１クロツク系１０は、外部同期信号とコンピ
ユータ同期信号とを同期するためのクロツク系で
あつて、第１クロツク分周回路１２と水平・垂直
同期信号発生回路１４と同期合わせ回路１６とか
ら構成されている。

第２クロツク系２０は、図示しないビデオ
RAMなどのCRT制御クロツクに同期したアクセ
スを行うために設けられたクロツク系であつて、
第２クロツク分周回路２２、フリツプフロツプ
FF１，FF２、ゲート回路Ｇ１，Ｇ２から構成さ
れている。フリツプフロツプFF１，FF２、ゲー
ト回路Ｇ１，Ｇ２は、発明の構成の欄において説
明した論理回路に対応している。第２クロツク分
周回路２２の出力はビデオRAMアクセス回路３
０に与えられる。

次に、上述した構成を備えた実施例の動作を第
２図に従つて説明する。

第２図ｂに示した外部同期信号と、第２図
ｃに示したコンピユータ同期信号PHとの間に位
相差があると、同期合わせ回路１６は第２図ｄに
示した第１位相差分信号１を出力する。こ
の第１位相差分信号１がアクテイブの期間
中、第１クロツク分周回路１２の出力である第１
クロツクａが停止して（第２図ａ参照）両同期信
号の位相合わせが行われる。このような第１クロ
ツク系１０の動作は第３図に示した従来例の動作
と同様である。

一方、第２クロツク系２０の第２クロツク分周
回路２２の出力である第２クロツクｅは、第２図
ｅに示されている。第１位相差分信号１が
アクテイブの期間中、フリツプフロツプFF１が
プリセツトされて、その出力ｆは『Ｈ』レベルと
なる。そして、第１クロツクａの停止期間が終了
して、次の第１クロツクａの立ち上がりでトリガ
が掛かつて、出力ｆは『Ｌ』レベルになる。出力
ｆと第１位相差分信号１とがゲート回路Ｇ
１に与えられることにより、その出力ｇは第１ク
ロツク分周回路１２の停止が解除されてから、次
の第１クロツクａが立ち上がるまでの期間、『Ｌ』
レベルになる（第２図ｇ参照）。一方、フリツプ
フロツプFF２は第２クロツクｅの立ち上がりで
トリガが掛かつて第１位相差分信号１の状
態（『Ｌ』レベル）をラツチする。その結果、フ
リツプフロツプFF２の出力ｅは第２図ｈに示
したようになる。この出力ｅとゲート回路Ｇ１の
出力ｇとがゲート回路Ｇ２に与えられることによ
つて、ゲート回路Ｇ２の出力は第２図ｉに示した
ようになる。この出力が第２クロツク系２０の第
２位相差分信号２として第２クロツク分周
回路２２の制御端子CTに与えられる。これによ
り第２クロツク分周回路２２は、位相差分信号
MIX２がアクテイブの期間中、停止する。そし
て、第２クロツク分周回路２２の停止解除が第１
クロツクａと同期して行われることによつて、第
１クロツクａと第２クロツクｅとの同期がとられ
る。なお、第２図において、Ｔ１期間は第１クロ
ツク分周回路１２の停止期間を、Ｔ２は第２クロ
ツク分周回路２２の停止期間を、それぞれ示して
いる。そして、前記Ｔ２期間の間、CPUがビデ
オRAMに対してアクセスすることが禁止され
る。

このようにして第１クロツク系１０と第２クロ
ツク系２０とのクロツクの同期をとるのは、次の
理由による。第１クロツクａは、コンピユータ同
期信号を得るためだけでなく、ビデオRAMのリ
フレツシユアドレスを指定するためのクロツクと
しても用いられており、第１クロツクが『Ｈ』レ
ベルの期間はビデオRAMの内容が読み出されて
表示される期間になつている。一方、表示期間中
はCPUからのアクセスが禁止されているために、
CPUのアクセスは出力ａが『Ｌ』レベルの期間
中に行われる。したがつて、ビデオRAMアクセ
ス回路３０をコントロールしている第２クロツク
ｅの『Ｌ』レベルの期間（ビデオRAMのアクセ
ス期間）と、第１クロツクａの『Ｌ』レベルの期
間との間に時間的なズレがあると、表示期間の間
にビデオRAMがアクセスされることになつて不
都合である。そこで、このような両者のクロツク
に時間的ずれをなくするために、第１クロツクａ
と第２クロツクｅとの同期をとつているのであ
る。

（発明の効果） 以上の説明から明らかなように、本発明に係る
CRT表示装置は、外部同期信号とコンピユータ
同期信号との同期をとる第１クロツク系と、ビデ
オRAMのアクセスタイミングをコントロールす
る第２クロツク系とを備え、同期信号の同期合わ
せのために第１クロツクが出力されていない場合
であつても、第２クロツクによつてビデオRAM
がアクセスでき、しかも、第１クロツクと第２ク
ロツクとの同期合わせのために第２クロツク分周
回路が停止している期間は、第１，第２クロツク
の１サイクル以内となる。

したがつて、コンピユータ同期信号と外部同期
信号との同期合わせの期間中、ビデオRAMのア
クセスが禁止されていた従来例と比較して、本発
明装置のビデオRAMのアクセス禁止期間は僅か
であり、これよりCPUの処理効率を向上させる
ことができる。

【図面の簡単な説明】

第１図は本発明の一実施例に係るCRT表示装
置における同期結合回路のブロツク図、第２図は
第１図に示した実施例の動作波形図、第３図は従
来例のブロツク図、第４図は第３図に示した従来
例の動作波形図である。 １０……第１クロツク系、１２……第１クロツ
ク分周回路、１４……水平・垂直同期信号発生回
路、１６……同期合わせ回路、２０……第２クロ
ツク系、２２……第２クロツク分周回路、FF１，
FF２……フリツプフロツプ、Ｇ１，Ｇ２……ゲ
ート回路、３０……ビデオRAMアクセス回路。

Claims (1)

1. 【特許請求の範囲】 １ ビデオRAMに記憶されたコンピユータ画像
   と、テレビジヨン放送画像とを重ね合わせるスー
   パーインポーズ方式をとるCRT表示装置であつ
   て、 外部同期信号とコンピユータ同期信号との同期
   をとる第１クロツク系と、前記ビデオRAMのア
   クセスタイミングをコントロールする第２クロツ
   ク系とを備え、 前記第１クロツク系は、 クロツクパルスを分周して第１クロツクを出力
   する第１クロツク分周回路と、 前記第１クロツクに基づき前記コンピユータ同
   期信号を発生する水平・垂直同期信号発生回路
   と、 前記コンピユータ同期信号と前記外部同期信号
   とを与えられることによつて両同期信号の位相差
   に対応した第１位相差分信号を出力し、この第１
   位相差分信号のアクテイブ期間中、前記第１クロ
   ツク分周回路を停止させることによつて両同期信
   号の同期をとる同期合わせ回路とを含み、 前記第２クロツク系は、 前記クロツクパルスを分周して第２クロツクを
   出力する第２クロツク分周回路と、 前記第２クロツクと前記第１位相差分信号とを
   与えられる論理回路とを含み、 前記論理回路は、第１位相差分信号のアクテイ
   ブ期間が終了した後に、第１クロツクと第２クロ
   ツクとの位相差に対応した第２位相差分信号を出
   力し、この第２位相差分信号のアクテイブ期間
   中、第２クロツク分周回路を停止させることによ
   つて、第２クロツクを第１クロツクに同期させる
   ことを特徴とするCRT表示装置。