JPH0459760B2 - - Google Patents

Description

【発明の詳細な説明】 技術分野 本発明はたとえば舞台照明またはスタジオ照明
などに好適に用いられる記憶調光装置に関する。

従来技術 舞台演出などで用いられる調光装置では、近
年、制御される照明負荷の数が増大しており、こ
れに伴つて各照明負荷の照明レベルを、舞台進行
など時系列に沿つて記憶部に記憶させ、本番時に
は簡便な操作によつてこのレベルデータを読出
し、照明演出を行なう構成が広く用いられてい
る。このような典型的な従来技術として、第４図
に構成例を示す特開昭49−61972が挙げられる。
以下、第４図を参照して、本従来技術について説
明する。

本従来技術の調光装置２には交流電源１が備え
られ、複数の照明負荷３は個別的に調光器４に接
続され、所望の態様に照明レベルを制御される。
マルチプレクサ８にはクロツクパルスを発生する
発振器７が接続されており、このパルスが入力さ
れる毎に、調光器４に切換えスイツチ５を介して
個別的に接続されるフエーダ６を順次走査して、
出力を選択的に読取る。読取られた出力は、アナ
ログ／デジタル変換器９によつてデジタル信号に
変換され、記録装置１０に記録される。

一方、このような調光装置２によつて実現され
るクロスフエードを実行するためのクロスフエー
ダ１２が設けられ、これは摺動子１３Ａ，１３Ｂ
を含んでいる。またこのクロスフエーダ１２に関
連して、開閉スイツチ１４Ａ，１４Ｂが設けられ
る。この開閉スイツチ１４Ａ，１４Ｂは、摺動子
１３Ａ，１３Ｂがそれぞれ第４図の参照符号ａ端
およびｂ端にあるときに閉じられるスイツチであ
る。

これらの開閉スイツチ１４Ａ，１４Ｂを介し
て、電源電圧＋Ｅが一方側端子に入力される論理
積回路１５Ａ，１５Ｂが設けられ、他方側の入力
端子には開閉スイツチ１１を介して、記録装置１
０から読出される記録内容が入力される。論理積
回路１５Ａ，１５Ｂの出力は、論理和回路１７
Ａ，１７Ｂの一方入力端子にそれぞれ与えられ、
論理和回路１７Ａ，１７Ｂの出力はレジスタ１８
Ａ，１８Ｂに入力される。ここで、レジスタ１８
Ａ，１８Ｂおよび論理和回路１７Ａ，１７Ｂによ
つて、リフレツシユメモリ１６Ａ，１６Ｂが構成
されることになる。

レジスタ１８Ａ，１８Ｂの出力は論理和回路１
７Ａ，１７Ｂの他方入力端子に入力され、またデ
ジタル／アナログ変換器１９Ａ，１９Ｂによつて
デジタル信号に変換され、多数のシフトレジスタ
２０および出力合成器２１を経て、前記切換えス
イツチ５のフエーダ６が接続された入力端子とは
異なる他の入力端子に接続される。

このような従来技術の調光装置２では、切換え
スイツチ５をフエーダ６側に接続して、舞台進行
などに伴い時系列に従つて変化する照明レベルや
フエード時間などの調光情報を入力し、記録装置
１０に記録させる。この後、再生実行時には切換
えスイツチ５を出力合成器２１側に切換え、記録
装置１０に記録されている調光データを読出し
て、これに基づいて調光動作を行なつている。

このとき記録装置１０などの調光情報の記録お
よび再生に関連する構成に異常事態が発生すれ
ば、切換えスイツチ５をフエーダ６側に接続し
て、フエーダ６からアナログ電圧として出力され
る照明レベルを、直接調光器４に供給することが
できる。

一方、このような構成では、前記切換えスイツ
チ５を調光器４の数だけ設けねばならず、調光
装置２の電子回路部分に対して、切換えスイツチ
５の設置面積が大きいため、調光装置２を小形化
することが困難となつている。切換えスイツチ
５が多くなるため、その配線などがむやみと複雑
となつてしまうなどの問題点があつた。

目 的 本発明の目的は、上述の問題点を解決し、簡便
な構成によつて、調光制御を記憶再生または手動
操作との間で切換えて実行できるようにした改良
された記憶調光装置を提供することである。

実施例 第１図は、本発明の一実施例の基本的構成を示
すブロツク図である。第１図を参照して、本実施
例の基本的構成について説明する。本実施例の調
光装置３０は、所望の照明レベルデータを入力す
るためのポテンシヨメータなどによつて実現され
るプリセツトフエーダ３１を、一般に複数備え
る。この複数のプリセツトフエーダ３１は、マル
チプレクサ３２に接続され、アドレス発生回路３
３からのアドレスによつて、プリセツトフエーダ
３１のいずれか１つが選択され、そのアナログ出
力が取込まれる。マルチプレクサ３２から出力さ
るアナログ電圧は、アナログ／デジタル変換器３
４によつてデジタル信号に変換され、アドレス発
生回路３３から発生されるアドレスによつて、た
とえばランダムアクセスメモリなどによつて実現
される記憶部であるメモリ３５に記憶される。メ
モリ３５を含んで制御部６５が設けられる。

一方、このような調光装置３０によつて照明状
態が制御される複数の照明負荷３６が設けられて
おり、この照明負荷３６に個別的に接続され、照
明負荷３６を電力付勢する調光器３７が設けら
れ、これらはサンプルホールド回路３８に並列に
接続される。このサンプルホールド回路３８は、
複数のサンプルホールド素子を含んでおり、照明
が行なわれる照明負荷３６、すなわち調光器３７
はアドレス発生回路３９から発生されるアドレス
信号によつて選択される。

このアドレス信号は、メモリ３５から読出され
た記憶内容に関してクロス演算を行なうクロス演
算部４０にも出力される。ここでクロス演算部４
０と、サンプルホールド回路３８とに導出される
アドレスを、アドレス発生回路３３，３９のいず
れから取入れるかを切換える切換えスイツチ４１
が設けられている。

前記クロス演算部４０で演算が行なわれたデジ
タル信号は、デジタル／アナログ変換器４２によ
つてアナログ信号に変換された後、切換えスイツ
チ４３を介してサンプルホールド回路３８に出力
される。一方、前記切換えスイツチ４３の他方入
力端子には、マルチプレクサ３２の出力がバイパ
スラインｌ１を介して与えられる。

第２図は、第１図示の基本的構成に基づく本発
明の一実施例の調光装置３０ａの構成を示すブロ
ツク図である。第２図を併せて参照して、本実施
例の構成について詳述する。本具体例の調光装置
３０ａは第１図示の構成と基本的に同一であり、
対応する部分には同一の参照符号を付して示す。
本具体例では第５図示のアドレス発生回路３３，
３９をともに同一の構成とし、一定周波数のクロ
ツクパルスφを発生する発振器４４，４５を設
け、このクロツクパルスφを計数するカウンタ４
６，４７を含んだ構成としている。

またクロス演算部４０は、メモリ３５から読取
られた各種データを記憶するランダムアクセスメ
モリなどによつて実現されるメモリ４８，４９
と、メモリ４８，４９から読取られた記憶情報
（このときまではデジタル形式である）を、アナ
ログ信号に変換するデジタル／アナログ変換器５
０，５１とが含まれる。

デジタル／アナログ変換器５０，５１の出力ラ
インは、調光装置３０ａを用いて再生調光制御を
行なう場合など、いわゆるフエード処理を行なう
場合に用いられるクロスフエーダ５２の摺動子５
３Ａ，５３Ｂに接続される。またこれらの出力は
加算器５４を介して、前述した切換えスイツチ４
３の一方入力端子４３ｂに接続され、サンプルホ
ールド回路３８に出力される。

第２図を参照して、本具体例の調光装置３０ａ
の動作について説明する。まず調光状態を記憶す
る場合には、各プリセツトフエーダ３１を所望の
一場面の調光状態に設定し、それぞれの調光状態
をアドレス発生回路３３，３９が出力するアドレ
ス信号により、マルチプレクサ３２でプリセツト
フエーダ３１を走査して、アナログ出力として順
次送出する。これをアナログ／デジタル変換器３
４でデジタル信号に変換した後、メモリ３５に記
憶する。このような処理を繰返すことにより、所
望の舞台進行に痴応する時系列に沿うシーンを記
憶する。

このように切換えた調光データを、再生実行す
る場合には、切換えスイツチ４１を接点４１ｃ，
４１ｂが接続するように切換え、切換えスイツチ
４３の端子４３ｃ，４３ｂが接続されるように切
換える。これによつてサンプルホールド回路３８
はラインｌ１から切離され、また調光データのメ
モリ３５からメモリ４８，４９への読出しとサン
プルホールド回路３８への転送と、サンプルホー
ルド回路３８へのアドレス出力とは、アドレス発
生回路３９のみによつてなされる。

また同時にメモリ４８，４９の出力は、デジタ
ル／アナログ変換器５０，５１に与えられ、クロ
スフエーダデータ５２を構成するフエーダ５５，
５６の電圧によつて乗算され、アナログ値に変換
されて切換えスイツチ４３に出力される。このよ
うにしてクロスフエーダ５２を操作することによ
り、たとえば舞台照明などが現場面から次場面に
円滑に転換される。

このような構成と動作とを有する本実施例の調
光装置３０ａにおいて、調光情報の記憶にかかわ
らず構成要素、すなわちメモリ３５やクロス演算
部４０などにおいて異常が発生した場合、切換え
スイツチ４１を端子４１ｃ，４１ａが導通される
ように切換える。さらに切換えスイツチ４３にお
いても、端子４３ａ，４３ｃが接続されるように
切換える。

すなわち、プリセツトフエーダ３１の操作状態
は、アドレス発生回路３３のアドレス信号によ
り、マルチプレクサ３２で走査されている。この
アナログ出力は、切換えスイツチ４３の端子４３
ａ，４３ｃを通つてサンプルホールド回路３８に
導出される。

ここでアドレス発生回路３３のアドレス信号に
よつて、サンプルホールド回路３８を順次走査し
ており、マルチプレクサ３２から送出されるアド
レス信号は、マルチプレクサ３２の走査タイミン
グと同期してサンプルホールド回路３８に保持さ
れる。

以上のようにして調光装置３０ａの異常時であ
つても、たとえば制御動作途中の舞台照明など
に、影響を及ぼすことなく調光制御動作を継続す
ることができ、さらに上述したような異常状態の
発生時ばかりでなく、所望の時期にプリセツトフ
エーダ３１の手動操作による走査を実行すること
ができる。

本実施例では、切換えスイツチ４１，４３の切
換え動作を実行させるに当つて、異常時発生時
に手動によつて切換える。異常状態をたとえば
ウオツチドツグタイマなどの検出手段によつて検
出し、これに対応して自動的に切換える構成を設
けるようにしてもよい。

本実施例の調光装置３０ａにおける前記異常時
について説明する。第２図に示したアナログ／デ
ジタル変換器３４、メモリ３５、クロス演算部４
０、アドレス発生回路３３，３９などは、中央演
算処理装置（CPU）を含むマイクロコンピユー
タ装置で構成されている。このようなマイクロコ
ンピユータ装置は、単一のノイズが混入した場合
であつても、一度プログラムが暴走してしまう
と、システムを本来の状態に復帰させることは長
時間に亘つて困難となつていた。

また前記マイクロコンピユータ装置ほど複雑で
はない比較的簡単な論理回路などで構成されるマ
ルチプレクサ３２、アドレス発生回路３９、サン
プルホールド回路３８などは、前記ノイズを取除
きさえすれば部品破壊が起こつていない限り、ほ
とんどの場合自然に通常状態に復帰する。すなわ
ち本実施例は、前述したシステムの暴走時などに
有利に対処できるものである。

第３図は、本発明の他の実施例の調光装置３０
ｂの構成を示すブロツク図である。本実施例は前
述の実施例に類似し、対応する部分には同一の参
照符を付す。本実施例の注目すべき点は、調光装
置３０ｂにマイクロプロセツサなどによつて実現
される中央処理装置（CPU）５８を設けたこと
である。マイクロプロセツサ５８は、クロツク信
号を発生しており、したがつて切換えスイツチ４
３の接点４３ｂ，４３ｃを接続した場合には、サ
ンプルホールド回路３８は中央処理装置５８から
発生されるクロツク信号に基づくアドレス制御が
なされる。

また本実施例の調光装置３０ｂでは、異常検出
部５７を設けた。異常検出部５７はアドレスデコ
ーダ５９と、ワンシヨツトマルチバイブレータ６
０とを含む。以下、異常検出部５７によつてたと
えば電源電圧の低下などの異常現象が検出される
状態について説明する。ある時点でアドレスデコ
ーダ５９に所定のアドレスおよびデータが与えら
れ、これによつてアドレスデコーダ５９は、ワン
シヨツトマルチバイブレータ６０にトリガ信号Ｔ
を導出する。これによつてワンシヨツトマルチバ
イブレータ６０はセツトされ、割込み許可状態と
なる。

次にメインプログラムが実行され、通常処理が
行なわれる。次にワンシヨツトマルチバイブレー
タ６０にトリガ信号Ｔが与えられる。ここで通常
処理の処理時間はほぼ一定であり、この処理時間
をワンシヨツトマルチバイブレータ６０の動作時
間よりもたとえば10〜20％程度短く設定しておく
ことにより、システムが正常な状態にある限りワ
ンシヨツトマルチバイブレータ６０は再トリガさ
れ続けるため、中央処理装置５８に対して割込み
信号が発生されない。

一方、システムが暴走し、プログラムがメイン
プログラムを通らなくなると、ワンシヨツトマル
チバイブレータの動作時間内にトリガ信号Ｔが与
えられず、したがつてワンシヨツトマルチバイブ
レータ６０はリセツトされ、中央処理装置５８に
割込み信号が与えられる。この割込み信号によつ
てシステムの異常処理がなされる。

このような構成によつても前述の実施例で述べ
た効果と同様の効果を得ることができる。

効 果 以上のように本発明に従えば、調光制御を実行
するに当り、予め入力された調光制御信号を記憶
する記憶部からの出力と、操作部からの出力とを
切換え手段によつて切換えて調光器に出力するよ
うにした。すなわち従来技術の項で説明したよう
に、調光器毎に自動／自動の切換えスイツチを設
ける必要がなく、構成が格段に簡略化される。

【図面の簡単な説明】

第１図は本発明の基本的構成を示すブロツク
図、第２図は本発明の一具体例を示すブロツク
図、第３図は本発明の他の具体例を示すブロツク
図、第４図は典型的な従来技術の構成を示すブロ
ツク図である。 ３０，３０ａ，３０ｂ…調光装置、３１…プリ
セツトフエーダ、３３，３９…アドレス発生回
路、３５…メモリ、３６…照明負荷、３７…調光
器、３８…サンプルホールド回路、４１，４３…
切換えスイツチ、４４，４５…発振器、４６，４
７…カウンタ、５７…異常検出部、５９…アドレ
スデコーダ、６０…ワンシヨツトマルチバイブレ
ータ。