JPH01186594A - 調光装置 - Google Patents

調光装置

Info

Publication number
JPH01186594A
JPH01186594A JP63006435A JP643588A JPH01186594A JP H01186594 A JPH01186594 A JP H01186594A JP 63006435 A JP63006435 A JP 63006435A JP 643588 A JP643588 A JP 643588A JP H01186594 A JPH01186594 A JP H01186594A
Authority
JP
Japan
Prior art keywords
level
fade
cross
scene
output
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63006435A
Other languages
English (en)
Inventor
Hideki Nishikura
秀樹 西倉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Electric Works Co Ltd
Original Assignee
Matsushita Electric Works Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Works Ltd filed Critical Matsushita Electric Works Ltd
Priority to JP63006435A priority Critical patent/JPH01186594A/ja
Publication of JPH01186594A publication Critical patent/JPH01186594A/ja
Pending legal-status Critical Current

Links

Classifications

    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02BCLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/40Control techniques providing energy savings, e.g. smart controller or presence detection

Landscapes

  • Circuit Arrangement For Electric Light Sources In General (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、舞台やスタジオなどの照明演出を行うための
調光装置に関する。
従来の技術 −aに、舞台やスタジオなどでは、多数の照明負荷が用
いられ、それらは予め定められる複数の照明負荷の群(
以下、チャネルと称する)毎に、それぞれの調光レベル
が、調整室などで集中的に制御される。このような調光
制御を行う場きに用いられる調光装置では、演出すべき
場面(以下、シーンと称する)毎の各チャネルの調光レ
ベルに関する調光データが予めその内部に含まれる記憶
装置に記憶され、各シーン毎に前記調光データを読出し
て各チャネルの照明負荷を所望の調光状!υとするよう
にしている。
シーン間の移行は、現シーンのフェードアウトと次シー
ンのフェードインとが並行して行われる、いわゆるクロ
スフェード動作によって行われる。
このクロスフェードによって、現シーンと次シーンの2
つの静止したシーンの間を、緩やかにつなぐことができ
る。手動によるクロスフェードでは、現シーンのフェー
ドアウトを受持つクロスフェーダと、次シーンのフェー
ドインを受持つクロスフェーダとが用いられる。前記2
つのクロスフェーダは、それぞれの目盛が逆方向となる
ように平行に配置される。したがって2つのクロスフェ
ーダを同方向に同時に動かすことによって、クロスフェ
ードを実現することができる。
クロスフェーダには、各クロスフェーダが受持つシーン
の調光レベルの再生される割合(以下、クロスフェード
レベルと称する)を示す目盛が、たとえば0%〜100
%のように記されている。
すなわちクロスフェーダを0%から100%に向かう方
向に操作することによって、該クロスフェーダが受持つ
シーンのフェードイン動作を行うことができ、また逆に
100%から0%に向かう方向に操作することによって
シーンのフェードアウト動作を実現することができる。
最近では、たとえば演目のリハーサル時において手動で
クロスフェードを行い、このときにクロスフェーダの操
作に要する時間(以下、フェード時間と称する)を記憶
装置に記憶させるようにし、本番時においては記憶装置
から前記フェード時間を読出して自動でクロスフェード
を実現するようにしている。前記フェード時間とは、ク
ロスフェードレベルが0%と100%との間で変化する
のに要する時間である。
第6図には、自動のクロスフェードが行われる場合にお
けるクロスフェードレベルの再生時における変化が示さ
れている。たとえば記憶装置には、フェード時間TFI
、TF2が記憶されており、時刻10においてクロスフ
ェードが開始されると、時刻10からフェード時間TF
Iだけ経過した後の時刻t1においてクロスフェードレ
ベルは100%に達する。すなわち時刻10〜t1の期
間においてシーン間の移行が終了する0時刻し2におい
てクロスフェードが指示されて現シーンのフェードアウ
トが指示されると、時刻L2からフェード時間TF2だ
け経過した後の時刻t3においてクロスフェードレベル
は0%となる。このとき次シーンのフェードインが同時
に行われており、次シーンのクロスフェードレベルは時
刻t2においては0%であり、時刻t3においては10
0%となっている。
記憶装置には、前述のよ゛うにフェード時間TF1、T
F2が記憶されているため、時刻10,11、t2.t
3以外の時刻におけるクロスフェードレベルは、演算に
よって求められなければならない。通常は、このような
演算は第6図示のように、フェード時間に対し、クロス
フェードレベルが直線、的に変化するようにして行われ
ている。
しかしながらリハーサル時におけるクロスフェーダの操
作は、必ずしも時間に比例して変化されるような操作の
みではなく、クロスフェードの途中でクロスフェーダを
速く操作したり、または遅く操作したりする場合がある
。そのようなりロスフェードを実現するには、本番時に
おいてもクロスフェーダを手動で操作し、クロスフェー
ドレベルを修正するようにしなければならない。このよ
うな方法では、リハーサル時において複雑に変化される
クロスフェードレベルを的確に再現することができない
このような問題点を解決するために他の先行技術では、
リハーサル時すなわちクロスフェーダの手動操作時にお
いて、クロスフェーダ出力を周期的にサシブリングし、
各時刻に対応するクロスフェーダ出力を記憶装置に記憶
させるようにしている。その再生時、すなわち、記憶装
置の記憶内容を読出して、自動でクロスフェードを行う
場きにおけるクロスフェードレベルの変化が第7図に示
されている。すなわちサンプリング周期ΔL毎の時刻t
lo、tll、t12.・・・毎にクロスフェードレベ
ルLO,LL、L2.・・・が決定されるため、1回の
クロスフェード動作中の複数の時刻におけるクロスフェ
ードレベルが決定される結果として、クロスフェードレ
ベルの時間に対する非直線的な変化を再生することがで
きる。
しかしながら照明負荷の調光レベルの変化が滑らかに感
じるためには、前述のサンプリング周期Δtは50m5
ec以下に選ぶ必要があり、たとえば数分間に及ぶクロ
スフェードを実現するなめには大容量のメモリが必要と
なり、実用的ではなかった。
発明が解決しようとする課題 本発明の目的は、上述の技術的課題を解決し、記憶デー
タがむやみに増大されることなく、しかも非直線的なり
ロスフェード特性を実現することができるようにした調
光装置を提供することである。
課題を解決するための手段 本発明は、照明負荷のフェード動作を行うためのクロス
フェーダと、 計時動作を行う計時手段と、 クロスフェーダ出力が与えられ、クロスフェーダ出力が
予め定められる複数の基準レベルのいずれか1つを通過
して変化するとき、検出信号を出力するレベル検出手段
と、 前記検出信号に同期して、計時手段出力が記憶される記
憶手段と、 記憶手段の記憶内容において、時間的に隣接する計時手
段出力データと、これに対応する前記基準レベルとに基
づいて、クロスフェーダ出力の近似レベルを補間演算す
る補間演算手段とを含むことを特徴とする調光装置であ
る。
作  用 本発明においては、クロスフェーダを用いて照明負荷の
フェード動作を行うときに、記憶手段には計時手段出力
が記憶される。レベル検出手段は、クロスフェーダ出力
が予め定められる複数の基準レベルのいずれか1つを通
過して変化するときに検出信号を出力し、前記記憶動作
は、該検出信号に同期して行われる。
クロスフェーダ出力が単調に増加/減少するとき、記憶
手段に記憶される計時手段出力データは、前記基準レベ
ルのいずれか1つに対応付けられる。
記憶手段の記憶内容に基づいて照明負荷のフェード動作
を自動で行う場合には、時間的に隣接する計時手段出力
データと、これに対応する基準レベルとに基づいて、ク
ロスフェーダ出力の近似レベルが補間演算手段において
演算される。これによって記憶手段に記憶されるデータ
がむやみに増大することなく、かつ時間に対して非直線
的なりロスフェード動作を実現することができる。
実施例 第1図は、本発明の一実施例である調光装置1の基本的
な構成を示すブロック図である。調光装置1では、複数
の照明負荷2が予め定められる群(以下、チャネルと称
する)毎にそれぞれの調光レベルの制御が行われる。演
出すべき演目の各シーンに対応して、各シーンにおける
各チャネルの調光レベルに対応する調光データは、シー
ンメモリ3a、3bに予め入力されている。演出すべき
シーンには、時系列に従って0.1.2.・・・のよう
にシーン番号が付されており、たとえばシーンメモリ3
aにはシーン番号が奇数であるシーンの調光データが記
憶され、シーンメモリ3bにはシーン番号が偶数である
シーンの調光データが記憶される。以下においては、各
シーンの全チャネルに対応する調光データの組をシーン
データと称する。
調光装置1にはまた、クロスフェーダ5a、5bが設け
られている。クロスフェーダ5aはシーンメモリ3aが
記憶するシーンデータの再生される割合(以下、クロス
フェードレベルと称する)を設定するためのクロスフェ
ーダであって、またクロスフェーダ5bはシーンメモリ
3bが記憶するシーンデータに対するクロスフェードレ
ベルを設定するためのクロスフェーダである。
クロスフェーダ5a、5bには、クロスフェードレベル
(0%〜100%)を示す目盛が記されており、クロス
フェーダ5a、5bはその目盛が互いに逆方向となるよ
うに配置されている。したがってクロスフェーダ5a、
5bを同方向に向かって同時に操作することによって、
シーンメモリ3aに記憶されるシーンデータに対応する
シーンのフェードイン/フェードアウトに伴って、シー
ンメモリ3bに記憶されるシーンデータに対応するシー
ンのフェードアウト/フェードインが行われる。
クロスフェーダ5aの出力は、ライン6aを介してレベ
ル検出部7aに与えられる。レベル検出部7aの出力は
、ライン9aを介して記憶手段であるフェードメモリ1
0aに与えられている。フェードメモリ10aにはまた
、計時手段であるタイマ8からラインllaを介して計
時時間に関するデータが与えられる。
レベル検出部7aでは、クロスフェーダ5aの出力レベ
ル(以下、クロスフェードレベルAと称する)が、予め
定められる複数の基準レベル(たとえばクロスフェード
レベルの0%、10%、20 % +・・・、100%
に対応している)の1つを通過すると、ライン9aに検
出信号を導出する。この検出信号に同期してタイマ8が
ラインllaに出力する計時時間がフェードメモリ10
aに記憶される。
フェードメモリ10aの出力は、補間演算手段であるク
ロスフェードレベル演算部(以下、演算部と称する)1
2aに与えられ、その出力は切換えスイッチ13aの端
子Tlaに与えられている。
切換えスイッチ13aの端子T2aは、ライン14aを
介してライン6aに接続されており、したかってクロス
フェーダ5aの出力が与えられている。
切換えスイッチ13aの共通端子T 3 aは、乗算器
15aに接続されている。乗算器15aにはまた、現に
再生しようとしているシーンのシーンデータをシーンメ
モリ3aから順次的に読出して保持する再生シーンバッ
ファ16aの出力も与えられている。切換えスイッチ1
3aの共通端子T3aには、クロスフェードレベルが導
出されており、したがって乗算器15aにおいては、ク
ロスフェードレベルと調光レベルとの乗算が行われるこ
とになる。このような乗算器15aの出力は、加算器1
7の一方の入力端子17aに与えられる。
前記再生シーンバッファ16aは、シーンデータを保持
するとともに、後述するアドレス信号によって、各チャ
ネルの調光データを選択的に、アナログ電圧レベルによ
って表される調光レベルに変換して出力する。
クロスフェーダ5bに関連しても、前述したクロスフェ
ーダ5aに関連する構成と同様の構成が設けられており
、第1図においては対応する部分のづ照符に添字すが付
されて示されている。また、以下において、クロスフェ
ーダ5bの出力レベルをクロスフェードレベルBと称す
る。
前記切換えスイッチ13a、13bは、リハーサル時に
おいては第1図において実線で示される状態とされ、本
番時には破線で示される状態とされる。これによって、
乗算器15a、15bには、リハーサル時にはクロスフ
ェーダ5a、5bの出力が与えられ、本番時には演算部
12a、12bの出力が与えられる。
加算器17では、乗算器15a、15bの出力の加算演
算が行われる。加算器17の出力は、サンプルホールド
回路18を介して、各チャネルに関連して設けられる複
数の調光器19に与えられている。各調光器19には、
それぞれ各チャネルの複数の照明負荷2が接続されてい
る。
再生シーンバッファ16a、16bにはそれぞれ、シー
ンメモリ3a、3bから1シーンのシーンデータが読出
される。このような再生シーンバッファ16a、16b
には、制御部20からそれぞれアドレス信号が与えられ
ている。このアドレス信号によって再生シーンバッファ
16a、16bからは、各チャネル毎の調光レベルが順
次的に出力されることになる9制御部20が出力するア
ドレス信号はまた、サンプルホールド回路18にも)与
えられている。サンプルホールド回路18はたとえば、
各チャネルに対応する複数のアナログスイッチを含んで
構成されており、前記複数のアナログスイッチがアドレ
ス信号によって1e次的に選択的に導通されていくこと
によって、いわば時系列的に各チャネルの調光レベルが
サンプリングされて保持されてゆく。このように保持さ
れる各チャネル毎の調光レベルが制御信号として各チャ
ネルに対応する調光器19に与えられる。
調光器19は、たとえばサイリスタやトライアックなど
を含んで構成されており、サンプルホールド回路18か
ら与えられる制(卸信号によって前記サイリスタ、トラ
イアックの点弧角が制御されるごとによって、照明負荷
2のけ勢電力に関するデユーティ制御が行われ、これに
よって複数の照明負荷2はシーンデータに対応する調光
状態となる。
第2図は、演算部12aの基本的な構成を示すブロック
図である。フェードメモリ10aには、前述のようにク
ロスフェードレベルAがレベル検出部7aにおいて予め
定められる基準レベルの1つを通過して変化した時刻に
おけるタイマ8の計時時間が記憶されている。1回のク
ロスフェード動作において、クロスフェーダ5aの操作
方向が変化されないとき、フェードメモリ10aに記憶
される計時時間はそれぞれいずれか1つの基準レベルに
対応している。演算部12aにおいては、前記計時時間
およびそれに対応する基準レベルに基づいて、前記計時
時間に対応する時刻間におけるクロスフェードレベルに
関する補間演算が行われる。演算部12aには、このよ
うな補間演算を行うための後述するパラメータΔを設定
するためのパラメータ設定部31が設けられている。パ
ラメータΔは、後述するように同一のクロス7エードレ
ベルを維持する時間に関するパラメータである。
パラメータ設定部31の出力は、比較器32に与えられ
ている。比較器32にはまた、カウンタ33の出力が与
えられており、該カウンタ33にはクロック発生部34
からクロック信号が供給されている3比較器32は、パ
ラメータ設定部31の出力(すなわちパラメータΔ)と
カウンタ33の出力とが一致すると検出パルスを出力し
、該検出パルスはアップダウンカウンタ35に与えられ
る。比較器32の出力はまた、カウンタ33にもリセッ
ト信号として与えられる。これによってカウンタ33は
、そのカウント値がパラメータΔに達するまでのカウン
ト動作を繰返し行うことになる。
アップダウンカウンタ35では、検出パルスが与えられ
ろたび毎に、その計数値が1ずつ増加または減少される
1、アップダウンカウンタ35にI5ける演算が加算演
算となるか?1JA11.演算となるかは。
後述Vる演算設定部36から与えられる演算制御信号に
よって決定される。
アップダウンカウンタ35の出力は、デジタル/アナロ
グ(以下、D/Aと称する)変換器3′7に与えられて
アナログ信号に変換される。D/A変換器37は、フェ
ードメモリ10aから与えられるクロスフェードレベル
が0%〜100%の100段階に変化する渇きには、7
ビツトの入力に対応できれば充分である。すなわちアッ
プダウ7カウンタ35からの入力が(0000000)
2である場合には、その出力がクロスフェードレベルO
%に対応する電圧レベルとなり、(110c+100 
) 2  (= 100 )であるときには、クロスフ
ェードレベル100%に対応するアナログ電圧レベルが
出力される。ただし、添字の「2」は九括弧内の数字が
二進数であることを示しでいる一演算部12bの構成も
また、第2図示の構成と同様である。
第3図はリハーサル時においてクロスフエータ゛5a、
5bが操作されてライン6aに導出されるクロスフェー
ドレベルAの変化を示すグラフである。第3図には、タ
イマ8の計時時間に対するクロスフェードレベルAの変
化が示されている。第3図を参照して、リハーサル時に
おけるフェードメモリ10aに対するタイマ8の計時時
間の書込み動作について説明する。
レベル検出部7aでは、たとえば基準レベルとしてクロ
スフェードレベルの0%、10%、20%、・・・、1
00%に対応するレベルが設定されている。レベル検出
部7aでは、クロスフェーダ5、主の出力レベル(クロ
スフェードレベルA)と基準レベルとの比較を行って、
クロスフェードレベルAが基準レベルの1つを通過する
と、これに同期してライン92tに検出信号を導出する
。この検出信号に同期して、タイマ8からラインlla
に導出される計時時間が、フェードメモリ10aに書込
まれる。クロスフェーダ5a、5bを操作して、クロス
フェーダ5aが出力するクロスフェードレベルAを第3
図示のように変化させるとき、フェードメモリ10aに
はたとえば第1表に示されるデータが書込まれる。
第1表には、フェードメモリ10aの記憶態様が示され
ている。各シーン毎のフェードインおよびフェードアウ
トに関するデータは、フェードメモリ10aのアドレス
AO,Am A2.・・・に順に書込まれる。アドレス
AOにはたとえば、シーン番号1が記憶され、それに引
続くデータがシーン番号1のシーンのフェード動作に関
するデータであることを示している。このようなシーン
番号の書込みは、操作者によって図示しない構成を用い
て行われる。
クロスフェーダ5aの目盛0%から100%に向かう操
作の開始に当たって、レベル検出部7aはクロスフェー
ドレベルAの増加が検出されると、ライン9aに検出信
号を導出する。このときのタイマ8の計時時間T0がフ
ェードメモリ10aのアドレスA1に記憶される。この
ようにして、アドレスA1に記憶される計時時間T0は
、フェードイン開始時刻に対応することになる。
クロスフェードレベルAが10%を通過して変化すると
き、レベル検出部7aにおいて前記通過が検出されて、
ライン9aに検出信号が導出されると、これに同期して
タイマ8の計時時間T、がフェードメモリ10aのアド
レスA2に書込まれる。
同様にして、クロスフェードレベルAが20%。
・・・、100%を通過する時刻におけるタイマ8の計
時時間T2.・・・、T、、がフェードメモリ10aの
アドレスA3.・・・、A11に記憶される。
タイマ8の計時時間が計時時間T、どなる時刻において
、クロスフェーダ5aの目盛100%がら0%に向かう
操作が開始されるとき、フェードメモリ10aのアドレ
スA12には計時時間T 11が記憶される。これ以後
、クロスフェーダ5aを目盛0%に向かって操作してゆ
くと、クロスフェードレベルAが90%、80%、・・
・、0%を通過する時刻におけるタイマ8の計時時間T
1□+TI3+・・・、T2+が、順にフェードメモリ
10aのアドレスA13.A14.・・・、A22に書
込まれてゆく。
フェードメモリ10bには第2表に示されるデータが書
込まれる。すなわち、シーン番号0がそのアドレスBO
に書込まれ、アドレスB1にシーン番号0のシーンのフ
ェードアウト開始時刻として計時時間T0が書込まれる
。さらにクロスフェードレベルBの変化に対応して、計
時時間T、。
T2.・・・が順にアドレスB2.B3.・・・に書込
まれる。
計時時間TI+に対応する時刻には、シーン番号1に対
応するシーンのフェードアウトが開始され、シーン番号
2に対応するシーンのフェードインが開始される。した
がってフェードメモリ10bにおいて、計時時間Tl+
が記憶されるアドレス813の前のアドレスB12には
、シーン番号2が記憶されている。またシーン番号1に
対応するシーンのフェード動作が終了する時刻における
計時時間T21が記憶されるアドレスA22の次のアド
レスA23には、シーン番号3が記憶される。そして、
シーン番号3に対応するシLンのフェードインが開始さ
れる時刻における計時時間T2□が、アドレスA24に
記憶される。
以下、同様にしてクロスフェーダ5a、5bの操作に伴
って各シーン間のクロスフェード毎のデータがフェード
メモリ10a、10bに書込まれる。ただし、第1表お
よび第2表の計時時間T0゜T7.・・・はそれぞれ同
一の計時時間である。
前述のように、1つのシーンのフェード動作に対応して
そのシーン番号、フェードイン開始時刻、フェードイン
時においてクロスフェードレベルが10%、20%、・
・・、100%となる時刻、フェードアウト開始時刻、
フェードアウト時において、クロスフェードレベルが9
0%、80%、・・・、10%となる時刻、フェード終
了時刻がタイマ8の計時時間として、フェードメモリ1
0a、10bに記憶される。
したがって、1つのシーンのフェード動作に対して、フ
ェードメモリ10a、10bには、23個のデータが記
憶され、それらのデータはシーン番号が記憶されるアド
レスから第何番目のアドレスに格納されるかによって、
意味付けを行うことができる。すなわち、フェードメモ
リ10a、10bにはシーン番号と計時時間のみが記憶
されるけれとも、前記計時時間に対応するクロスフェー
ドレベルは容易に認識することができる。
第    2    表 第4図は演算部12aの動作を説明するための図であり
、演算部12aの出力レベルを示している。
本番時において、演算部12aにはフェードメモリ10
aの記憶内容が与えられる。すなわち、計時時間データ
が与えられ、この計時時間データは基準レベルのいずれ
か1つに対応しているため、各計時時間データに対応す
る時点でのクロス7エードレベルは確定する。しかしな
がら、前記各時点間におけるクロスフェードレベルの補
間演算が行われなければ、クロスフェードレベルは第4
図において仮想線で示される曲線11のように、いわば
階段状に変化してしまう。演算部12aにおいては、計
時時間データおよびそれに対応する基準レベルに基づい
てクロスフェードレベルの直線補間が行われる。
第2図のパラメータ設定部31において演算されるパラ
メータΔは、計時時間T、、T、、、(ただし、iは整
数)と、それに対応する基準レベルで表されるクロスフ
ェードレベルV r、 V 1xによって、 と表される。比較器32からは、したがってパラメータ
Δに対応する時間間隔毎に、検出パルスがアップダウン
カウンタ35に与えられることになるため、D/A変換
器37の出力はタイマ8の計時時間T、に対応する時刻
から1%ずつ増加してゆき、タイマ8の計時時間T (
+ 1の時刻においてクロスフェードレベル■1..と
なる。このようにして演算部12aが出力するクロスフ
ェードレベルは、第4図示の22に示されるように滑ら
かに変化することになる。
演算部設定部36は、 ■1□) V +          ・・・(2)の
場きにおいては、アップダウンカウンタ35における演
算を加算演算とするような演算制御信号を出力し、 V l 111 <V l          ・・・
(3)である場合には、前記演算を減算演算とするよう
な演算rtII御信号分信号する。これによってリハー
サル時の第3図に示されるようなりロスフェードレベル
の変化に対し、本番時には、はぼ忠実なりロスフェード
レベルの再生を行うことができる。
以上のように本実施例においては、レベル検出部7a、
7bにおいて予め定められる基準レベルとクロスフェー
ダ5a、5bが出力するクロスフェードレベルA、Bと
の比較が行われ、り亡スフエートレベルA、Bの前記基
準レベルの通過が検出されて、検出信号がライン9a、
9bに導出さtLると、これに同期してタイマ8の計時
時間がフェードメモリ10a、10bに記憶される。こ
のようにして記憶される計時時間データと、それに対応
する基準レベルに基づいて、演算部12a。
1、2 bにおいて補間処理が施される。このようにし
て比較的少ないデータによってもクロスフェードレベル
の非直線的な変化を再生することができ6、。
またクロスフェードに要する時間が長時間にわオニる場
きにおいても、フェードメモリ10a、10bに記憶さ
れるデータは1つのシーンに対して23個であって、こ
れよりも多くなることはないため、フェードメモリ10
a、10bの記憶容量は比較的小さく選ぶことができる
ようになる。
第5図は本発明の他の実施例である調光装置51の基本
的な構成を示すブロックである0本実施例は前述の第1
実施例に類似し、したがって対応する部分には同一の参
照符を付して説明する。
本実施例においては、プリセットフェーダ部41を用い
てリハーサル中において各シーンに対応する調光レベル
をシーンメモリ3a、3bに入力することができる。
プリセットフェーダ部41の出力は、ライン46a、4
6bを介して切換えスイッチ42a、42bの端子T4
a、T4t+に与えられている。さらに再生シーンバッ
ファ16a、16bの出力は、それぞれ前記切換えスイ
ッチ42a、42bの端子T 5 a 、 T 5 b
に与えられている。また切換えスイッチ42a、42b
の共通端子T6a、T6bに導出されるクロスフェード
レベルが乗算器15a、15bに与えられる。
乗算器15a、15bの出力は、加算器17の入力端子
17a、17bに与えられるとともに、検出部43a、
43bにも与えられる。前記検出部43a、43bは、
たとえばアナログ/デジタル変換器などを含んで構成さ
れており、乗算器15a、15bの出力をデジタル信号
に変換して、それぞれライン44a、44bを介してシ
ーンメモリ3a、3bに与えている。
シーンメモリ3a、3bにはさらに、レベル検出部7a
、7bからライン45a、45bを介して書込み信号が
与えられている。この書込み信号は、クロスフェードレ
ベルA、Bが100%から確受するど、これに同期して
レベル検出部7a。
7bから出力される。シーンメモリ3a、3bでは、こ
の書込み信号が与えられると、検出部43:h、43b
の出力がその内部に取込まれて記憶される。
リハーサル時において、切換えスイッチ42a。
42bは、第5図において実線で示される状態にjMば
れている。したがってプリセットフェーダ部41の出力
は、ライン46a、46bを介して切換えスイッチ42
a、421)から、乗算器15a。
15bに与えられている。プリセットフェーダ部41は
、少なくとも2つのシーンの調光レベルを設定すること
ができるプリセットフェーダ列を含んで構成されており
、たとえばライン46aに導出される調光レベルによっ
て照明負荷2の調光制御が行われている場会において、
ライン46bに導出すべき調光レベルの設定を行うこと
ができる。
このようにして現シーンから次シーンへのり1クスフ工
−ド動作が行われるときには、プリセットフェーダ部4
1においては現シーンの調光レベルおよび次シーンの調
光レベルを実現するためのアリセットフェーダの設定が
為されている。前記プリセットフェーダ部41には制御
部20からアドレス信号が与えられており、このアドレ
ス信号に対応するチャネルのプリセットフェーダの設定
レベルがライン46a、46bに導出される。
クロスフェーダ5aが操作されてその出力レベルが0%
から100%に変化するとき、乗算器15aでは、プリ
セットフェーダ部41がライン46aに導出する調光レ
ベルとクロスフェーダ5aが出力するクロスフェードレ
ベルAとの乗算が行われる。このときたとえば、ライン
46bに導出される調光レベルが零である場合には、照
明負荷2は消灯状態からプリセットフェーダ部41がラ
イン46aに導出する調光レベルに緩やかに移行する。
クロスフェードレベルAが100%に達すると、操fヤ
者はプリセットフェーダ部41に含まれるライン46b
に対応するプリセットフェーダ列を操作して次シーンの
調光レベルを設定する。現シーンと次シーンとのクロス
フェードが行われるとき、クロスフェーダ5aが出力す
るクロスフェードレベルAは100%から0%に向かっ
て変化し、またクロスフェーダ5bが出力するクロスフ
ェードレベルBは0%から100%に向かって変化する
クロスフェードレベルAが100%かられずかに下降す
ると、これに同期してレベル検出部7aからはライン4
5aに書込み信号が導出される。
これによって乗算器15aの出力は、検出部43aおよ
びライン44 aを介してシーンメモリ3aに書込まれ
る。このとき書込まれる調光データは、クロスフェード
レベルAがほぼ100%の場合の乗算器15aの出力と
なるため、プリセットフェーダ部41がライン46aに
導出している調光レベルに対応することになる。
クロスフェーダ5a、5bを操作して現シーンから次シ
ーンへのクロスフェードを行うとき、クロスフェードレ
ベルAはt o o rgから0%に変化するため、プ
リセットフェーダ部41がライン46aに導出す−7>
調光レベルに対応する現シーンはフェードアウトされ、
プリセットフェーダ部・11がライン46bに導出する
調光データに対応する次シーンはフェードインされる。
クロスフェードレベルBが100%に達すると、操作者
は次にライン46aに対応するブリセラ)−フェーダ列
を操作して、さらに次のシーンの調光レベルを設定する
。そして次のクロスフェードが行われるときには、プリ
セットフェーダ部41からライン46bに導出される調
光レベルはシーンメモリ3bに書込まれる。同様の操作
を順次行ってゆくことによって、リハーサル時において
調光データの書込みを行うことができるようになる。
本番時においては、切換えスイッチ42a、42しシの
共通端子T6a、T6bはそれぞれ端子T5a、T5b
に接続される(すなわち、第5図において破線で示され
る状態とされる)。これによって本番時にはリハーサル
時において、プリセットフェーダ部41において設定さ
れた調光レベルがプリセットフェーダ部41を操作する
ことなしに、すなわち自動で再生されることになる。こ
のようにして本実施例においては、シーンメモリ3a、
 、 3 bにリハーサルを行う以前において調光デー
タを入力する必要がなく、リハーサル時において順次入
力してゆくことができるため、調光データの入力に要す
る時間を省くことができるようになる。
発明の効果 以−Eのように本発明に従えば、記憶データがむやみに
増大されることなく、非直線的なりロスフェード特性を
実現することができるようになり、照明演出がより効果
的に行われるようになる。
【図面の簡単な説明】
第1図は本発明の一実施例である調光装置1の基本的な
構成を示すブロック図、第2図は演算部12aの基本的
な構成を示すブロック図、第3図は調光装置1のリハー
サル時における動作を説明するための図、第4図は演算
部12aの動作を説明するための図、第5図は本発明の
他の実施例である調光装置51の基本的な構成を示すブ
ロック図、第6図および第7図は先行技術を説明するた
めの図である。 1.51・・・調光装置、3a、3b・・・シーンメモ
リ、5a、5b・・・クロスフェーダ、7a、7b・・
・レベル検出部、8・・・タイマ、10a、10b・・
・−フェードメモリ、12a、12b・・・演3E部代
理人  弁理士 画数 圭一部 第2図 第3図 討M時間 第4図 呂十B今時間

Claims (1)

  1. 【特許請求の範囲】 照明負荷のフェード動作を行うためのクロスフエーダと
    、 計時動作を行う計時手段と、 クロスフエーダ出力が与えられ、クロスフエーダ出力が
    予め定められる複数の基準レベルのいずれか1つを通過
    して変化するとき、検出信号を出力するレベル検出手段
    と、 前記検出信号に同期して、計時手段出力が記憶される記
    憶手段と、 記憶手段の記憶内容において、時間的に隣接する計時手
    段出力データと、これに対応する前記基準レベルとに基
    づいて、クロスフエーダ出力の近似レベルを補間演算す
    る補間演算手段とを含むことを特徴とする調光装置。
JP63006435A 1988-01-13 1988-01-13 調光装置 Pending JPH01186594A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63006435A JPH01186594A (ja) 1988-01-13 1988-01-13 調光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63006435A JPH01186594A (ja) 1988-01-13 1988-01-13 調光装置

Publications (1)

Publication Number Publication Date
JPH01186594A true JPH01186594A (ja) 1989-07-26

Family

ID=11638317

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63006435A Pending JPH01186594A (ja) 1988-01-13 1988-01-13 調光装置

Country Status (1)

Country Link
JP (1) JPH01186594A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210536A (ja) * 2007-02-23 2008-09-11 Matsushita Electric Works Ltd 調光装置とそれを用いた照明器具
US10149359B2 (en) 2016-12-21 2018-12-04 Panasonic Intellectual Property Management Co., Ltd. Dimming control device, lighting apparatus, lighting system, and dimming control method

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008210536A (ja) * 2007-02-23 2008-09-11 Matsushita Electric Works Ltd 調光装置とそれを用いた照明器具
US10149359B2 (en) 2016-12-21 2018-12-04 Panasonic Intellectual Property Management Co., Ltd. Dimming control device, lighting apparatus, lighting system, and dimming control method

Similar Documents

Publication Publication Date Title
NL193783C (nl) Synchronisatiebesturingsinrichting voor een videobandapparaat.
US7356242B2 (en) Editing device, editing system and editing method
EP0177088A2 (en) Compact disc player
JPH01186594A (ja) 調光装置
US7003212B1 (en) Data editing apparatus, data editing method and data recording/reproducing apparatus for re-editing formerly edited data
JP2728414B2 (ja) 調光装置
JPH0459760B2 (ja)
JP4165414B2 (ja) ミキサ装置
JPS5833676Y2 (ja) シヨウメイセイギヨソウチ
JP2587139Y2 (ja) 調光装置
JPS5855638B2 (ja) シヨウメイセイギヨソウチ
JP4092795B2 (ja) 再生装置、編集装置、再生装置の制御方法及び編集装置の制御方法
JP2764994B2 (ja) 編集処理装置
JP3460235B2 (ja) 調光装置
JPH01277069A (ja) 映像信号入力検出装置
JPH058560B2 (ja)
JP2005243075A (ja) イベントデータ再生方法、イベントデータ再生装置、電子機器およびプログラム
JP4081735B2 (ja) ビデオ編集に付随するオーディオ編集方法
JPS62198089A (ja) 調光装置
JPS63291392A (ja) 調光装置
JPH0696874A (ja) 調光装置
JPS63184292A (ja) 記憶調光装置
JPH0447868A (ja) フェード処理装置
JP2000069360A (ja) 編集装置及び編集方法
JPH04351004A (ja) ディジタルクロスフェーダ装置