JPH0458768A - インバータ装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［産業上の利用分野コ 本発明は、商用交流電圧をチョッパー回路によって直流
電圧に変換し、この直流電圧をインバータ回路によって
矩形波電圧に変換して負荷に供給するインバータ装置に
関するものである。

［従来の技術］ 良敦匠と 第１１図は従来の一般的なインバータ装置の回路図であ
る。交流電源Ｖｓの交流電圧は、ダイオードＤ、〜Ｄ６
よりなるダイオードブリッジ回路にて全波整流され、コ
ンデンサＣ２、Ｃ３の直列回路により平滑されて、直流
電圧となる。コンデンサＣ２Ｃ５の直列回路には、トラ
ンジスタＱ、、Ｑ２の直列回路が並列的に接続されてい
る。各トランジスタＱ、、Ｑ２には、ダイオードＤ　＋
　、　Ｄ　２が逆並列接続されている。トランジスタＱ
、、Ｑ２の接続点とコンデンサＣ２、Ｃ３の接続点の間
には、インダクタＬ３を介して、負荷ＲとコンデンサＣ
４の並列回路が接続されている。

第１２図は上記回路の動作波形図である。まず、第１の
期間Ｔ１では、トランジスタＱ１が高周波的にオン・オ
フされてトランジスタＱ２はオフされる。トランジスタ
Ｑ、がオンされると、コンデンサＣ２からトランジスタ
Ｑ、、インダクタし、を介してコンデンサＣ４と負荷Ｒ
の並列回路に電流が流れて、トランジスタＱ１がオフさ
れると、インダクタし、の蓄積エネルギーによりコンデ
ンサＣ。

と負荷Ｒの並列回路、コンデンサＣ１、ダイオードＤ２
を介して電流が流れる。このとき、トランジスタＱ、の
スイッチングによる高周波電流はコンデンサＣ１を介し
てバイパスされるので、負荷Ｒには一方向に直流電流が
流れる。

次に、第２の期間Ｔ２では、トランジスタＱ２が高周波
的にオン・オフされてトランジスタＱ１はオフされる。

トランジスタＱ２がオンされると、コンデンサＣ３から
コンデンサＣ４と負荷Ｒの並列回路、インダクタし２、
トランジスタＱ２を介して電流が流れて、トランジスタ
Ｑ２がオフされると、インダクタＬ３の蓄積エネルギー
により、ダイオードＤ、、コンデンサＣ２、コンデンサ
Ｃ４と負荷Ｒの並列回路を介して電流が流れる。このと
き、トランジスタＱ２のスイッチングによる高周波電流
はコンデンサＣ４を介してバイパスされるので、負荷Ｒ
には上記とは逆方向に直流電流が流れる。

したがって、第１及び第２の期間Ｔ、、Ｔ２を交互に繰
り返すことにより、負荷Ｒには第１２図に示すような矩
形波電流１１ａが流れることになる。

この従来例では、電源電圧の変動に対して負荷電流が変
動する。その原因は、電源電圧が変動すると、それを整
流・平滑したコンデンサＣ、Ｃ３の電圧ＶＤＣが変動す
るからである。したがって、電源変動に対する補償を行
うには、負荷電流を検出し、その検出値が一定となるよ
うにスイッチング素子を制御する必要がある。

【１匠λ 第１３図は他の従来例の回路図である。この回路にあっ
ては、入力力率を改善するために、ダイオードＤ３〜Ｄ
、よりなるダイオードブリッジ回路の直流出力端とイン
バータ回路の間に、チョッパー回路を挿入したものであ
る。このチョッパー回路は昇圧型のチョッパー回路であ
り、ダイオードブリッジ回路の直流出力端にインダクタ
Ｌ２とトランジスタＱコの直列回路を接続し、トランジ
スタＱ、の両端に逆流阻止用のダイオードＤ、を介して
コンデンサＣ２，Ｃ：、の直列回路を接続したものであ
る。トランジスタＱ３は他のドライブ回路により高速で
スイッチングされる。まず、トランジスタＱ３がオンさ
れると、ダイオードブリッジ回路の直流出力端をインダ
クタＬ２で短絡することになる。これにより、インダク
タＬ２に流れる電流は、ダイオードブリッジ回路の直流
出力電圧の大きさに比例した傾きで増加し、インダクタ
Ｌ２にエネルギーが蓄えられて行く。次に、トランジス
タＱａがオフされると、インダクタＬ２のエネルギーは
放出され、ダイオードＤ７を介してコンデンサＣ２、Ｃ
：ｌを充電する。このとき、コンデンサＣ２、Ｃｓの直
列回路には、ダイオードブリッジ回路の直流出力電圧に
インダクタＬ２の両端に生じる電圧を加えた電圧が充電
されるので、コンデンサＣ、、Ｃ３の直列回路には、交
流電源Ｖｓのピーク値よりも高い直流電圧ＶＤＣを得る
ことができる。

この従来例２では、電源電圧変動に対する負荷電流の変
動補償は、チョッパー回路がコンデンサＣ２，Ｃ３に出
力する電圧ＶＤＣを一定に制御することで実現できる。

このような制御は、例えば、トランジスタＱ、の駆動信
号のＰＷＭ制御により容易に行える。また、トランジス
タＱ３を高速でオンオフさせることで、インダクタＬ２
を介して交流電源Ｖｓから常に入力電流Ｉｉｎを流すこ
とができ、インダクタＬ２の電流波形は包絡線が正弦波
状となる。これをフィルター回路で電流が連続的になる
ようにフィルタリングすれば、入力電流■ｉｎは入力電
圧Ｖｉｎと同相の正弦波となり、入力力率はほぼ１とな
る。さらにまた、入力電流Ｉｉｎの歪率は小さくなり、
高調波成分が少なくなる。フィルター回路はインダクタ
Ｌ１とコンデンサＣ５よりなるローパスフィルタにて構
成されている。

［発明が解決しようとする課題］ 上述のように、従来例１では、電源電圧の変動に対して
負荷電流が変動し、これを補償するには、インバータ回
路のスイッチング素子を制御する必要がある。また、従
来例２では、チョッパー回路の出力電圧を一定化するこ
とにより、電源電圧の変動に対する負荷電流の変動を補
償することができるが、−旦、チョッパー回路で直流電
圧ＶＤＣを得て、その後、別途設けたインバータ回路で
矩形波電力に変換しているので、チョッパー回路に専用
のトランジスタＱ３が必要で、そのドライブ回路も必要
となり、使用素子数が多くなり、電力損失が大きくなっ
たり、構成が複雑になったりするという問題がある。

本発明はこのような点に鑑みてなされたものであり、そ
の目的とするところは、チョッパー回路とインバータ回
路とでスイッチング素子を兼用した簡単な構成の矩形波
出力のインバータ装置において、電源変動に対する負荷
変動の補償を容易に実現することにある。

［課題を解決するための手段］ 第１図は本発明の基本構成を示す回路面である９以下、
その回Ｆ＃Ｉ構成について説明する。トランジスタＱ、
、Ｑ２はバイポーラ型のトランジスタよりなり、そのベ
ースには駆動信号Ｓ　３．　Ｓ　２が供給されている。

駆動信号Ｓ、、Ｓ２は高周波の矩形波信号よりなるが、
交流電源Ｖｓが正の半サイクル（Ｖｉｎ＞０）のときに
は駆動信号Ｓ２が停止し、負の半サイクル（Ｖｉｎ＜Ｏ
）のときには駆動信号Ｓ１が停止する。トランジスタＱ
、のエミッタは、トランジスタＱ２のコレクタに接続さ
れている。トランジスタＱ、、Ｑ２のコレクタ及びエミ
ッタには、ダイオードＤ　＋　、　Ｄ　２のカソード及
びアノードが夫々接続されている。トランジスタＱ、の
コレクタにはダイオードＤ、のカソードが接続され、ダ
イオードＤ３のアノードはダイオードＤ、のカソードに
接続され、ダイオードＤ４のアノードはトランジスタＱ
２のエミッタに接続されている。トランジスタＱ、のコ
レクタには、コンデンサＣ２の一端が接続され、コンデ
ンサＣ２の他端はコンデンサＣ５の一端に接続され、コ
ンデンサＣ３の他端はトランジスタＱ２のエミッタに接
続されている。トランジスタＱ、、Ｑ２の接続点とコン
デンサＣ２、Ｃ３の接続点の間には、インダクタし、を
介して負荷Ｒが接続されている。負荷Ｒには、コンデン
サＣ２が並列的に接続されている。トランジスタＱ、、
Ｑ２の接続点は交流電源Ｖｓの一端に接続されている。

交流電源Ｖｓの他端は、インダクタＬ　＋　、　Ｌ　２
を介して、ダイオードＤ　、、Ｄ　、の接続点に接続さ
れている。インダクタＬ　１．　Ｌ　２の接続点と交流
電源Ｖｓの一端との間には、コンデンサＣ２が接続され
ている６インダクタＬ１とコンデンサＣＩはフィルター
回路を構成している。

第２図は上記回路の動作波形区である。同図に示すよう
に、交流電源Ｖｓが正の半サイクル（Ｖｉｎ〉０）のと
きには、トランジスタＱ１が高周波的にオン・オフ駆動
され、トランジスタＱ２はオフ状態とされる。また、交
流電源Ｖｓが負の半サイクル（Ｖｉｎ＜Ｏ）のときには
、トランジスタＱ２が高周波的にオン・オフ駆動され、
トランジスタＱはオフ状態とされる。以下、上記回路の
動作について詳述する。

まず、交流電源Ｖｓが正の半サイクルのときに、トラン
ジスタＱ、がオンすると、インダクタＬ２、ダイオード
Ｄ３、トランジスタＱ１を通る経路で交流電源Ｖｓから
インダクタＬ２に電流１．２が流れ、その電流値は入力
交流電圧Ｖｉｎの瞬時値に比例した傾きで増加していく
。このとき、コンデンサＣ２からトランジスタＱ１、イ
ンダクタし、を介して負荷ＲとコンデンサＣ４の並列回
路に電流が流れる。

次に、トランジスタＱ、がオフすると、インダクタＬ２
、ダイオードＤ１、コンデンサＣ２，Ｃ，、ダイオード
Ｄ２、交流電源Ｖｓを通る経路で、インダクタＬ２のエ
ネルギーが放出され、コンデンサＣ２及びＣ３が充電さ
れる。

このように、交流電源Ｖｓが正の半サイクルでは、トラ
ンジスタＱ１がチョッパー用のスイッチング素子と負荷
電流供給用のスイッチング素子を兼ねるものであり、ト
ランジスタＱ２は休止している。なお、トランジスタＱ
１のスイッチングによる高周波電流は主としてコンデン
サＣ４にバイパスされるので、負荷Ｒには電流Ｉｌａが
矢印に示す方向の直流電流として流れる。

次に、交流電源Ｖｓが負の半サイクルのときに、トラン
ジスタＱ２がオンすると、交流電源Ｖｓ、トランジスタ
Ｑ２、ダイオードＤ４、インダクタＬ２を通る経路で、
インダクタＬ２に電流ＩＬ２が上記とは逆方向に流れ、
その電流値は入力交流電圧■１０の瞬時値に比例した傾
きて増加して行く。このとき、コンデンサＣ３から負荷
Ｒ、インダクタし２、トランジスタＱ２を通る経路で負
荷ＲとコンデンサＣ１の並列回路に電流が流れる。次に
、トランジスタＱ２がオフすると、交流電源Ｖｓ、ダイ
オードＤ４、コンデンサＣ２、Ｃ３、ダイオードＤ１、
インダクタＬ２を通る経路で、インダクタＬ２のエネル
ギーが放出され、コンデンサＣ２及びＣ３を充電する。

このように、交流電源Ｖｓが負の半サイクルでは、トラ
ンジスタＱ２がチョッパー用のスイッチング素子と負荷
電流供給用のスイッチング素子の働きを兼ねるものであ
り、トランジスタＱ、は休止している。なお、トランジ
スタＱ２のスイッチングによる高周波電流は主としてコ
ンデンサＣ１にバイパスされるので、負荷Ｒには電流１
１ｍが矢印とは逆方向の直流電流として流れる。したが
って、負荷Ｒには交流電源Ｖｓの入力電圧Ｖｉｎに同期
して極性が反転する矩形波電流が流れることになる。

上記回路にあっては、負荷電流供給用のスイッチング素
子がチョッパー用のスイッチング素子を兼ねて、少ない
素子数で構成されており、電力損失が少なく、回路構成
も簡単になるという利点がある。また、上記回路にあっ
ては、交流電源Ｖｓの半サイクル毎に各トランジスタＱ
、、Ｑ２が交互にチョッパー用及び負荷電流供給用のス
イッチング素子として働くので、スイッチング素子１偏
当たりのストレスが軽減されるという利点があり、２個
のスイッチング素子の電力損失のバランスが取れている
ので、例えば放熱構造は同じで良い。

さらに、２個のスイッチング素子はチョッパー用及び負
荷電流供給用のスイッチング素子として動作しているか
ら、別個にチョッパー駆動回路を設ける必要がなく、駆
動回路の構成も簡単化される。

なお、交流電源■ｓとインダクタＬ２の間に、インダク
タし、とコンデンサＣ１よりなるフィルター回路を挿入
して入力電流Ｉｉｎを連続的にすることにより、入力電
流歪率を低減することができ、また、入力電流Ｉｉｎを
入力電圧Ｖｉｎと同相の正弦波にできるので、入力力率
はほぼ１となる。

「作用］ 第１図に示す回路においては、負荷Ｒに流れる電流１１
ａが、第２図に示すように、中央部に凹みを有する波形
となり、これにより電源変動に対する負荷変動の補償を
実現できる。その原理は、第３図（ａ）　、　（ｂ）の
破線で示す経路で交流電源Ｖｓからの電流が負荷Ｒへ廻
り込むことにある。つまり、交流電源Ｖｓが正の半サイ
クルでトランジスタＱ１がオフしたときには、インダク
タＬ２、ダイオードＤ、、コンデンサＣ２、コンデンサ
Ｃ１、インダクタＬ３、交流電源Ｖｓを通る経路（第３
図（ａ）参照）で電流が廻り込む。また、交流電源Ｖｓ
が負の半サイクルでトランジスタＱ２がオフしたときに
は、交流電源ＶＳ、インダクタＬ３、コンデンサＣ４、
コンデンサＣ１、ダイオードＤ１、インダクタＬ２を通
る経路（第３図（ｂ）参照）で電流が廻り込む。

この破線で示す経路で廻り込む電流の向きは、負荷Ｒに
本来流れるべき電流とは逆向きであるので、負荷電流波
形に凹みを生じさせるものである。そして、この廻り込
む電流は、チョッパー回路のインダクタＬ２の蓄積エネ
ルギーに起因するものであるから、入力電圧Ｖｉｎの瞬
時値が大きくなるにつれて増大するものであり、したが
って、中央部はど負荷電流波形の凹みは大きくなる。ま
た、電源変動によって入力電圧Ｖｉｎの瞬時値が全体と
して増大すれば、それだけ負荷電流波形の凹みも大きく
なるので、負荷電流の変動は抑制される。

第４図（＆）は交流電源Ｖｓが正の半サイクル（Ｖｉｎ
〉０）のとき、第４図（ｂ）は交流電源Ｖｓが負の半サ
イクル（Ｖｉｎ＜Ｏ）のときについて、それぞれトラン
ジスタＱ、、Ｑ２のオン・オフ動作と、インダクタＬ２
．Ｌ３に流れる電流ＩＬ２．ＩＬ３との関係を示してい
る。第４図（ａ）の場合においてトランジスタＱ、がオ
フした後、又は第４図（ｂ）の場合においてトランジス
タＱ２がオフした後、インダクタＬ２に電流ＩＬ２が流
れている期間をｔ、とし、インダクタＬ３に電流ＩＬ３
が流れている期間をｔ２とすると、ｔ＋＞ｔ２のときに
は、第３図（ａ）　、　（ｂ）の破線で示す経路で電流
の廻り込みが生じる。ここで、入力電圧Ｖｉｎ、負荷電
圧■１ａ、コンデンサ電圧ＶＤＣの関係が、Ｖｏｃ＜　
２　（Ｖ　ｉｎ±ＶＮａ）の関係を満足する期間が存在
すれば、必ずｔ＋＞ｔ２となり、交流電源Ｖｓから負荷
Ｒへの電流の廻り込みが生じる。ただし、上記不等式中
の値ＶＤｏ、Ｖｉｎ、Ｖ１ａは全て大きさを意味してお
り、符号は考慮に入れない。

第５図は負荷電流１１ａの電源変動に対する波形変化を
示している。まず、定格電圧時には実線で示すように中
央部に凹みを有する矩形波電流Ｉｆａが負荷Ｒに流れる
。また、電源電圧の増加時には、チョッパー回路の出力
電圧ＶＩ）ｃが増大するので、破線で示すように、矩形
波電流Ｉｔ’ａのピーク値は増大するが、交流電源Ｖｓ
から負荷Ｒへの電流の廻り込みも増大するので、中央部
の凹みが大きな矩形波電流ＩＮａが負荷Ｒに流れるもの
であり、全体として矩形波電流ＩＮａの実効値は定格電
圧時に比べて大きく変動しない。反対に、電源電圧の減
少時には、チョッパー回路の出力電圧ＶＤＣが減少する
ので、−点鎖線で示すように、矩形波電流１１ａのピー
ク値は減少するが、中央部の凹みが小さな矩形波電流Ｉ
ｌａが負荷Ｒに流れるものであり、全体として矩形波電
流１１ａの実効値は定格電圧時に比べて大きく変動しな
い。これにより、電源変動に対する負荷変動を補償でき
るものである。

［実施例１］ 第６図は本発明の第１実施例の回路図である。

本実施例では、ＶＤＣ検出回路１によりコンデンサＣ２
、Ｃ３の直列回路の両端電圧Ｖ［）ｃを検出し、Ｖｉｎ
検出回路２により交流電源■Ｓからの入力電圧Ｖｉｎを
検出し、■１ａ検出回路３により負荷Ｒの両端電圧Ｖ１
ａを検出し、各検出電圧Ｖ　ＤＣ，Ｖ　ｉｎ　、　Ｖ　
１ｍを制御回路４に入力している。制御回路４では、加
算器４４によりＶｌａとＶｉｎを加算し、定数倍器４３
により２倍して、２　（Ｖｊ！ａ＋　Ｖ　ｉｎ）を求め
る。そして、これを比較器４２によりＶＤＣと比較し、
常に、ＶＤＣ＜　２　（Ｖ　ｉｎ十Ｖｌ！ａ）という条
件が満足されるように、デユーティ及び周波数制御部４
１で駆動信号Ｓ、、Ｓ２のデユーティ及び周波数又はそ
のいずれか一方を制御する。つまり、駆動信号Ｓ　＋　
、　Ｓ　２のデユーティ（１スイッチング周期に占める
オン時間の割合）を変えたり、スイッチングの周波数を
変えることにより、チョッパー回路の入力電力やインバ
ータ回路の出力電力を変えることができるので、上記の
条件を常に満足させることが可能となる。

なお、定数倍器４３は本質的な構成要素ではなく、Ｖｉ
ｎ、Ｖｅａの検出レベルを調節して２（Ｖｉｎ＋Ｖ１ａ
）を検出できるように構成すれば良い。

［実施例２］ 第７図は本発明の第２実施例の回路図である。

本実施例では、負荷Ｒとして放電灯１ａを用いている。

トランジスタＱ、、Ｑ２のスイッチング周波数は、例え
ば数十ＫＨｚ程度であり、スイッチングによる高周波電
流は、大部分が放電灯１ａに並列接続された平滑用のコ
ンデンサＣ１にバイパスされる。したがって、放電灯１
ａには直流成分のみが流れるものであり、ランプ電流Ｉ
Ｎａは高周波成分の少ない矩形波電流となる。また、そ
の極性は商用交流電圧Ｖｓに同期して反転するので、放
電灯１ａとして高圧放電灯を使用しても、音響的共鳴現
象に起因するアークの不安定を生じることはなく、光出
力のちらつきや立ち消えを防止することができるもので
ある。

また、本実施例では、入力電圧Ｖｉｎを検出するための
Ｖｉｎ検出回路２を省略し、その検出値に相当する電圧
Ｅ２を負荷電圧Ｖ１ａの検出値に加算している。それ以
外の構成は、第６図に示す第１実施例と同様である。交
流電源Ｖｓの入力電圧Ｖｉｎは電源の特性として予め分
かっているので、その検出値に相当する電圧Ｅ２を作成
して、Ｖｉｎの検出値の代わりに用いることができる。

これにより、検出箇所が２箇所になるので、構成が簡単
になり、しかも第１実施例と同様の効果が得られる。

［実施例３コ 第８図は本発明の第３実施例の回路図である。

本実施例では、負荷電圧Ｖｌａを検出するための■１ａ
検出回路３を省略し、その検出値に相当する電圧Ｅ３を
入力電圧Ｖｉｎの検出値に加算している。

また、本実施例においても、負荷として放電灯１ａを接
続している。それ以外の構成は、第６図に示す第１実施
例と同様である。負荷の放電灯ｌａは定電圧特性を持つ
ので、使用する放電灯１ａのランプ電圧ＶＩ２ａを予め
測定しておいて、その測定値に相当する電圧Ｅ３を作成
して、Ｖｌａの検出値の代わりに用いることができる。

これにより、検出箇所が２箇所になるので、構成は簡単
になり、しかも第１実施例と同様の効果が得られる。

［実施例４コ 第９図は本発明の第４実施例の回路図である。

本実施例では、入力電圧Ｖｉｎを検出するためのＶｉｎ
検出回路２と、負荷電圧Ｖ１ａを検出するためのＶｌａ
検出回路３を省略し、それらの検出値に相当する電圧Ｅ
２．Ｅ、３を加算している。また、本実施例においても
、負荷として放電灯１ａを接続している。それ以外の構
成は、第６図に示す第１実施例と同様である６交流電源
Ｖｓの入力電圧Ｖｉｎは電源の特性として予め分かつて
おり、負荷の放電灯ｌａのランプ電圧Ｖ１ｇも予め測定
しておくことができるので、それらの検出値に相当する
電圧Ｅ　２．Ｅ　。

を作成して、Ｖｉｎ、Ｖｌａの検出値の代わりに用いる
ことができる。これにより、検出箇所が１ｍ所だけにな
るので、楕或は更に簡単になり、しかも第１実施例と同
様の効果が得られる。

なお、実施例において、トランジスタＱ、、Ｑ２として
パワーＭＯ５ＦＥＴを使用すれば、ダイオードＤ、、Ｄ
２はパワーＭＯ８ＦＥＴの寄生ダイオードで代用できる
ので、使用素子数が減り、回路構成を更に簡単化できる
ものである。また、第１及び第２のインダクタンス要素
は、トランスであっても構わない。

［実施例５］ 第１０図は本発明の第５実施例の動作波形図である。上
述のように、第１〜第４実施例では、入力電圧Ｖｉｎの
全期間にわたって、ＶＤＣ＜　２　（Ｖ　ｉ　ｎ＋Ｖ１
ａ）の関係を満足するように構成されており、この場合
には、負荷電流１１ａは第５図に示すような波形となっ
て、電源変動に対する負荷電流１１ａの変動補償がなさ
れる。しかしながら、実際には、入力電圧Ｖｉｎが所定
値以上の期間だけ、上記関係式を満足するように構成し
ても、入力電圧Ｖｉｎの変動に対する負荷を流ｌｆｆ１
ａの変動補償は実現できる。

本実施例では、入力電圧Ｖｉｎが所定値以上の期間だけ
、上記の関係式を満足するようにしており、この場合の
負荷電流Ｉ／ａの波形図は第１ｏ図に示すようになる。

同図に示すように、入力電圧Ｖｉｎが減少した場合には
、負荷電流Ｉｌａのピーク値が低く、入力電圧Ｖｉｎに
比例して負荷電流１１ａを補正する期間ｔａも短く、そ
の補正量も少ない。それに比べて、定格電圧時には負荷
電流Ｉｌａのピーク値が高くなるが、補正期間ｔｂが長
くなり、その補正量も多くなる。また、入力電圧Ｖｉｎ
が増加した場合には、電荷電流１１ａのピーク値は更に
高くなるが、補正期間ｔｃが長くなり、その補正量も多
くなる。したがって、負荷電流１１ａの実効値はほぼ一
定のままであり、入力電圧Ｖｉｎの変動に対する負荷電
流Ｉｆａの変動補償が実現できる。

本実施例の回路構成は、第６図〜第９図のいずれを用い
ても良い。ただし、本実施例では、ＶＤＣ＜　２　（Ｖ
ｉｎ＋’ｖｌａ）の関係を入力電圧Ｖｉｎの所定値以上
でのみ成り立つように構成している点が異なる。本実施
例のように、入力電圧Ｖｉｎの一部の期間でのみＶｏｃ
＜　２　（Ｖ　ｉｎ＋　Ｖｆａ）の関係が成り立つよう
にすれば、ＶＤｃ、ＶＮａの制約が緩くなって、制御が
容易となるという利点がある。

［発明の効果］ 本発明にあっては、上述のように、交流電源の第１及び
第２の極性時にそれぞれ高周波的にオン・オフ動作を行
う第１及び第２のスイッチング素子の直列回路に、２個
のダイオードの直列回路を並列逆向きに接続し、且つ２
個のコンデンサの直列回路を並列的に接続し、各スイッ
チング素子に逆方向通電経路を構成し、スイッチング素
子の接続点とダイオードの接続点の闇に第１のインダク
タンス要素を介して交流電源を接続してチョッパー回路
を構成し、スイッチング素子の接続点とコンデンサの接
続点の闇に第２のインダクタンス要素を介して負荷とコ
ンデンサの並列回路を接続して矩形波インバータ回路を
構成したインバータ装置において、交流電源からの入力
電圧をＶｉｎ、負荷の両端電圧をＶｌａ、上記２個のコ
ンデンサの直列回路の両端電圧をＶＤＣとしたときに、
ＶＤＣ＜２（Ｖｉｎ＋Ｖ１ａ）となる期間が生しるよう
に第１及び第２のスイッチング素子を制御するようにし
たから、交流電源の第１の極性時に第１のスイッチング
素子がオフしたとき、又は第２の極性時に第２のスイッ
チング素子がオフしたときに、交流電源から負荷に廻り
込む電流により、負荷電流波形に凹みを生じさせ、この
凹みが電源電圧の増大につれて大きくなることを利用し
て、電源変動に起因する出力変動を抑制できるという効
果がある。

【図面の簡単な説明】

第１図は本発明の基本構成を示す回路図、第２図は同上
の動作波形図、第３図（ａ）　、　（ｂ）は本発明によ
る電源変動補償の原理を説明するための回路図、第４図
（ａ）　、　（ｂ）は本発明の作用説明のための波形図
、第５図は本発明による電源変動補償の様子を示す波形
図、第６図は本発明の第１実施例の回路図、第７図は本
発明の第２実施例の回路図、第８図は本発明の第３実施
例の回路図、第９図は本発明の第４実ｍ例の回路図、第
１０図は本発明の第５実施例の動作波形図、第１１図は
従来例の回路図、第１２図は同上の動作波形図、第１３
図は他の従来例の回路図である。 Ｖｓは交流電源、Ｄ、〜Ｄ、はダイオード、ＱＱ２はト
ランジスタ、Ｌ１〜Ｌ３はインダクタ、Ｃ〜Ｃ４はコン
デンサ、Ｒは負荷、１はＶＩ）ｃ検出回路、２はＶ１ａ
検出回路、３はＶｉｎ検出回路、４は制卸回路である。 第４図

Claims (1)

【特許請求の範囲】
1. （１）第１及び第２のスイッチング素子を順方向が一致
   するように直列に接続し、各々のスイッチング素子に逆
   並列の通電経路をそれぞれ構成し、２個のダイオードを
   順方向が一致するように直列に接続した回路を、上記ス
   イッチング素子の直列回路と順方向が逆になるように並
   列的に接続し、第１及び第２のスイッチング素子の接続
   点と上記２個のダイオードの接続点との間に第１のイン
   ダクタンス要素を介して交流電源を接続し、２個のコン
   デンサの直列回路を第１及び第２のスイッチング素子の
   直列回路の両端に並列的に接続してチョッパー回路を構
   成し、第１及び第２のスイッチング素子の接続点と上記
   ２個のコンデンサの接続点との間に第２のインダクタン
   ス要素と負荷の直列回路を接続し、この負荷の両端にコ
   ンデンサを並列接続してインバータ回路を構成し、交流
   電源の第１の極性時に第１のスイッチング素子を高周波
   的にオン・オフさせて第２のスイッチング素子はオフと
   し、交流電源の第２の極性時に第２のスイッチング素子
   を高周波的にオン・オフさせて第１のスイッチング素子
   はオフとする制御回路を備えたインバータ装置において
   、交流電源からの入力電圧をＶｉｎ、負荷の両端電圧を
   Ｖｌａ、上記２個のコンデンサの直列回路の両端電圧を
   Ｖ＿Ｄ＿Ｃとしたときに、Ｖ＿Ｄ＿Ｃ＜２（Ｖｉｎ＋Ｖ
   ｌａ）となる期間を有するように第１及び第２のスイッ
   チング素子を制御する回路を備えることを特徴とするイ
   ンバータ装置。