JPH0457155B2 - - Google Patents

Info

Publication number
JPH0457155B2
JPH0457155B2 JP15180482A JP15180482A JPH0457155B2 JP H0457155 B2 JPH0457155 B2 JP H0457155B2 JP 15180482 A JP15180482 A JP 15180482A JP 15180482 A JP15180482 A JP 15180482A JP H0457155 B2 JPH0457155 B2 JP H0457155B2
Authority
JP
Japan
Prior art keywords
data
dimensional
buffer memory
value
sum value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP15180482A
Other languages
English (en)
Other versions
JPS5951686A (ja
Inventor
Isao Horiba
Ken Ishikawa
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Healthcare Manufacturing Ltd
Original Assignee
Hitachi Medical Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Medical Corp filed Critical Hitachi Medical Corp
Priority to JP57151804A priority Critical patent/JPS5951686A/ja
Publication of JPS5951686A publication Critical patent/JPS5951686A/ja
Priority to US06/871,246 priority patent/US4682301A/en
Publication of JPH0457155B2 publication Critical patent/JPH0457155B2/ja
Granted legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03HIMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H17/00Networks using digital techniques
    • H03H17/02Frequency selective networks
    • H03H17/0202Two or more dimensional filters; Filters for complex signals
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F17/00Digital computing or data processing equipment or methods, specially adapted for specific functions
    • G06F17/10Complex mathematical operations
    • G06F17/15Correlation function computation including computation of convolution operations
    • G06F17/153Multidimensional correlation or convolution

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Mathematical Optimization (AREA)
  • Computational Mathematics (AREA)
  • Mathematical Analysis (AREA)
  • Pure & Applied Mathematics (AREA)
  • Data Mining & Analysis (AREA)
  • Theoretical Computer Science (AREA)
  • Computing Systems (AREA)
  • Computer Hardware Design (AREA)
  • Algebra (AREA)
  • Databases & Information Systems (AREA)
  • Software Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Image Processing (AREA)

Description

【発明の詳細な説明】
[産業上の利用分野] 本発明はデイジタル画像処理に好適なデイジタ
ルフイルタ法及ひデイジタルフイルタに関する。 [従来の技術] デイジタル画像のフイルタには、1つには低域
周波数を除去または減衰させ相対的に高域周波数
を強調するハイパスフイルタおよび低域周波数を
強調し、高域周波数を除去または減衰させるロー
パスフイルタさらに低域周波数も高域周波数も減
衰させ、相対的に注目周波数を強調するバンドパ
スフイルタがある。これらフイルタはデイジタル
画像の画質を調整し、画像の使用目的に合致せし
める為に使用する。例えば医用画像の例ではその
画像の使用目的は主に診断であり、この時のフイ
ルタ処理は診断しやすい画質を得る為に用いられ
る。デイジタル画像は画素と呼ばれる量子化され
た2次元空間上に濃度値を有する。その1例とし
てM×M個の画素からなるデイジタル画像に対す
るデイジタルフイルタ処理について第5図で説明
する。 第5図M×M個の画素を有する画像データを示
す。 画素点(I、J)でのデータD(I、J)にフ
イルタリング処理を行う。そのフイルタリング処
理を簡便に行う方法として画素座標点(I、J)
の周辺データとの畳み込み積分を行う方法があ
る。この方法を(1)式で示す。
【数1】 Q(I、J)=D(I、J)+(1/N2N/2K=-N/2 N/2m=-N/2 W(k、m)・D(I+k、J+m) (1)式D(I、J)は座標点(I、J)の画像デ
ータを示す。この座標点(I、J)を中心点とし
てN×Nの領域のN2個のデータに対して重み関
数Wを積和演算し、この結果をN2で割り原デー
タDに加え込む事によりフイルタリング結果Q
(I、J)を得る。この手法におけるフイルタリ
ング結果Q(I、J)の画質は右辺における重み
関数Wおよび重み関数の領域の大きさNによつて
調整される。(1)式によれば本方式における積和演
算回数はM×M×N×Nとなり膨大な計算を行う
事になり現実的ではない。そこで(1)式をさらに簡
略化してフイルタレーシヨン処理を行う事がなさ
れる。すなわち(1)式においてW(k、m)一定値
として(2)式のごとく与える。
【数2】 W(k、m)≡k 但しK≧−1 この時のフイルタリング処理(1)式は次の(3)式と
なる。
【数3】 Q(I、J)=D(I、J)+(K/N2N/2K=-N/2 N/2K=-N/2 D(I+k、J+m) (3)式によれば(1)式における積和演算のうち積演
算が省略でき加算のみで実施しうるため計算量の
削減が可能となる。 (3)式の右辺は座標点(I、J)を中心点として
N×Nの領域N2個の全データを総加算し、この
総加算値をN2で割算し、これによつてN×N個
のデータの平均値をとる。この平均値に定数Kを
掛算する。定数Kは平均値に対する重み係数であ
る。したがつて(3)式の右辺は平均値に重み係数K
を掛算して得られる値を点(I、J)でのデータ
D(I、J)から差し引く(又は加算する)。この
結果得られるQ(I、J)は点(I、J)のデー
タD(I、J)に対してフイルタリング結果を与
える。 (3)式におけるフイルタリング機能を以下に説明
する。 第2図イはNなる巾のフイルタリング重み関数
W0を示す。この関数W0のパワースペクトルF
(ω)を第2図ロに示す。第2図ロはw=0の点
で最大値をとり±1/Nの点で0となり以下減衰
振動をくり返す。したがつて重み関数W0による
畳み込み積分すなわちN個のデータの平均処理は
空間周波数上では0付近の近い周波数はそのまま
とおし、しだいに高い周波数になるほど原データ
を抑圧し±1/Nの所では0となるローパスフイ
ルタ機能を有する。さらにこの0となる周波数は
±1/Nの所であるため、Nが小さい時は0とな
る周波数は高い周波数となり、Nが大きい時は低
い周波数となる為、Nの大きさでフイルタリング
処理の周波数特性を変える事ができる。 (3)式によればこの第2図ロのオペレーシヨン結
果を、割合を示す値Kで原データD(I、J)に
加算する事となりKが正の時はローパスフイルタ
として負の時はハイパルスフイルタとして機能
し、このNとKの大きさで収望の画質を得る事が
できる。Kが負すなわちハイパスフイルタとして
機能させた時の例を第3図イ,ロに示す。 第3図イはK=−1で且つNを変更した場合の
特性変化を示し、第3図ロはK=−1/2で且つ
Nを変更した場合の空調周波数上でのフイルタリ
ング特性の変化を示す。Nを大きく設定するとピ
ーク周波数は全体に低周波方向へ移動し、周波数
特性そのものが急峻な傾きを示す。Nを小さく設
定するとピーク周波数は全体に高域周波方向へ移
動し、周波数特性そのものが緩慢な傾きを呈す
る。更にKを変更することによつて低周波の抑圧
の程度を変更することによつて低周波の抑圧の程
度を変更することができる。第3図イ,ロに示す
ようにKが負の時はフイルタリング特性F(ω)
は低域周波数領域で大きな減少を示し、高周波数
領域では減少が小さくハイパスフイルタリング機
能を有しKやNを変更することによつてフイルタ
リング特性を調整し、所望の画質を得る事ができ
る。 第3図ハは、Nを一定にしてKを変化させた場
合のハイパスフイルタの特性図を示す。Kの値が
零から離れるに従つて、立上がりの傾斜は大とな
り、良好なハイパスフイルタ特性となる。更に、
図では、K=−1の場合でのNを変化させた時の
特性をl1、l2、l3として示す。特性l1、l2、l3での
Nの値をN1、N2、N3とすると、N1>N2>N3
なる。 第4図イはローパスフイルタの特性図であり、
K=∞の場合でNを変化させた時の特性図を示
す。Nの値が大きい程、立下りの傾斜が急とな
る。第4図ロはNを一定にしてKの値を変化させ
た場合の特性図を示す。Kの値が大きくなるに従
つて、立下り傾斜は急となる。以上の第3図ハ第
4図イ,ロは正極片側特性であり、負側特性はそ
の対称をなす。 [発明が解決しようとする課題] (3)式の計算を実行するには右辺第2項が示すよ
うにN×N=N2回の加算を必要とする。さらに
(3)式は×M=M2個の画素点について実施する必
要があり一画像のフイルタレーシヨン像を得る為
にはN2×M2回の加算を必要とする。エツクス線
像のように微細病変を診断する画像ではMは1000
〜4000、Nは100〜250の値が選ばれる為この加算
回数は1010〜1012回になり、(3)式のデイジタルフ
イルタリング処理時間の増大を招く。従来こうし
た処理時間を短縮する為、大規模なプロセツサを
使用したり、Nの大きさを小さく設定する事によ
り、N2回数の減少をはかる等の方法をとつてい
た。 本発明の目的はかかる加算回数の大巾な減少を
はかるデイジタルフイルタ法及びデイジタルフイ
ルタを提供する事にある。 [課題を解決するための手段] (1)、本発明は、列番号i、行番号jより成るア
ドレス(i、j)をラスタスキヤンの走査手順に
従つて更新しながら、入力画像データが次々に書
き込まれる、フイルタリング領域以上の大きさを
持つ第1のバツフアメモリと、第1のバツフアメ
モリの、上記最新の入力データを含んだ列毎の一
次元総和値を、列単位に格納する第2のバツフア
メモリと、最新の入力データの入力アドレス位置
で定まるフイルタリング領域列数分の一次元総和
値の、総和を二次元総和値として格納する第3の
バツフアメモリと、第1のバツフアメモリ上のフ
イルタリング位置のデータと第3のバツフアメモ
リの二次元総和値とを用いた四則演算でフイルタ
リング位置のデータへのフイルタリング処理結果
を得る演算手段と、より成り、第1のバツフアメ
モリのアドレス(i、j)への入力データ書き込
み毎に、第2のバツフアメモリの列番号iの一次
元総和値にこの書き込みデータを加え込み且つ第
1のバツフアメモリのアドレス(i、j)の旧デ
ータを差し引き、かくして得られた総和値を新一
次元総和値として第2のバツフアメモリの列番号
iに、前加減算前の一次元総和値に代わつて格納
させ、更に、該新一次元総和値を得る毎に、第3
のバツフアメモリの二次元総和値に、上記新一次
元総和値を加え込み且つフイルタリング処理不要
となる列に属する一次元総和値を差し引いて得ら
れた総和値を、新二次元総和値として第3のバツ
フアメモリに、前記加減算前の二次元総和値に代
わつて、格納させ、該新二次元総和値を得る毎
に、上記演算手段では、入力データ書き込み位置
との相対位置関係で定まる、第1のバツフアメモ
リのフイルタリング位置のデータを取り込みこれ
と新二次元総和値との間での四則演算を行わせ
る、こととした(特許請求の範囲第1項)。 更に本発明は、列番号i、行番号jより成るア
ドレス(i、j)をラスタスキヤンの走査手順に
従つて更新しながら、入力画像データが次々に書
き込まれる、フイルタリング領域以上の大きさを
持つ第1のバツフアメモリと、第1のバツフアメ
モリの、上記最新の入力データを含んだ列毎の一
次元総和値を、列単位に格納する第2のバツフア
メモリと、最新の入力データの入力アドレス位置
で定まるフイルタリング領域列数分の一次元総和
値の、総和を二次元総和値として格納する第3の
バツフアメモリと、第1のバツフアメモリ上のフ
イルタリング位置のデータ(フイルタリング対象
データ)と第3のバツフアメモリの二次元総和値
とを用いた四則演算でフイルタリング位置のデー
タへのフイルタリング処理結果を得る演算手段
と、より成ると共に、第1のバツフアメモリのア
ドレス(i、j)への入力データ書き込み時毎に
働き、第2のバツフアメモリの列番号iの一次元
総和値にこの書き込みデータを加え込み且つ第1
のバツフアメモリのアドレス(i、j)の旧デー
タを差し引き、かくして得られた総和値を新一次
元総和値として第2のバツフアメモリの列番号i
に、前記加減算前の一次元総和値に代わつて格納
する手段と、該新一次元総和値を得る毎に働き、
第3のバツフアメモリの二次元総和値に、上記新
一次元総和値を加え込み且つ該二次元総和値の最
古の列に属する一次元総和値を差し引いて得られ
た総和値を、新二次元総和値として第3のバツフ
アメモリに、前記加減算前の二次元総和値に代わ
つて、格納させる手段と、該新二次元総和値を得
る毎に、入力データの第1のバツフアメモリへの
書き込み位置との相対位置関係で定まる、第1の
バツフアメモリのフイルタリング位置のデータを
上記演算手段へフイルタリング対象データとして
送出する手段と、を備えた(特許請求の範囲第2
項)。 [作用] 本発明によれば、新しい画像データが入力する
毎に、第2のバツフアメモリには、一次元総和値
データが更新されながら格納され、第3のバツフ
アメモリには二次元総和値データが更新されなが
ら格納され、かくして、任意のフイルタリング位
置でのフイルタリング処理が簡単な構成と簡単な
演算により達成できる。 [実施例] 第1図は本発明の実施例で、メモリ1は入力端
aよりラスタスキヤンして得られたデイジタル二
次元画像を順次格納する。メモリ1の大きさはM
列×N行であり、そのアドレスは列番号をi、行
番号をjとして(i、j)で与え、図5のM列×
M行中の最初のM列×N行の大きさの画像に対し
て最初のデータは行番号1とし、列番号を更新し
ながら(1、1)、(2、1)、(3、1)、(M、
1)のデータまで格納し、次に行番号2とし、列
番号を更新しながら(1、2)、(2、2)、(3、
2)、…と行番号2のデータが格納される。メモ
リ1の全領域にM列×N行のデータが全部格納し
終わると、図5のM列×M行中の次のM列×N列
の画像に対して最初の行番号1に戻り(1、1)、
(2、1)、(3、1)、…のデータの格納に戻り、
こうした格納手段がM列×M行の全データに対し
て繰り返される。 以上のような動作を繰り返すメモリ1は入力デ
ータの一時バツフアメモリとして動作する。即
ち、(3)式において、列番号I、行番号Jなるアド
レス(I、J)における出力Q(I、J)を得る
為には入力データD(I、J)、のみならず、iに
ついては1−N/2からI+N/2、jについて
はJ−N/2からJ+N/2までのデータを必要
とする。ラスタスキヤンして入力されるデータ列
はこれら必要なデータのうちD(I+N/2、J
+N/2)が最新データであるのに対してD(I
−N/2、J−N/2)のデータは、アドレス
(I、J)でのフイルタリング処理対象のデータ
としては最も古い時刻に入力されたデータであ
り、Q(I、J)を得る為にはこの最新データD
(I+N/2、J+N/2)が得られた時にD(I
−N/2、J−N/2)からD(I+N/2、J
+N/2)に至るN×N個のデータに基づき、(3)
式の演算を行えば、Q(I、J)が求まる。この
演算の仕方及びそのための構成が本実施例の特徴
であり、以下詳述する。 アドレス発生部8はメモリ1に対して格納位置
の指定を行う。アドレス発生部8のカウンタ12
はiでインデツクスされる列番号を計数するカウ
ンタで、カウンタ13はjでインデツクスされる
行番号を計数するカウンタである。入力データと
同時に発生するパルスが入力端bより入力し、カ
ウンタ12の入力に導かれデータの入力に従い1
づつ増加せしめられ1行分の終了、即ちカウンタ
の内容がMになつた時パルスが入力されるとキヤ
リーが出力されカウンタ12は再び初期化される
と同時にカウンタ13に入力され、カウンタ13
の出力は1増加する。この動作を繰り返し、カウ
ンタ13の出力がNになつた時パルスが入力され
ると、カウンタ12及びカウンタ13は共に初期
化される。 メモリ14はフイルタ特性を指す定数−Nの他
に0、N/2、−(N/2)−1が格納され、加算
器15によりI、I+N/2、I−(N/2)−1
が、発生され、加算器16によりJ、J+N/2
のメモリアドレスが発生される。−Nは加算器1
6にオーバーフロー(N以上)が発生した時メモ
リから出力され正しい行番号位置を常に出力す
る。 メモリ2は、1行分(M個)のアドレス1,
2,…,Mを持つ1次元メモリであり、その各ア
ドレスには1列分総和値(一次元総和値)を格納
する。
【数4】 1列分総和値≡Nj=1 D(i、j) 即ち、 アドレス1…メモリ1の列番号1の1列分(全行
数分)のデータの総和値、 アドレス2…メモリ1の列番号2の1列分(全行
数分)のデータの総和値、 ……… アドレスM…メモリの列番号Mの1列分(全行数
分)のデータの総和値、 を格納する。 以上のメモリ2への総和値の格納は、第1図の
メモリ1,2、減算器3、加算器4を利用して行
われる。この総和値の格納手順を、メモリ1への
書き込み手順を含めて、第10図に示したM列×
N行のデータaij(但しi=1、2、…、M、j=
1、2、…、Nである)で説明する。このaijとは
前記D(i、j)に相当する。尚、第10図のデ
ータ例とは、M列×N行のデータであり、これは
第5図に示したM列×M行から切り出したデータ
である。 メモリ1,2は初期化されているものとし、従
つて、(i、j)で示す、メモリ1の全てのアド
レス1及びiで示すメモリ2の全てのアドレスに
は、“0”が格納されている。 (1) データa11がメモリ1のアドレス1,1用に
入力すると、減算器3ではメモリ2のアドレス
1のデータ“0”とメモリ1のアドレス1,1
のデータa11入力前のデータ“0”との減算を
行い、加算器4はこの結果である“0”とデー
タa11との加算を行い、加算結果であるデータ
a11をメモリ2のアドレス1に格納する。この
時メモリ1のアドレス1,1にはデータa11
書き込まれる。 (2) 以下、次々にデータa12→a13→…→a1Mの順
に入力し、(1)と同様にしてメモリ1のアドレス
1,2,1,3…1,Mにはデータa12,a13
…、a1Mが書き込まれ、併せてメモリ2のアド
レス2,3…Mにはデータa12,a13、…、a1M
が書き込まれる。 (3) 次に第2行目用のデータa21がメモリ1のア
ドレス2,1用に入力すると、減算器3ではメ
モリ2のアドレス1のデータa11とメモリ1の
アドレス2,1のデータ“0”との減算を行
い、加算器4はこの結果であるデータa11と新
データa21との加算を行い、加算結果であるデ
ータ(a11+a21)をメモリ2のアドレス1に格
納する。この時、メモリ1のアドレス2,1に
はデータa22が書き込まれる。 (4) 以下、次々にデータa22→a23→…→a2Mの順
に入力し、(3)と同様にしてメモリ1のアドレス
2,2,2,3…2,Mには、データa22
a23、…、a2Mがかきこまれ、併せてメモリ2の
アドレス2,3…、Mにはデータ(a12+a22)、
(a13+a23)、…、(a1M+a2M)が書き込まれる。 (5) 以下3行目、4行目…、N行目について(3)、
(4)の如き演算が行われ、N行目の最後のデータ
aNMへの演算が行われると、メモリ1の格納内
容は第10図そのものとなり、メモリ2の格納
内容は第11図の如くなる。第11図によれ
ば、メモリ2の各アドレスには、そのアドレス
の属するメモリ1の列方向の一次元総和値が格
納されたことになる。 (6) 以上の(1)〜(5)は第10図のデータ例であつた
が、実際にはM×M個のデータが対象であつ
て、このM×M個のデータのM×N個の区分毎
に第10図のデータは更新されていくことにな
る。従つて、データの更新に従つて、第11図
のメモリ2の内容も更新(メモリ1,2、減算
器3、加算器4の動作によつての更新)されて
ゆく。即ち、端子aからデータが入力する毎
に、(イ)、このデータのメモリ1の書き込み先ア
ドレスの旧データがこの新データにとつて代わ
ること、及び(ロ)、このメモリ1の書き込み先ア
ドレスの列番号i相当のメモリ2のアドレスi
のデータに、この新データを加算すると共に最
も古いデータの差し引きを行い、その加減算結
果を、メモリ2のアドレスiに新データとして
書き込むこと、の演算処理がなされる。例え
ば、第10図で示す最後のデータaNMの次のデ
ータaN+1,1が入力したとすると、以下となる。 (イ) メモリ1のアドレス1,1にはa11に代わ
つてaN+1,1が格納される。 (ロ) メモリ2のアドレス1にはa11を差し引き
aN+1,1を加算した1列分のデータの一次元総
和値(a21+a31+…+aN1+aN+1,1)が、格納
される。 (ハ) aN+1,1の入力によつてメモリ2のアドレス
以外のアドレスに格納中の総和値には変化は
ない。 このように、メモリ2には、新データが入力す
る毎に、更新された列方向の総和値が格納される
ことになる。尚、第1図で、最新データの書き込
み先をメモリ1のアドレス(I+N/2、J+
N/2)としているのは、フイルタリング位置が
(I、J)であるためである。 レジスタ5はメモリ1の(I、J)を中心位置
とするN×N個のデータの最新総和値(二次元総
和値)を更新しながら格納するレジスタであり以
下の動作を行う。 減算器6はレジスタ5の出力とメモリ2の出力
との差分をとる。メモリ2の出力とはアドレス
(I−N/2−1)の1列分のデータ総和値であ
る。これによつて(I、J)のフイルタリング処
理にとつて不要なアドレス(I−N/2−1)の
1列分の総和値を除去する。加算器7は、減算器
6の出力と加算器4のデータとの加算を行う。こ
の加算器7の出力結果はレジスタ5に格納され
る。これによつて(I、J)のフイルタリング処
理にとつて必要な、アドレス(I+N/2)の1
列分のデータ総和値を加え込みがなされる。かく
してレジスタ5には(I、J)を中心位置とする
N×N個の最新の総和値が格納されたことにな
る。端子aへ次のデータが入力した場合は、減算
器6では位置(I+1、J)でのフイルタリング
処理にとつて不要なアドレス(I−N/2)の行
分の総和値が除去され、加算器7では(I+1、
J)のフイルタリング処理にとつて必要なアドレ
ス(I+N/2+1)のデータが加え込みがなさ
れる。以下同様な処理がなされる。これらのメモ
リ2用アドレスはアドレス発生器8から出力され
る。 以上の手順の経過を経て、フイルタリング位置
が(I、J)であれば、レジスタ5には、(I、
J)で示される位置を中心とするN×Nの領域の
二次元総和値、即ち
【数5】 N/2k=-N/2 N/2m=-N/2 D(I+k、J+m) の演算結果が格納される。 レジスタ5にN×N領域の総和が更新して格納
される事を、式を用いて説明する。レジスタ5に
格納される、位置(I、J)を中心としたN×N
領域のデータの二次元総和値をS(I、J)は、
(5)式の通りであり、次の(6)式となる。
【数6】 S(I、J)≡N/2k=-N/2 N/2m=-N/2 D(I+k、J+m) 又、同様にメモリ2のアドレスiに格納した列
番号iでの1列分のデータの一次元総和値T(i、
J)は、(7)式となる。
【数7】 T(i、J)≡N/2m=-N/2 D(i、J+m) (7)式より次式が得られる。
【数8】 T(i、J)≡T(i、J−1)−D(i、
J−N/2−1)+D(i、J+N/2) (8)式の右辺第1項のT(i、J−1)とは、フ
イルタリング位置が(I、J−1)である時の列
番号iでの1列分のデータ総和値、右辺第2項の
D(i、J−N/2−1)とは、フイルタリング
位置(I、J)でのフイルタリング処理に不要な
データ(最古のデータ)、右辺第3項のD(i、J
+N/2)とは、フイルタリング位置(I、J)
でのフイルタリング処理に必要となるデータ(最
新のデータ)である。(8)式の演算を実現するのが
メモリ2と減算器3、加算器4であり、メモリ2
から減算器3に入力させたデータが(8)式の右辺第
1項、メモリ1から減算器3に入力させた差分入
力データが右辺第2項、加算器4へ入力させた端
子aからの最新データが右辺第3項、のデータで
ある。 (8)式の右辺第2項のD(i、J−N/2−1)
は、フイルタリング位置(I、J−1)に使つた
データであり、フイルタリング位置(I、J)で
は不要である故にこれを除くことにしたのであ
る。一方、(8)式の右辺第3項のD(i、J+N/
2)フイルタリング位置(I、J)に使うデータ
であり、これを第2項のデータに代つて加え込む
こととしたのである。ここで、上記不要となるデ
ータD(i、J−N/2−1)はフイルタリング
位置(I、J)にとつて、最小の行番号(J−
N/2−1)と定義でき、加え込むデータ(i、
J+N/2)はフイルタリング位置(I、J)に
とつて最大の行番号(J+N/2)と定義でき
る。但し、メモリ1は、J方向についてN行分の
周期で循環的に用いられるので(8)式中のD(I、
J−N/2−1)とD(I、J+N/2)はメモ
リ1の同一のアドレスの更新前の値と更新後の値
に相当する。 次に、(6)式と(7)式より次式が得られる。
【数9】 S(I、J)≡N/2m=-N/2 T(I+k、J) 更に、(9)式より(8)式と同様に次式が得られる。
【数10】 S(I、J)=S(I−1、j)−T(I−
N/2−1、J)+T(I+N/2、J) (10)式の右辺第1項のS(I−1、J)とはフイ
ルタリング位置が(I−1、J)である時の、そ
の位置(I−1、J)を中心とするN×N個のデ
ータの総和値である。(10)式の右辺第2項のT(I
−N/2−1、J)はフイルタリング位置(I、
J)でのフイルタリング処理に不要なデータであ
り、このデータはメモリ2のアドレス(I−N/
2−1)内の1列分のデータ総和値である。(10)式
の右辺第3項のT(I+N/2、J)フイルタリ
ング位置(I、J)でのフイルタリング処理に必
要なデータであり、このデータはメモリ2のアド
レス(I+N/2)内の1列分のデータの総和値
である。(10)式の演算は減算器6、加算器7、レジ
スタ7によつて行われるものであり、(10)式の右辺
第1項がレジスタ5から減算器6へ送られるデー
タ、(10)式の右辺第2項がメモリ2からの減算器6
への差分入力データ、(10)式の右辺第3項が加算器
4から加算器7へ送られるデータであり、かくし
て加算器7の出力が(10)式のS(I、J)となり、
これがレジスタ5に前回のデータに代わつて格納
される。かくしてレジスタ5の値は更新されたこ
とになる。 尚、フイルタリング位置(I、J)にとつて、
(10)式の第2項のT(I−N/2−1、J)におけ
る(I−N/2−1)とは、最小の列番号と定義
でき、これはフイルタリング位置(I−1、J)
のフイルタリング処理にとつて必要なデータであ
るがフイルタリング位置(I、J)のフイルタリ
ング処理にとつては不要であるため除くこととし
たのであり、(10)式の第3項のT(I+N/2、J)
における(I+N/2)とは最大の列番号と定義
でき、これはフイルタリング位置(I、J)のフ
イルタリング処理にとつて必要であるため加え込
むこととしたのである。 このように、実施例の眼目は、D(I、J)、T
(i、J)、S(I、J)を格納するメモリもしく
はレジスタを用いて(8)式と(10)式の演算を実行する
ことによりS(I、J)を求める演算を簡素化す
ることに有り、本実施例で用いたD(I、J)、T
(i、J)、S(I、J)を格納するメモリもしく
はレジスタの構成は、そのために必要とされる最
小の構成に相当する。従つて、もし、メモリに余
裕が有る場合は、より大きなメモリ構成も可能で
ある。例えば、D(I、J)、T(I、J)、S(I、
J)の全てに対象とする画像と同じマトリツクス
サイズのメモリを割り当てることも可能である。 レジスタ9にはフイルタ特性を指定する定数K
をK/N2の形で格納しておき乗算器10に入力
し、この値と(I、J)を中心とするN×Nの領
域の総和値との積演算を行い加算器11入力にす
る。メモリ1からはD(I、J)、が読み出され、
加算器11によつて加算され、フイルタ結果であ
る(3)式の結果を出力端Cに得る。この出力端Cに
はデイスクメモリ20が結合され、デイジタルフ
イルタレーシヨンの結果を格納する。このメモリ
20の内容はCRT(図示せず)に表示され、又は
演算データとしても利用される。 本構成によるフイルタ特性はN及びKによつて
決定され−1≦K<0ではハイパスフイルタとし
て機能し、0<Kはローパスフイルタとして機能
する。ハイパスフイルタの特性、及びローパスフ
イルタの特性は第3図、第4図で示した特性と同
じであり、K、Nの値を種々変化させることによ
つて種々のフイルタ特性を得る。 第5図に示す画像の座標とバツフアメモリ1の
座標とは一対一に対応しない。即ち、バツフアメ
モリ1の記憶領域はM×Nであるのに対し、第1
図に示す画像はM×Nの領域をとり、互いに同一
の座標をとり得ないためによる。ラスタ操作の手
順の説明図を第7図に示す。この第7図で画像と
バツフアメモリ1との間の座標の関係をも説明で
きる。 第6図で、画像100は第5図に示したM×M
個の画素を持つ画像を示す。この画像100か
ら、M×Nの大きさで画像を構成するブロツク
BM1を読み出し、バツフアメモリ1に格納す
る。但し、M×Nの大きさを持つ画像は1サイク
ルで並列的に読み出し格納させるのではなく、一
点毎にラスタ走査しながら即ち走査点(i、j)
を移動しながら読み出すことになる。従つて、M
×Nの大きさのBM1をバツフアメモリ1に格納
させるには、M×N回の読み出し操作(走査)と
M×N回の書き込み操作が必要とる。この一連の
操作が完了すると、バツフアメモリ1にはBM1
が格納されたことになる。 次に、BM2を読み出しバツフアメモリに格納
する。この手順は以下となる。先ず、BM2の先
頭位置のデータを読み出し、このデータをバツフ
アメモリ1の先頭位置(アドレス)に格納する。
この際、前回のBM1の先頭データは削除され、
代わつてBM1の先頭データが格納されることに
なる。いわゆるデータの更新を行つたことにな
る。以下、次々に画像100のBM2を走査し、
前回のBM1のデータを削除しながら、その走査
によつて得たBM2のデータを新しくバツフアメ
モリに格納させてゆく。BM2に代わつてBM3
を格納させる場合でも同様な手順となる。 第7図、第8図にその時の手順の様子を示す。
第7図で、t0〜t1はBM1の読み出し、格納のタ
イムチヤート、t1〜t2はBM2の読み出し、格納
のタイムチヤート、t2〜t3はBM3の読み出し、
格納のタイムチヤートを示す。他のBMiについ
ても、同様となる。(但し、i=4、5…)。 第8図は、その時のバツフアメモリ1へのデー
タ格納の状態を示す。t=t1時点でBM1が格納
終了し、t=t2時点でBM2が格納終了したこと
を示す。 第9図は、バツフアメモリ1でのデータ更新中
の様子を示す。今、最新の情報aの画像をバツフ
アメモリ1に格納させる場合を想定する。この情
報aがブロツクBMmに属するとし、且つブロツ
クBMmの途中の位置での情報とすると、その時
のバツフアメモリへの書き込みは第9図の如くな
る。即ち、前回のブロツクをBM1とすると、新
しい現在のブロツクBMmの一部のデータと前回
のブロツクBM1の一部のデータとがバツフアメ
モリの中で共存することになる。画像の走査が進
に従つて、BMmのデータは実線矢印の方向に
次々に格納されてゆく。 さて、第9図で情報aの走査点(i′、j′)とす
ると、この情報aを格納するバツフアメモリ1の
格納位置(書き込み位置)は(i′、j′)ではなく、
ブロツク単位に換算した値(i、j)となる。 [発明の効果] 従来N2回の加算によつて二次元総和値を求め
ていたが、本発明によれば4回の加減算の加減算
を行うだけでよくなる。しかも、この4回の加減
算はNの大きさ即ちフイルタ特性に無関係であ
る。それ故にフイルタリング性能を向上できると
共にその処理時間の短縮をはかれる。
【図面の簡単な説明】
第1図は本発明のデイジタルフイルタの実施例
図、第2図は重み関数とその周波数領域での特性
図、第3図デイジタルハイパスフイルタの特性
図、第4図はデイジタルローパスフイルタの特性
図、第5図はデイジタルフイルタの説明図、第6
図は画像100とブロツクとの関係を示す図、第
7図はブロツクの読み出し手順を示す図、第8図
はバツフアメモリへの格納順序を示す図、第9図
はバツフアメモリのデータ更新中を示す図、第1
0図は本実施例で使用するデータ例図、第11図
はメモリ2での総和値格納例を示す図である。
【符号の説明】、1……バツフアメモリ、2…
…バツフアメモリ、5……レジスタ(バツフアメ
モリ)、8……アドレス発生部、3,6……減算
器、4,7……加算器、9……レジスタ、10…
…乗算器、20……バツフアメモリ。

Claims (1)

  1. 【特許請求の範囲】 1 列番号i、行番号jより成るアドレス(i、
    j)をラスタスキヤンの走査手順に従つて更新し
    ながら、入力画像データが次々に書き込まれる、
    フイルタリング領域以上の大きさを持つ第1のバ
    ツフアメモリと、 第1のバツフアメモリの、上記最新の入力デー
    タを含んだ列毎の一次元総和値を、列単位に格納
    する第2のバツフアメモリと、 最新の入力データの入力アドレス位置で定まる
    フイルタリング領域列数分の一次元総和値の、総
    和を二次元総和値として格納する第3のバツフア
    メモリと、 第1のバツフアメモリ上のフイルタリング位置
    のデータと第3のバツフアメモリの二次元総和値
    とを用いた四則演算でフイルタリング位置のデー
    タへのフイルタリング処理結果を得る演算手段
    と、より成り、 第1のバツフアメモリのアドレス(i、j)へ
    の入力データ書き込み毎に、第2のバツフアメモ
    リの列番号iの一次元総和値にこの書き込みデー
    タを加え込み且つ第1のバツフアメモリのアドレ
    ス(i、j)の旧データを差し引き、かくして得
    られた総和値を新一次元総和値として第2のバツ
    フアメモリの列番号iに、前記加減算前の一次元
    総和値に代わつて格納させ、 更に、該新一次元総和値を得る毎に、第3のバ
    ツフアメモリの二次元総和値に、上記新一次元総
    和値を加え込み且つフイルタリング処理不要とな
    る列に属する一次元総和値を差し引いて得られた
    総和値を、第二次元総和値として第3のバツフア
    メモリに、前記加減算前の二次元総和値に代わつ
    て、格納させ、 該新二次元総和値を得る毎に、上記演算手段で
    は、入力データの書き込み位置との相対位置関係
    で定まる、第1のバツフアメモリのフイルタリン
    グ位置のデータを取り込みこれと新二次元総和値
    との間での四則演算を行わせる、 こととしたデイジタルフイルタ法。 2 列番号i、行番号jより成るアドレス(i、
    j)をラスタスキヤンの走査手順に従つて更新し
    ながら、入力画像データが次々に書き込まれる、
    フイルタリング領域以上の大きさを持つ第1のバ
    ツフアメモリと、 第1のバツフアメモリの、上記最新の入力デー
    タを含んだ列毎の一次元総和値を、列単位に格納
    する第2のバツフアメモリと、 最新の入力データの入力アドレス位置で定まる
    フイルタリング領域列数分の一次元総和値の、総
    和を二次元総和値として格納する第3のバツフア
    メモリと、 第1のバツフアメモリ上のフイルタリング位置
    のデータ(フイルタリング対象データ)と第3の
    バツフアメモリの二次元総和値とを用いた四則演
    算でフイルタリング位置のデータへのフイルタリ
    ング処理結果を得る演算手段と、より成ると共
    に、 第1のバツフアメモリのアドレス(i、j)へ
    の入力データ書き込み時毎に働き、第2のバツフ
    アメモリの列番号iの一次元総和値にこの書き込
    みデータを加え込み且つ第1のバツフアメモリの
    アドレス(i、j)の旧データを差し引き、かく
    して得られた総和値を新一次元総和値として第2
    のバツフアメモリの列番号iに、前記加減算前の
    一次元総和値に代わつて格納する手段と、 該新一次元総和値を得る毎に働き、第3のバツ
    フアメモリの二次元総和値に、上記新一次元総和
    値を加え込み且つ該二次元総和値の最古の列に属
    する一次元総和値を差し引いて得られた総和値
    を、新二次元総和値として第3のバツフアメモリ
    に、前記加減算前の二次元総和値に代わつて、格
    納させる手段と、 該新二次元総和値を得る毎に、入力データの第
    1のバツフアメモリへの書き込み位置との相対位
    置関係で定まる、第1のバツフアメモリのフイル
    タリング位置のデータを上記演算手段へフイルタ
    リング対象データとして送出する手段と、 を備えたデイジタルフイルタ。
JP57151804A 1982-09-02 1982-09-02 デイジタルフイルタ法及びデイジタルフイルタ Granted JPS5951686A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP57151804A JPS5951686A (ja) 1982-09-02 1982-09-02 デイジタルフイルタ法及びデイジタルフイルタ
US06/871,246 US4682301A (en) 1982-09-02 1986-06-06 Digital filter for processing two-dimensional digital image

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57151804A JPS5951686A (ja) 1982-09-02 1982-09-02 デイジタルフイルタ法及びデイジタルフイルタ

Publications (2)

Publication Number Publication Date
JPS5951686A JPS5951686A (ja) 1984-03-26
JPH0457155B2 true JPH0457155B2 (ja) 1992-09-10

Family

ID=15526662

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57151804A Granted JPS5951686A (ja) 1982-09-02 1982-09-02 デイジタルフイルタ法及びデイジタルフイルタ

Country Status (2)

Country Link
US (1) US4682301A (ja)
JP (1) JPS5951686A (ja)

Families Citing this family (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2564504B2 (ja) * 1984-08-23 1996-12-18 日本電気株式会社 画像メモリ−
US4760537A (en) * 1985-11-29 1988-07-26 Gte Government Systems Corporation System for analyzing laser beam profiles
GB2184316B (en) * 1985-12-17 1989-10-11 Sony Corp Two-dimensional finite impulse response filter arrangements.
JPS6391780A (ja) * 1986-10-06 1988-04-22 Fujitsu Ltd 相対画素処理方式
JPS641067A (en) * 1987-02-17 1989-01-05 Sharp Corp Picture signal binarization device
JPS63245574A (ja) * 1987-03-31 1988-10-12 Toshiba Corp 移動平均演算装置
JP2702930B2 (ja) * 1987-06-29 1998-01-26 株式会社日立製作所 フィルタリング方法
JPS6490709A (en) * 1987-10-02 1989-04-07 Koikegomu Kk Manufacture of rubber roll
US4959776A (en) * 1987-12-21 1990-09-25 Raytheon Company Method and apparatus for addressing a memory by array transformations
US5355328A (en) * 1991-09-27 1994-10-11 Northshore Laboratories, Inc. Resampling apparatus suitable for resizing a video image
GB9301336D0 (en) * 1993-01-23 1993-03-17 Ark Geophysics Limited A method of noise reduction applicable to continuous-field and other data acquired along lines
US5559905A (en) * 1993-09-22 1996-09-24 Genesis Microchip Inc. Digital image resizing apparatus
US6813366B1 (en) * 1995-05-08 2004-11-02 Digimarc Corporation Steganographic decoding with transform to spatial domain
US5706220A (en) * 1996-05-14 1998-01-06 Lsi Logic Corporation System and method for implementing the fast wavelet transform
US6903733B1 (en) 1997-11-24 2005-06-07 Pixelworks, Inc. Ultra-high bandwidth multi-port memory system for image scaling applications
US6339434B1 (en) 1997-11-24 2002-01-15 Pixelworks Image scaling circuit for fixed pixed resolution display
US6678708B1 (en) * 2000-11-15 2004-01-13 Intel Corporation Method and apparatus for two-dimensional separable symmetric filtering
US7199837B2 (en) * 2001-11-13 2007-04-03 Ati Technologies, Inc. System for improved ratiometric expansion and method thereof
JPWO2004068411A1 (ja) * 2003-01-31 2006-05-25 富士通株式会社 平均値フィルタ装置およびフィルタリング方法
US7408154B2 (en) * 2004-10-29 2008-08-05 Hitachi High-Technologies Corporation Scanning electron microscope, method for measuring a dimension of a pattern using the same, and apparatus for correcting difference between scanning electron microscopes

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4339803A (en) * 1976-10-14 1982-07-13 Micro Consultants Limited Video frame store and real time processing system
US4463381A (en) * 1980-04-16 1984-07-31 Eastman Kodak Company Image processing apparatus including a partitioned low pass channel
US4328426A (en) * 1980-08-04 1982-05-04 Xerox Corporation Filter for image pixels
US4437122A (en) * 1981-09-12 1984-03-13 Xerox Corporation Low resolution raster images
NL8202450A (nl) * 1982-06-17 1984-01-16 Philips Nv Werkwijze en inrichting voor het verwerken van roentgenbeelden.
US4602285A (en) * 1983-04-08 1986-07-22 Ampex Corporation System and method for transforming and filtering a video image

Also Published As

Publication number Publication date
JPS5951686A (ja) 1984-03-26
US4682301A (en) 1987-07-21

Similar Documents

Publication Publication Date Title
JPH0457155B2 (ja)
Lertrattanapanich et al. High resolution image formation from low resolution frames using Delaunay triangulation
EP0106265B1 (en) Image data processing apparatus
JP2651412B2 (ja) 画像処理方法
EP0182237B1 (en) Method and means for altering the spatial characteristics of a digital image
JP2010003297A (ja) バイラテラルフィルタおよびパワー画像を用いて画像をフィルタリングする方法
CN111709904A (zh) 一种图像融合方法及装置
US5852648A (en) Image signal processing method and image signal processing device
JP2006238032A (ja) 画像復元方法およびその装置
JPH1021387A (ja) 画像処理装置および処理方法
US4611348A (en) Apparatus for altering the spatial characteristics of a digital image by polynomial interpretation using sets of arithmetic processors
Hall A comparison of computations for spatial frequency filtering
US7366746B2 (en) Finite impulse response filter method and apparatus
JPH0434865B2 (ja)
US20030068092A1 (en) Noise reduction apparatus, noise reduction method, program and medium
JP6661491B2 (ja) 画像処理装置および画像処理方法
JPS61201372A (ja) 画像処理装置
JP2017072954A (ja) 画像変換装置及び画像変換方法
JP3066199B2 (ja) 2次元ディジタルフィルタ
US6208766B1 (en) Process for influencing the quality images furnished by an electronic imaging system
EP1433133B1 (en) A method and apparatus for executing an affine or non-affine transformation
EP0114203B1 (en) An image processor
JPH08272960A (ja) 画像のフィルタリング処理方法
JP2009077051A (ja) 撮像装置及びその撮像方法
JPS60220474A (ja) 斜め四角形空間フイルタ及び空間フイルタリング装置