JPH0452840A - 仮想記憶のアドレス変換方法 - Google Patents
仮想記憶のアドレス変換方法Info
- Publication number
- JPH0452840A JPH0452840A JP2156983A JP15698390A JPH0452840A JP H0452840 A JPH0452840 A JP H0452840A JP 2156983 A JP2156983 A JP 2156983A JP 15698390 A JP15698390 A JP 15698390A JP H0452840 A JPH0452840 A JP H0452840A
- Authority
- JP
- Japan
- Prior art keywords
- address
- area
- logical
- lamax
- real
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 title claims description 8
- 238000006243 chemical reaction Methods 0.000 claims abstract description 22
- 238000013519 translation Methods 0.000 claims description 30
- 238000010586 diagram Methods 0.000 abstract description 2
- 238000013507 mapping Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 235000017274 Diospyros sandwicensis Nutrition 0.000 description 1
- 241000282838 Lama Species 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Memory System Of A Hierarchy Structure (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[目次]
概要
産業上の利用分野
従来の技術
発明が解決しようとする課題
課題を解決するための手段
作用
実施例
発明の効果
[概要]
アドレス変換テーブルの利用で論理アドレスに実アドレ
スが対応付けられる方法に関し実記憶のアドレス空間が
大幅に拡張された場合であってもアドレスの対応付けを
高速に行うことが可能となる方法の提供を目的とし 実記憶のアドレス空間において論理最大アドレス以内と
なる範囲で予め用意された第1のアドレス変換テーブル
が参照さ汰 実記憶のアドレス空間において論理最大ア
ドレスを越えた範囲で第2のアドレス変換テーブルが第
1アドレス変換テーブルの参照により用意さ汰 実記憶
のアドレス空間において論理最大アドレスを越えた範囲
の領域が論理アドレス空間の領域に両テーブルを介して
対応付けられる。
スが対応付けられる方法に関し実記憶のアドレス空間が
大幅に拡張された場合であってもアドレスの対応付けを
高速に行うことが可能となる方法の提供を目的とし 実記憶のアドレス空間において論理最大アドレス以内と
なる範囲で予め用意された第1のアドレス変換テーブル
が参照さ汰 実記憶のアドレス空間において論理最大ア
ドレスを越えた範囲で第2のアドレス変換テーブルが第
1アドレス変換テーブルの参照により用意さ汰 実記憶
のアドレス空間において論理最大アドレスを越えた範囲
の領域が論理アドレス空間の領域に両テーブルを介して
対応付けられる。
[産業上の利用分野]
本発明は、アドレス変換テーブルの利用で論理アドレス
に実アドレスが対応付けられる仮想記憶のアドレス変換
方法に関する。
に実アドレスが対応付けられる仮想記憶のアドレス変換
方法に関する。
規模の大きなプログラムが実行されるコンピュータシス
テムにおいては仮想記憶の方式が採用されており、論理
アドレスに実記憶のアドレスが対応付けられる。
テムにおいては仮想記憶の方式が採用されており、論理
アドレスに実記憶のアドレスが対応付けられる。
[従来の技術]
第6図において、空間ID=0. 1・・φn −1の
論理アドレス空間18−1. 18−2・・・18−〇
と実記憶のアドレス空間10とが用意されており、実ア
ドレス空間10の最大アドレスは論理最大アドレスLA
maxまたはアドレス幅(例えば32ビツト)で表現可
能な最大アドレスRAmax (32ビツト幅で4Gバ
イト)以内とされている。
論理アドレス空間18−1. 18−2・・・18−〇
と実記憶のアドレス空間10とが用意されており、実ア
ドレス空間10の最大アドレスは論理最大アドレスLA
maxまたはアドレス幅(例えば32ビツト)で表現可
能な最大アドレスRAmax (32ビツト幅で4Gバ
イト)以内とされている。
第7図では従来技術が説明されており、実記憶のアドレ
ス空間10において論理最大アドレスLAmaxを越え
ない範囲内でアドレス変換テーブル12が予め用意され
ている。
ス空間10において論理最大アドレスLAmaxを越え
ない範囲内でアドレス変換テーブル12が予め用意され
ている。
そして、論理アドレス空間18−にの領域700.70
2(ページ)が実アドレス空間10の領域750,75
2(ページフレーム)に各々割り当てられる場合、アド
レス変換テーブル12の参照と実記憶の参照とが行わ、
枳 論理領域700゜702に実領域750,752が
各々対応付けられる。
2(ページ)が実アドレス空間10の領域750,75
2(ページフレーム)に各々割り当てられる場合、アド
レス変換テーブル12の参照と実記憶の参照とが行わ、
枳 論理領域700゜702に実領域750,752が
各々対応付けられる。
なお、論理アドレスと実アドレスの対応付けはアドレス
変換テーブル12の書替えで変更でき、アドレス変換テ
ーブル12に無効ビットがセットされているときにはペ
ージ不在の割り込みが発生し、メモリ割り当てまたは不
正アクセスなどがページ管理プログラムで検出される。
変換テーブル12の書替えで変更でき、アドレス変換テ
ーブル12に無効ビットがセットされているときにはペ
ージ不在の割り込みが発生し、メモリ割り当てまたは不
正アクセスなどがページ管理プログラムで検出される。
また、アドレス変換テーブル12を複数設けてそれらを
参照することにより、複数回アドレス変換テーブルを参
照してアドレス変換を行うことも可能である。
参照することにより、複数回アドレス変換テーブルを参
照してアドレス変換を行うことも可能である。
さらに、アドレス変換テーブル12が動的に新しく割り
当てられたり解放されるので、アドレス変換テーブルの
参照及び更新のロードやストアはマクロ命令により行わ
れる。
当てられたり解放されるので、アドレス変換テーブルの
参照及び更新のロードやストアはマクロ命令により行わ
れる。
[発明が解決しようとする課題]
ここで第6図のように、実記憶のアドレス空間10が拡
張されてその最大アドレスが論理最大アドレスLAma
xを越え、論理アドレス空間18−1.18−2・・・
18−nの数が増加する場合、アドレス変換テーブル1
2が大容量なものとなり、論理最大アドレスLAmax
までの実空間範囲が論理アドレス空間などにほとんど割
り当てられる。
張されてその最大アドレスが論理最大アドレスLAma
xを越え、論理アドレス空間18−1.18−2・・・
18−nの数が増加する場合、アドレス変換テーブル1
2が大容量なものとなり、論理最大アドレスLAmax
までの実空間範囲が論理アドレス空間などにほとんど割
り当てられる。
このため、論理最大アドレスLAmax以内の空間範囲
でマクロ命令から利用すべきアドレス変換テーブル12
をその範囲内に配置することが困難となり、したがって
、実記憶の割当が不可能となる。
でマクロ命令から利用すべきアドレス変換テーブル12
をその範囲内に配置することが困難となり、したがって
、実記憶の割当が不可能となる。
そこで、論理最大アドレスLAmax以上の空間範囲を
アクセスモードの切り替えでアクセスする方法が提案さ
れている(第7図参照)。
アクセスモードの切り替えでアクセスする方法が提案さ
れている(第7図参照)。
しかしながら、この場合にはアクセスモードを管理する
処理が必要となるので、その手続が複雑化してアクセス
のオーバーヘッドが増大し、その結べ システムの処理
速度が低下する。
処理が必要となるので、その手続が複雑化してアクセス
のオーバーヘッドが増大し、その結べ システムの処理
速度が低下する。
また、ハードウェアの制約が生じ、さらにデータの保護
を完全に行うことが困難となり、そしてソフトウェアの
互換性を確保することが不可能となる。
を完全に行うことが困難となり、そしてソフトウェアの
互換性を確保することが不可能となる。
本発明は上記の事情に鑑みて為されたものであリ、その
目的は、実記憶のアドレス空間が大幅に拡張された場合
であっても、アドレスの対応付けを高速に行うことが可
能となる方法を提供することにある。
目的は、実記憶のアドレス空間が大幅に拡張された場合
であっても、アドレスの対応付けを高速に行うことが可
能となる方法を提供することにある。
[課題を解決するための手段]
上記目的を達成するために、本発明では第1図の方法が
採られて〜)る。
採られて〜)る。
同図の実記憶アドレス空間10において論理最大アドレ
スLAmax以内となる範囲で予め用意された第1のア
ドレス変換テーブル12がアドレス変換に際して参照さ
れる(ステップ100)。
スLAmax以内となる範囲で予め用意された第1のア
ドレス変換テーブル12がアドレス変換に際して参照さ
れる(ステップ100)。
このアドレス変換テーブル12の参照が行われることに
より、実記憶のアドレス空間10にお〜)で論理最大ア
ドレスLAmaxを越えた範囲で、第2のアドレス変換
テーブル14が用意される(ステップ102)。
より、実記憶のアドレス空間10にお〜)で論理最大ア
ドレスLAmaxを越えた範囲で、第2のアドレス変換
テーブル14が用意される(ステップ102)。
そして、実記憶のアドレス空間10において論理最大ア
ドレスLAmaxを越えた範囲の領域16が両テーブル
12.14を介して論理アドレス空間18の領域20に
対応付けられる。
ドレスLAmaxを越えた範囲の領域16が両テーブル
12.14を介して論理アドレス空間18の領域20に
対応付けられる。
[作用]
本発明では、実記憶のアドレス空間10において論理最
大アドレスLAmaxを越えた範囲に既存のアドレス変
換テーブル12とは別のアドレス変換テーブル14が新
たに用意さ札 それらテーブル12.14の多段的な参
照で論理アドレスが実アドレスに変換される。
大アドレスLAmaxを越えた範囲に既存のアドレス変
換テーブル12とは別のアドレス変換テーブル14が新
たに用意さ札 それらテーブル12.14の多段的な参
照で論理アドレスが実アドレスに変換される。
[実施例]
以下、図面に基づいて本発明に係る方法の好適な実施例
を説明する。
を説明する。
第2図において、実記憶のアドレス空間1oが論理最大
アドレスLAmaxを越えて大幅に拡張されており、論
理最大アドレスLAmaxをはるかに越えたアドレス位
置の領域16(ページフレーム)が論理アドレス空間1
8−k(18−1゜18−2拳・・またはl8−n)の
領域20(ページ)に割り当てられる。
アドレスLAmaxを越えて大幅に拡張されており、論
理最大アドレスLAmaxをはるかに越えたアドレス位
置の領域16(ページフレーム)が論理アドレス空間1
8−k(18−1゜18−2拳・・またはl8−n)の
領域20(ページ)に割り当てられる。
その際には図示されていない主記憶装置に格納されてい
るアドレス変換テーブル12(セグメントテーブル)の
参照で論理最大アドレスLAmaXを越えたアドレス位
置に別のアドレス変換テーブル14(ページテーブル:
前記主記憶装置に格納されている。)が新たに用意さ札
アドレス変換テーブル12.14の多段的な参照で領
域20に領域16が第3図で示されるように対応付けら
れる。
るアドレス変換テーブル12(セグメントテーブル)の
参照で論理最大アドレスLAmaXを越えたアドレス位
置に別のアドレス変換テーブル14(ページテーブル:
前記主記憶装置に格納されている。)が新たに用意さ札
アドレス変換テーブル12.14の多段的な参照で領
域20に領域16が第3図で示されるように対応付けら
れる。
第4図ではアドレス変換テーブル12.14の参照作用
が説明されており、空間ID(=k)。
が説明されており、空間ID(=k)。
テーブル先頭アドレス、セグメント番号でアドレス変換
テーブル12における目的のテーブルデータが特定され
る。
テーブル12における目的のテーブルデータが特定され
る。
そして、このテーブルデータにセットされていたページ
テーブル先頭アドレスの示すアドレス変換テーブル14
が特定される。
テーブル先頭アドレスの示すアドレス変換テーブル14
が特定される。
さらに、アドレス変換テーブル14における実ページア
ドレスとページ内変位とが指定されることにより領域1
6の実アドレスが示さ枳 その給気 実領域16が論理
領域20に対応付けられる。
ドレスとページ内変位とが指定されることにより領域1
6の実アドレスが示さ枳 その給気 実領域16が論理
領域20に対応付けられる。
以上のアドレス変換テーブル12.14は5ST(Se
t Segment Table)命令。
t Segment Table)命令。
5TST(Store Segment Tabl
e)命令、 5PT(Set Page Tab
le)命令+ IPT(Inser Page
Table)命令などのマクロプログラム命令(主記憶
装置に格納されている。)を用いて図示されていないプ
ロセッサ(CPU)で操作できる。
e)命令、 5PT(Set Page Tab
le)命令+ IPT(Inser Page
Table)命令などのマクロプログラム命令(主記憶
装置に格納されている。)を用いて図示されていないプ
ロセッサ(CPU)で操作できる。
例えば第5図のようにアドレス変換テーブル12のエン
トリにデータをセットする命令(SST命令)が発行さ
れると(ステップ500)、そのエントリに有効ビット
がセットされているか否かが判断される(ステップ50
2)。
トリにデータをセットする命令(SST命令)が発行さ
れると(ステップ500)、そのエントリに有効ビット
がセットされているか否かが判断される(ステップ50
2)。
そのときに有効ビットのセットが確認されると(ステッ
プ500でYES)、アドレス変換テーブル14の全エ
ントリに無効ビットがセットされる(ステップ502)
。
プ500でYES)、アドレス変換テーブル14の全エ
ントリに無効ビットがセットされる(ステップ502)
。
これにより、アドレス変換テーブル14が初期化される
と、アドレス変換テーブル12のエントリにデータがセ
ットされ(ステップ504)、その後にテーブル12(
セグメントテーブル)のエントリデータが次段のテーブ
ル14を初期化するためにストアされる(ステップ50
6)。
と、アドレス変換テーブル12のエントリにデータがセ
ットされ(ステップ504)、その後にテーブル12(
セグメントテーブル)のエントリデータが次段のテーブ
ル14を初期化するためにストアされる(ステップ50
6)。
以上のように本実施例においては、全エントリが無効ビ
ットのセットで初期化されることにより、論理最大アド
レスLAmaxを越えた実アドレス範囲で第2のアドレ
ス変換テーブルが用意されるので、マクロ命令では直接
的にアクセスできないこのアドレス変換テーブル14を
用いて、実アドレスに論理アドレスが割り当てられる。
ットのセットで初期化されることにより、論理最大アド
レスLAmaxを越えた実アドレス範囲で第2のアドレ
ス変換テーブルが用意されるので、マクロ命令では直接
的にアクセスできないこのアドレス変換テーブル14を
用いて、実アドレスに論理アドレスが割り当てられる。
このため、実記憶のアドレス空間10が大幅に拡張され
た場合であっても、アドレスの対応付けを高速化し、シ
ステムの処理速度を高めることが可能となる。
た場合であっても、アドレスの対応付けを高速化し、シ
ステムの処理速度を高めることが可能となる。
また、アドレス変換テーブル12.14の操作をCPU
に格納されているマイクロプログラムで行えるので、従
前と同様なマクロ命令でアドレス変換テーブル14にデ
ータセットなどを行える。
に格納されているマイクロプログラムで行えるので、従
前と同様なマクロ命令でアドレス変換テーブル14にデ
ータセットなどを行える。
なお、主記憶装置とCPUは共通バスで接続されている
。
。
従って、ハードウェアの変更を回避でき、またデータの
保護が可能となり、さらにソフトウェアの互換性を維持
できる。
保護が可能となり、さらにソフトウェアの互換性を維持
できる。
なお、本実施例では単一のアドレス変換テーブル14が
新たに用意された力ζ これを複数設けて多段的なテー
ブル参照でアドレス変換を行うことも好適である。
新たに用意された力ζ これを複数設けて多段的なテー
ブル参照でアドレス変換を行うことも好適である。
[発明の効果コ
以上説明したように本発明によれ!f1 論理最大ア
ドレス以内となる実記憶の範囲で予め用意されたアドレ
ス変換テーブルの参照で論理最大アドレスを越えた実記
憶の範囲に新たなアドレス変換テーブルが用意さ札 論
理最大アドレスを越えた実記憶の範囲における領域が両
テーブルを介して論理アドレス空間の領域に対応付けら
れるので、実記憶のアドレス空間が大幅に拡張された場
合であっても、アドレス対応付けを高速化でき、従って
、はるかに大容量で高速なコンピュータシステムを構築
することが可能となる。
ドレス以内となる実記憶の範囲で予め用意されたアドレ
ス変換テーブルの参照で論理最大アドレスを越えた実記
憶の範囲に新たなアドレス変換テーブルが用意さ札 論
理最大アドレスを越えた実記憶の範囲における領域が両
テーブルを介して論理アドレス空間の領域に対応付けら
れるので、実記憶のアドレス空間が大幅に拡張された場
合であっても、アドレス対応付けを高速化でき、従って
、はるかに大容量で高速なコンピュータシステムを構築
することが可能となる。
18・・・論理アドレス空間
20・・・領域
LAmax・・・論理最大アドレス
第1図は発明の原理説明A
第2図は実施例における領域の対応付は説明A第3図は
実施例におけるアドレス変換テーブルの説明1 第4図は実施例のテーブル参照作用説明A第5図は実施
例の作用を説明するフローチャート、 第6図はアドレス空間の説明A 第7図は従来技術の説明A である。 10 ・ 12 ・ 14 ・ 16 ・ ・実記憶のアドレス空間 ・第1のアドレス変換テーブル ・第2のアドレス変換テーブル ・領域 却−エコ回[工==コ 16.■ 7F1/2コ 実施例におけるアドレス変換テーブルの説明図第5UX
I
実施例におけるアドレス変換テーブルの説明1 第4図は実施例のテーブル参照作用説明A第5図は実施
例の作用を説明するフローチャート、 第6図はアドレス空間の説明A 第7図は従来技術の説明A である。 10 ・ 12 ・ 14 ・ 16 ・ ・実記憶のアドレス空間 ・第1のアドレス変換テーブル ・第2のアドレス変換テーブル ・領域 却−エコ回[工==コ 16.■ 7F1/2コ 実施例におけるアドレス変換テーブルの説明図第5UX
I
Claims (1)
- 【特許請求の範囲】 実記憶のアドレス空間(10)において論理最大アド
レス(LAmax)以内となる範囲で予め用意された第
1のアドレス変換テーブル(12)が参照され(100
)、 実記憶のアドレス空間(10)において論理最大アドレ
ス(LAmax)を越えた範囲で第2のアドレス変換テ
ーブル(14)が第1アドレス変換テーブル(12)の
参照により用意され(102)、 実記憶のアドレス空間(10)において論理最大アドレ
ス(LAmax)を越えた範囲の領域(16)が論理ア
ドレス空間(18)の領域(20)に両テーブル(12
、14)を介して対応付けられる、 ことを特徴とする仮想記憶のアドレス変換方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2156983A JPH0452840A (ja) | 1990-06-15 | 1990-06-15 | 仮想記憶のアドレス変換方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2156983A JPH0452840A (ja) | 1990-06-15 | 1990-06-15 | 仮想記憶のアドレス変換方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0452840A true JPH0452840A (ja) | 1992-02-20 |
Family
ID=15639608
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2156983A Pending JPH0452840A (ja) | 1990-06-15 | 1990-06-15 | 仮想記憶のアドレス変換方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0452840A (ja) |
-
1990
- 1990-06-15 JP JP2156983A patent/JPH0452840A/ja active Pending
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4347565A (en) | Address control system for software simulation | |
US4742450A (en) | Method to share copy on write segment for mapped files | |
US8799621B2 (en) | Translation table control | |
US6393544B1 (en) | Method and apparatus for calculating a page table index from a virtual address | |
US5481688A (en) | Information processing system having an address translation table loaded with main/expanded memory presence bits | |
JPS61141055A (ja) | 情報処理装置のアドレス変換方式 | |
JPH08212136A (ja) | 仮想メモリ変換処理を効率的に共有する方法及び装置 | |
JPS6376034A (ja) | 多重アドレス空間制御方式 | |
JPH0916461A (ja) | 仮想メモリ・システム内で効率的な共用メモリを提供するためのシステムおよび方法 | |
EP0298418B1 (en) | Virtual computer system | |
US5479631A (en) | System for designating real main storage addresses in instructions while dynamic address translation is on | |
JPH0452840A (ja) | 仮想記憶のアドレス変換方法 | |
JP3004278B2 (ja) | マルチプロセッサシステム | |
JPS6339933B2 (ja) | ||
JP2535086B2 (ja) | リング削減ロジック装置 | |
JPS6124735B2 (ja) | ||
JP2000267932A (ja) | タグアドレス比較装置 | |
JPS6126100B2 (ja) | ||
JPH03113548A (ja) | 拡張メモリ制御装置 | |
JPS5816560B2 (ja) | 記憶保護方式 | |
JPH0444143A (ja) | 主記憶キー制御装置 | |
JPS61204752A (ja) | アドレス変換方式 | |
JPS63298652A (ja) | 情報処理装置 | |
JPH02101552A (ja) | アドレス変換バッファ処理方式 | |
JPS6367659A (ja) | アドレス拡張方式 |